JP4597118B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4597118B2
JP4597118B2 JP2006356734A JP2006356734A JP4597118B2 JP 4597118 B2 JP4597118 B2 JP 4597118B2 JP 2006356734 A JP2006356734 A JP 2006356734A JP 2006356734 A JP2006356734 A JP 2006356734A JP 4597118 B2 JP4597118 B2 JP 4597118B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wire
fine metal
lead
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006356734A
Other languages
English (en)
Other versions
JP2008166622A (ja
Inventor
貴義 西
敦 真下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006356734A priority Critical patent/JP4597118B2/ja
Publication of JP2008166622A publication Critical patent/JP2008166622A/ja
Application granted granted Critical
Publication of JP4597118B2 publication Critical patent/JP4597118B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、内蔵される半導体素子に設けたボンディングパッドに金属細線を接続する半導体装置の製造方法に関する。
一般に半導体装置は、金属細線により、中に封止された半導体チップとリードとの間を電気的に接続する。金属細線は、フリップチップ等で応用されるバンプ電極等と異なり、技術の歴史的変遷が長く、その信頼性故に現在も使われている。
例えば図９に示す半導体装置１００がその一例である。図９（Ａ）は半導体装置１００を上方から見た平面図であり、図９（Ｂ）はその断面図である。矩形で示す符号１０３が半導体チップであり、ここではトランジスタデバイスで説明してある。半導体チップ１０３としては例えば、バイポーラトランジスタ、ＭＯＳトランジスタ等が採用される。
半導体装置１００の内部には、上記した半導体チップ１０３と電気的に接続される３つのリードが内蔵される。上記した半導体チップ１０３の裏面と電気的に接続して固着されるアイランド状のリード１０２Ａが左端に位置し、右端には、二つのリード１０２Ｂ、１０２Ｃがある。例えば、リード１０２Ａはコレクタリードとなり、一方のリード１０２Ｂ、１０２Ｃがエミッタリード、ベースリードとなる。そして半導体チップ１０３の２つのボンディングパッドは、各々が金属細線１０５を経由して、リード１０２Ｃおよびリード１０２Ｂに接続される。
そして、リード１０２Ａ、１０２Ｂ、１０２Ｃ、半導体チップ１０３、金属細線１０５は、封止樹脂１０１により一体的に封止されている。また、リード１０２Ａ、１０２Ｂ、１０２Ｃに関しては、その一部が封止樹脂１０１から外部に露出している。
金属細線１０５は、半導体チップ１０３のボンディングパッドでボールボンドし、上昇させ、その後でインナーリード（リード１０２Ｂ、１０２Ｃ）まで下降させてスティッチボンドすることにより形成される。
下記特許文献１の図１および図２では、インナーリードがアイランドの両側に配置されたパッケージが示されている。
特開平９−２９８２５６号公報
しかしながら、上記半導体装置１００の製造工程では、図９（Ｂ）を参照して、金属細線１０５が半導体チップ１０３の肩部に接触してショートしてしまう問題があった。この理由は、金属細線１０５をリード１０２Ｃの上面に接着させる際に、金属細線１０５に超音波エネルギーを加えると、このエネルギーによる振動で金属細線１０５が垂れ下がるからである。特に、半導体チップ１０３の中央部付近に金属細線１０５の左端が接続されると、金属細線１０５の線長が例えば２．０ｍｍ以上に長くなり、上記した垂れ下がりによるショートの問題が顕著となる。
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、金属細線の垂れ下がりに起因したショートの発生を防ぐ半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、上面にボンディングパッドが設けられた半導体素子を、アイランド形状の第１導電部材の上面に載置する第１工程と、前記半導体素子の前記ボンディングパッドと、外部端子となる第２導電部材とを金属細線により接続する第２工程とを具備し、前記第２工程では、前記第２導電部材と前記第１導電部材との間で、前記半導体素子の上面よりも上方に突出する保持手段により、前記金属細線の中間部を保持することを特徴とする。
本発明の半導体装置の製造方法によれば、ワイヤボンディング時の超音波エネルギーが金属細線に加えられても、保持手段により金属細線の中間部が保持されているので、金属細線が下方に垂れ下がることによる、金属細線と半導体素子とのショートが防止される。
＜第１の実施の形態＞
本実施の形態では、図１および図２を参照して、本発明の製造方法により製造される半導体装置１０の構成を説明する。図１（Ａ）は半導体装置１０の斜視図であり、図１（Ｂ）は半導体装置１０を上方から見た平面図であり、図１（Ｃ）は半導体装置１０の代表的な断面図である。
図１（Ａ）を参照して、半導体装置１０は、１つの半導体素子が樹脂封止されたリードフレーム型のパッケージであり、対向する側辺から複数のリード１６が外部に露出する構成となっている。具体的には、半導体装置１０は、リード１６と一体で設けられたアイランド１４と、アイランド１４の上面に固着された半導体素子１８と、アイランド１４に一端が接近して他端が外部に露出するリード１６と、半導体素子１８の上面に設けられたボンディングパッドとリード１６とを接続する金属細線２０と、これらの構成要素を被覆して一体的に支持する封止樹脂１２とを主に具備する構成となっている。
図１（Ｂ）を参照して、アイランド１４およびリード１６の構成を説明する。アイランド１４は正方形形状または矩形形状であり、その平面的な大きさは上面に載置される半導体素子１８よりも若干大きい程度である。アイランド１４の大きさは、例えば、縦×横＝２．０ｍｍ×３．０ｍｍ程度である。アイランド１４の左側側辺からは一体的に複数のリード１６が封止樹脂１２から外側に延在している。ここでは、リード１６Ａ、１６Ｂ、１６Ｃ、１６Ｄの４本のリードが、アイランド１４から連続して一体的に外部に露出している。これらのリード１６Ａ等は、アイランド１４に載置される半導体素子１８の裏面電極（例えばコレクタ電極）に共通に接続されている。更に、これらのリード１６Ａ〜１６Ｄは、互いに等間隔に離間されている。
アイランド１４の右側には、一端（左側の端部）がアイランド１４に接近して、他端（右側の端部）が封止樹脂１２から外部に露出する複数のリード１６Ｅ〜１６Ｈが設けられている。具体的には、４つのリード１６Ｅ、１６Ｆ、１６Ｇ、１６Ｈが設けられる。リード１６Ｅは、半導体素子１８の上面に設けられたボンディングパッド２２（例えばゲート電極）と金属細線２０を経由して接続されている。また、リード１６Ｆ、１６Ｇ、１６Ｈは、封止樹脂１２の内部に位置する接続領域３０により一体に連結されている。そして、接続領域３０は、複数の金属細線２０を経由して、半導体素子１８の上面に設けられたボンディングパッド２４と接続されている。ここで、ボンディングパッド２４は、例えばエミッタ電極（ＩＧＢＴの場合）であり、上述したボンディングパッド２２よりも面積が大きく形成される。ここでは、６本の金属細線２０を経由して、ボンディングパッド２４と接続領域３０（リード１６Ｆ等）が接続されており、このことで金属細線２０のトータルな電気抵抗が引き下げられる。
なお、上記したアイランド１４およびリード１６は、例えば銅（Ｃｕ）を主材料とする厚みが２００μｍ〜５００μｍ程度の金属箔を、プレス加工またはエッチング加工することにより形成される。
半導体素子１８は、アイランド１４の上面に固着されており、下面の電極がアイランド１４と接続され、上面に設けたボンディングパッド２２等が金属細線２０を経由してリード１６Ｅ等と接続されている。ここで、半導体素子１８としては、ＭＯＳトランジスタやＩＧＢＴ等の絶縁ゲート型トランジスタが採用される。そして、半導体素子１８がＭＯＳトランジスタの場合は、下面の電極がドレイン電極となり、上面に設けたボンディングパッド２２がゲート電極となり、ボンディングパッド２４がソース電極（主電極）となる。また、半導体素子１８がＩＧＢＴの場合は、下面の電極がコレクタ電極となり、上面のボンディングパッド２２がゲート電極であり、ボンディングパッド２４がエミッタ電極（主電極）となる。また、半導体素子１８としてバイポーラ型トランジスタが採用されてもよく、この場合は、半導体素子１８の裏面、ボンディングパッド２２およびボンディングパッド２４のそれぞれが、コレクタ電極、ベース電極およびエミッタ電極となる。
本実施の形態では、半導体素子１８のボンディングパッド２２、２４と接続される金属細線２０の全てが半導体素子１８の右側の側辺の上方を通過するように引き出されてリード１６Ｅ等と接続されている。このことにより、図１（Ｂ）を参照して、金属細線２０を経由して接続されるリード１６Ｅ等の全てを、アイランド１４の右側に配置させることが可能となり、半導体装置の構成を簡素化できる。
図１（Ｃ）を参照して、外部に導出されるリード１６は、所謂ガルウイング形状に曲折されており、外部に露出するリード１６の端部付近は、封止樹脂１２の下面と同一平面上に平坦に延在している。また、アイランド１４は、封止樹脂１２の厚み方向の中央部よりも下方に位置している。このことにより、アイランド１４の上面に固着される半導体素子１８を封止樹脂１２の厚み方向の中央部付近に位置させることが可能となり、半導体装置１０を取り巻く外部雰囲気に温度変化が生じても、半導体素子１８に作用する熱応力を小さくすることができる。
図２を参照して、次に、金属細線２０の配置を説明する。ここで、図２は、半導体素子１８およびその周辺部を上方から見た平面拡大図である。
この図を参照して、半導体素子１８の上面に設けられたボンディングパッド２２は１つの金属細線２０Ａを経由してリード１６Ｅと接続され、ボンディングパッド２４は複数の金属細線２０Ｂ等を経由して接続領域３０と接続されている。ボンディングパッド２４が複数の金属細線２０Ｂ等を経由して接続領域３０と接続される理由は、例えば数アンペア程度の大電流をボンディングパッド２４が通過するため、金属細線２０Ｂ等のトータルな電気抵抗を引き下げる必要があるからである。
ここで、接続領域３０は、リード１６Ｆ、１６Ｇ、１６Ｈと一体で連続している部位であり、半導体素子１８の側辺と平行に細長く延在している部位である。ここで、金属細線２０Ａ等は、ボールボンディングまたはウェッジボンディングで形成される。
金属細線２０Ａは、ボンディングパッド２２と接続される部位である第１接続部２６Ａを一端（左端）に有し、リード１６Ｅの上面と接続される部位である第２接続部２８Ａを他端（右端）に有する。この構成は、他の金属細線２０Ｂ等も同様であり、金属細線２０Ｂ〜２０Ｇは、ボンディングパッド２４と接続される部位である第１接続部２６Ｂ〜２６Ｇを一端（左側端）に有し、接続領域３０と接続される部位である第２接続部２８Ｂ〜２８Ｇを他端（右端）に有する。
上記した第１接続部２６Ｂ〜２６Ｇは、ボンディングパッド２４の上面に於いて、電流の流れの集中を緩和するために、略等間隔に離間して配置されている。ここでは、第１接続部２６Ｄ、２６Ｆが半導体素子１８の右側の側辺に接近した位置に縦方向に並んで位置している。更に、第１接続部２６Ｂ、２６Ｅ、２６Ｇは、第１接続部２６等よりも内側に（中心に近い位置に）縦方向に並んで配置されている。そして、第１接続部２６Ｃは、前記した他の第１接続部２６Ｂ等よりも中心点５８に近い位置（周辺から離間した位置）に配置されている。ここで、中心点５８とは、半導体素子１８の平面的な中心の点である。
一方、金属細線２０Ｂ〜２０Ｇの第２接続部２８Ｂ〜２８Ｇは、接続領域３０の上面に於いて一直線上（半導体素子１８の側辺に対して平行な直線上）に等間隔に配置される。
本実施の形態では、第１接続部が半導体素子の中央寄りの位置する金属細線２０Ｃを、他の金属細線よりも、半導体素子１８の側辺に対して直角に近い角度で外側に引き出している。具体的には、ボンディングパッド２４に接続される金属細線２０の中でも、金属細線２０Ｃの第１接続部２６Ｃは、半導体素子１８の中心点５８に最も接近している。そして、半導体素子１８の右側の側辺と、金属細線２０Ｃとが交差する角度θ３は、例えば、８５度〜９０度程度であり直角に近い。なお、ここで、角度θ１〜θ７は、半導体素子１８の右側の側辺と金属細線２０Ａ〜２０Ｇとが平面的に交差する角度である。この角度が直角（９０度）に近いほど、半導体素子１８の側辺に対して金属細線が直角に引き出されていることになる。
一方、半導体素子１８の周辺部に接近した位置に第１接続部２６Ｆを有する金属細線２０Ｆでは、角度θ６が例えば１２０度程度となっており、金属細線２０Ｃと比較すると直角（９０度）との差が大きくなっている。また、この事項は、他の金属細線についても言えることであり、角度θ１〜θ７を比較した場合、θ３が最も直角に近い値となっている。
上記のようにすることで、金属細線２０Ｃの線長をできるだけ短くして垂れ下がり等の変形を抑制することができる。具体的には、第１接続部２６Ｃを中心点５８付近に有する金属細線２０Ｃは最も長く形成されるものであり、例えばその長さは２．０ｍｍ程度である。更に、本実施の形態で使用される金属細線は、ボールボンディングを実現するために、直径が２０μｍ程度の細い金線が使用されている。このことから、特に線長が長い金属細線２０Ｃは、ワイヤボンディングの工程で使用される超音波エネルギーや、樹脂封止の際の樹脂圧により、変形しやすい傾向がある。そこで、本実施の形態では、比較的に長い金属細線２０Ｃを、半導体素子１８の側辺に対してできるだけ直角に引き出すことにより、少しでもその線長を短くして、変形を抑制している。なお、例えば、金属細線２０Ｇに関しては、第１接続部２６Ｇが半導体素子１８の周辺寄りに配置されているので、θ７が直角から離れた角度であっても、全体的な線長は長く成らず、変形の恐れが小さい。
換言すると、本実施の形態では、金属細線２０の配置を設計するとき、半導体素子１８の側辺に対して金属細線２０Ｃが略直交するようにしている。具体的には、先ず、互いに略等間隔に配置されるように、ボンディングパッド２４上の第１接続部２６Ｂ〜２６Ｇの位置を決定する。次に、最も線長が長くなる金属細線２０Ｃが、半導体素子１８の側辺と略直交するように、金属細線２０Ｃの向き（θ３）を決定する。次に、他の金属細線２０Ｂ等のレイアウトを決める。具体的には、紙面上にて金属細線２０Ｃよりも上方に位置する金属細線２０Ｂの角度θ２を鋭角にする。また、紙面上にて金属細線２０Ｃよりも下方に位置する金属細線２０Ｄ〜２０Ｇの角度θ４〜θ７を、鈍角にしている。このように設計することで、最も線長が長くなる金属細線２０Ｃの長さをできるだけ短くすることが可能となり、その垂れ下がり等の変形が抑制される。
ここで、上記した半導体装置１０は、所謂リードフレーム型のパッケージであったが、他の形態のパッケージに、本実施の形態を適用させることもできる。例えば、ガラスエポキシやセラミック等の絶縁材料から成る回路基板が用いられるパッケージに本実施の形態を適用させても良い。この場合は、回路基板の上面に所定の形状の導電パターンを形成し、この導電パターンに半導体素子１８を実装して、半導体素子１８のボンディングパッドと所定の導電パターンとを金属細線を用いて接続する。更に、半導体素子および金属細線が被覆されるように、回路基板の上面が封止樹脂により封止される。また、回路基板の下面には、上面の導電パターンと接続された外部接続電極が設けられる。
更に、本実施の形態は、アルミニウム等の金属から成る金属基板を用いた半導体装置に適用させることもできる。この場合は、金属基板の上面が樹脂などの絶縁層により全面的に被覆され、この絶縁層の上面に所定の導電パターンが形成される。更に、この導電パターンの上面に半導体素子が実装され、半導体素子のボンディングパッドと導電パターンとが金属細線を用いて接続される。また、この場合は、半導体素子等が被覆されるように金属基板の上面が封止樹脂により被覆されても良いし、回路基板の上面を被覆するケース材により封止が行われても良い。
更にまた、導電パターンが埋め込まれるタイプの半導体装置に本実施の形態を適用させても良い。この場合は、導電パターンの上面に半導体素子が実装され、半導体素子のボンディングパッドと所定の導電パターンとが金属細線を経由して接続される。そして、導電パターン、金属細線および半導体素子は封止樹脂により被覆され、導電パターンに関しては、上面および側面が封止樹脂により封止され、下面は封止樹脂から外部に露出する。
＜第２の実施の形態＞
本実施の形態では、図３から図８を参照して、半導体装置の製造方法を説明する。本実施の形態の半導体装置の製造方法は、アイランド１４（第１導電部材）に半導体素子１８を実装する工程と、半導体素子１８の上面に設けたボンディングパッドとリード１６（第２導電部材）とを金属細線２０により接続する工程とを具備する。更に、本実施の形態では、金属細線２０を形成する工程に於いて、アイランド１４とリード１６との間で、保持部５０（保持手段）により金属細線２０の中間部を保持している。このことにより、ワイヤボンディングの工程における金属細線２０の垂れ下がりを防止して、金属細線２０と半導体素子１８とのショートを防止できる効果が得られる。これらの各工程の詳細を以下にて説明する。
図３を参照して、先ず、アイランド１４およびリード１６から成るユニット３５が多数形成されたリードフレーム３２を用意する。図３（Ａ）はリードフレーム３２を全体的に示す平面図であり、図３（Ｂ）は１つのブロック３４を示す平面図である。
図３（Ａ）を参照して、リードフレーム３２は、例えば銅（Ｃｕ）を主材料とする金属からなり、その厚みは例えば２００μｍ〜５００μｍ程度である。リードフレーム３２は短冊形の形状を有し、５個のブロック３４が等間隔に離間して配置されている。リードフレーム３２の上端部および下端部には、リードフレーム３２を円形に貫通して設けた孔部３６が設けられている。この孔部３６は、各工程に於いてリードフレーム３２の位置合わせや搬送の為に使用される。
図３（Ｂ）を参照して、１つのブロック３４は複数のユニット３５から成る。ここでは、マトリックス状に配置された６個のユニット３５から１つのブロック３４が構成されている。ここで、ユニット３５とは、１つの半導体装置となるアイランド１４およびリード１６から成る要素単位である。ユニット３５では、中央部付近にアイランド１４が配置され、このアイランド１４を両側から囲むようにリード１６が配置されている。更に、アイランド１４の上下側辺からリードフレーム３２の本体部分に吊りリード３８が延在することにより、アイランド１４は機械的に保持されている。
図４を参照して、次に、アイランド１４の上面に半導体素子１８を固着する。図４（Ａ）は本工程を示す平面図であり、図４（Ｂ）は１つのユニット断面図である。
本工程では、ブロック３４に含まれる全てのユニット３５に於いて、半導体素子１８の固着を行っている。半導体素子１８のアイランド１４の上面への固着は、ＡｕＳｉ共晶法でも良いし、接着剤を用いた固着方法でも良い。ＡｕＳｉ共晶法による場合は、先ず、アイランド１４の上面にＡｕメッキを施し、次に、Ａｕメッキの上に半導体素子１８を載置して高温に加熱することにより、半導体素子１８の実装を行う。ここで、Ａｕメッキに替えてＡｇメッキが使用されても良い。一方、接着剤による場合は、先ず、アイランド１４の上面に接着剤を塗布し、次に、接着剤の上部に半導体素子１８を載置して固着が行われる。ここで接着剤としては、半田、導電性ペースト、絶縁性接着剤等が採用される。半導体素子１８の下面が電極として用いられる場合は、半田または導電性ペースト等の導電性接着材が使用されて半導体素子１８が固着される。一方、半導体素子１８の下面が電極として使用されない場合は、絶縁性接着剤が使用されても良い。
ここで、実装される半導体素子１８としては、ＭＯＳトランジスタ、ＩＧＢＴ、バイポーラトランジスタ、ＩＣ、ＬＳＩ、システムＬＳＩ等を採用することができる。または、これらの素子の２つ以上の組み合わせが、１つのユニット３５の内部に配置されても良い。
上記の工程は、図３（Ａ）に示すブロック３４に含まれるユニット３５に対して一括して行われる。
図５から図７を参照して、次に、アイランド１４に実装された半導体素子１８と、リード１６Ｅ等とを金属細線２０Ａ等を使用して接続する（ワイヤボンディング）。図５（Ａ）は本工程を経た後のユニット３５の平面図であり、図５（Ｂ）はその断面図である。また、図６および図７の各図は、本工程の詳細を示す断面図である。
本工程では、アイランド１４に実装される半導体素子１８として、ＩＧＢＴが採用されている。従って、半導体素子１８の上面に設けたボンディングパッド２２およびボンディングパッド２４は、それぞれが、ゲート電極およびエミッタ電極である。また、半導体素子１８の下面はコレクタ電極と成っており、アイランド１４と導通している。
ワイヤボンディングの方法としては、ボールボンディングとウェッジボンディングが採用可能であり、以下の説明ではボールボンディングが採用された場合を説明する。
本工程では、ゲート電極であるボンディングパッド２２は、１本の金属細線２０Ａを経由して接続されており、ボンディングパッド２２側に第１接続部２６Ａを有し、リード１６Ｅ側に第２接続部２８Ａを有する。
エミッタ電極であるボンディングパッド２４は、複数の金属細線２０Ｂ等を経由して、リードが多数連結された接続領域３０と接続される。ここでは、６本の金属細線２０Ｂ〜２０Ｇを経由して、半導体素子１８のボンディングパッド２４と接続領域３０とが接続されている。金属細線２０Ｂ〜２０Ｇの第１接続部２６Ｂ〜２０Ｇは、ボンディングパッド２４上に略等間隔に配置されており、第２接続部２８Ｂ〜２８Ｇは、接続領域３０の上面に一直線上に配置されている。第２接続部２８Ｂ〜２８Ｇが整列する方向は、半導体素子１８およびアイランド１４の右側の側辺に対して平行である。
上記した金属細線２０Ｂ〜２０Ｇは、第１接続部２６Ｂ等が接続領域３０に対して接近しているものから順番に形成される。即ち、先ず、金属細線２０Ｄ、２０Ｆが形成され、次に、金属細線２０Ｂ、２０Ｅ、２０Ｇが形成され、最後に、金属細線２０Ｃが形成される。このようにすることで、金属細線同士の接触を抑制して、ワイヤボンディングを行うことができる。
図６および図７を参照して、次に、上記した金属細線の具体的な製造方法を説明する。これらの図は、ワイヤボンディング工程を説明するための断面図である。本工程では、金属細線２０の上方への盛り上がりを抑制するために、金属細線２０を横から見た形状を、アルファベットのＭ字形状としている。そして、これらの図に於いては、キャピラリ４０が移動する方向を矢印にて示している。なお、以下の説明に於いて、水平方向とは半導体素子１８またはアイランド１４の上面に対して平行な方向であり、垂直方向とはこれらの面に対して垂直な方向である。
図６（Ａ）を参照して、先ず、金属細線２０の先端に形成したＡｕボールを半導体素子１８の上面に設けたボンディングパッドに押しつけて、接合エネルギー（超音波振動、加重、加熱）を加え、金属細線２０をボンディングパッドに接合する。ここで、金属細線２０の先端部に設けたＡｕボールを押しつけた部分が第１接続部２６となる。
次に、キャピラリ４０を半導体素子１８のリード１６から離間する水平方向（Ｓ１）に移動させた後に、垂直上方に移動させる（Ｓ２）。このことにより、金属細線２０の途中に第１屈曲部４２が形成される。
ここで、本工程で用いられる保持部５０が設けられたブロック４８に関して説明する。
本工程に於いては、アイランド１４およびリード１６は、図３に示すリードフレーム３２の状態で一体に連結された状態で供給されており、このリードフレーム３２は、ブロック４８の上面に載置されている。ブロック４８は、ボンディング性を向上させるために、上面に載置されたリードフレーム（アイランド１４とリード１６）を、例えば１００℃〜２５０℃程度に加熱する機能を有する（ヒータブロック）。更に、ブロック４８は、例えばステンレス等の金属から成り、図３に示すリードフレーム３２と略同等の平面的大きさであり、リードフレーム３２に下面から当接している。更に、本実施の形態では、ブロック４８の上面の一部を上方に突出させた保持部５０（保持手段）が設けられている。この保持部５０はワイヤボンディングの工程に於いて、金属細線２０を保持してその垂れ下がりを防止する機能を有する。
保持部５０は、金属細線２０を下方から上方に押圧して保持するために設けられたものであり、その断面は上下方向（ブロック４８の厚み方向）に長軸を有する楕円を半分にした形状であり、概略的に「かまぼこ形」の形状を有する。また、保持部５０の上端部は、半導体素子１８の上面よりも上方に突出している。このことにより、後の工程で、超音波が印加された金属細線２０が垂れ下がろうとしても、保持部５０によりその垂れ下がりが抑制されて、金属細線２０と半導体素子１８とのショートが防止される。
更に、保持部５０は、半導体素子１８が実装されるアイランド１４と、金属細線２０が接続するリード１６との間の領域に設けられている。本実施の形態では、アイランド１４およびリード１６は、図３（Ｂ）に示すようなリードフレーム３２の状態で供給される。従って、保持部５０は、全てのブロック３４に含まれるユニット３５に対応して設けられている。即ち、保持部５０は、これらのユニット３５の内部に於いて、アイランド１４とのリード１６との間の領域に対応する箇所の、ブロック３４の上面に設けられる。
本実施の形態では、全ての金属細線２０が半導体素子１８の右側の側面から引き出されているので、１つのユニット３５（図３（Ｂ））に対して１つの直線状の保持部５０を設けることにより、１つのユニット３５に含まれる全ての金属細線２０を下方から上方に押圧して保持することができる。
図６（Ｂ）を参照して、次に、キャピラリ４０をリード１６側に向かって水平方向（Ｓ３）に移動させ、次に、垂直上方（Ｓ４）に移動させる。このことにより、金属細線２０の途中に第２屈曲部４４が形成される。
図７（Ａ）を参照して、次に、キャピラリ４０をリード１６から離間する方向に水平方向（Ｓ５）に移動させた後に、垂直下方（Ｓ６）に移動させて、第３屈曲部４６を形成する。
図７（Ｂ）を参照して、最後に、キャピラリ４０をリード１６の上面まで移動させて、金属細線２０をリード１６の上面に着地させた後に、金属細線２０に接合エネルギー（超音波振動、加重、加熱）を加えて、ステッチボンディングする。そして、不図示のワイヤクランプを閉じて金属細線２０を切断する。
以上の工程により、半導体素子１８の上面に設けたボンディングパッドとリード１６とが接続される。上記したワイヤボンディング方法は、図５に示した全ての金属細線２０Ａ〜２０Ｇに対して適用される。ここでは、金属細線２０の中間部に複数の屈曲部を設けて、金属細線２０の断面形状を略Ｍ字としているので、金属細線２０の上方への盛り上がりが抑制されている。このことがパッケージの薄型化に寄与する。
本工程では、金属細線２０をリード１６の上面にステッチボンディングするとき、金属細線２０とリード１６の接合部に超音波エネルギーが印加される。ここで、本実施の形態では、ボールボンディングを実現するために金属細線２０として、径が２０μｍ程度の金線を使用しているので、金属細線２０の剛性は弱い。更に、図２等に示されるように、本実施の形態では、一つのボンディングパッドに複数の金属細線２０を接続させるため、どうしても線長が２．０ｍｍ程度以上に長い金属細線２０が存在する。従って、ワイヤボンディング時の超音波エネルギーにより、金属細線２０が垂れ下がり、金属細線２０の中間部が半導体素子１８の肩部に当接してショートしまう恐れがある。そこで、本実施の形態では、アイランド１４とリード１６との間に、上方に突出する保持部５０を設けることで、金属細線２０の垂れ下がりを抑制して、金属細線２０と半導体素子１８とのショートを防止している。
具体的には、金属細線２０とリード１６の上面に着地させた後に、両者の接合箇所に超音波振動を印加すると、この振動は金属細線２０の中間部分にも伝搬する。従って、特に、径が細く且つ長い金属細線２０は、この振動により垂れ下がり始める。このとき、何の対策も施さなければ、垂れ下がった金属細線２０の中間部は半導体素子１８に接触する。特に、半導体素子１８の肩部（外周端部）は、上面を被覆する絶縁層により保護されていないので、この部分に金属細線２０が接触すると、両者はショートを引き起こしてしまう。本実施の形態では、上述したように、半導体素子１８（アイランド１４）とリード１６との間の領域に保持部５０を設けているので、超音波振動により金属細線２０が垂下しても、金属細線２０の中間部が保持部５０の上端に接触して保持されることにより、過度の垂下が防止されて、半導体素子１８と金属細線２０との接触が防止されている。
更に、本実施の形態では、保持部５０の断面は四角形状ではなく楕円形状と成っているので、上記した工程にて保持部５０が金属細線２０に接触しても、この接触に伴い金属細線２０が損傷したり断線したりする恐れは小さい。
図８を参照して、次に、半導体素子１８等を、封止樹脂により封止する。本工程では、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドが採用される。
具体的には、先ず、上金型５４および下金型５６から成る金型５２の内部に形成されたキャビティ６０に、半導体素子１８、アイランド１４、金属細線２０およびリード１６の一部分（インナーリード）を収納させる。次に、キャビティ６０に不図示のゲートから封止樹脂を注入して、半導体素子１８等を封止樹脂により被覆する。その後に、必要に応じて加熱硬化した後に、樹脂封止された半導体素子１８等を金型５２から取り出す。
本工程は、図３に示したリードフレーム３２に構成された各ブロック３４のユニット３５に対して一括して同時に行われる。
上記工程が終了した後は、バリを除去する工程、外装のためのメッキ処理を行う工程、各ユニット３５をリードフレーム３２（図３参照）から分離する工程、各半導体装置を電気的特性により選別する工程、電気的特性や社名等を封止樹脂の外面に印刷する工程、梱包工程等を経て半導体装置は完成品となる。
本発明の製造方法により製造される半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。 本発明の製造方法により製造される半導体装置を示す平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は拡大された平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す断面図である。 背景技術の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
符号の説明
１０ 半導体装置
１２ 封止樹脂
１４ アイランド
１６、１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ、１６Ｅ、１６Ｆ、１６Ｇ、１６Ｈ リード
１８ 半導体素子
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ 金属細線
２２ ボンディングパッド
２４ ボンディングパッド
２６、２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ、２６Ｅ、２６Ｆ、２６Ｇ 第１接続部
２８Ａ、２８Ｂ、２８Ｃ、２８Ｄ、２８Ｅ、２８Ｆ、２８Ｇ 第２接続部
３０ 接続領域
３２ リードフレーム
３４ ブロック
３５ ユニット
３６ 孔部
３８ 吊りリード
４０ キャピラリ
４２ 第１屈曲部
４４ 第２屈曲部
４６ 第３屈曲部
４８ ブロック
５０ 保持部
５２ 金型
５４ 上金型
５６ 下金型
５８ 中心点
６０ キャビティ

Claims (3)

  1. 複数のリードを具備するリードフレームを準備する工程と、
    上面にボンディングパッドが設けられた半導体素子を、前記リードフレームのアイランド形状の第１導電部材の上面に載置する第１工程と、
    前記ボンディングパッドと前記リードの接続領域とを、長さの異なる複数の金属細線により接続する第２工程とを具備し、
    前記複数の金属細線は、ボンディングパッドとの接続部を第１接続部、前記接続領域との接続部を第２接続部とし、前記第１接続部には前記半導体素子の周辺寄りに配置されたものと当該周辺寄りに配置されたものより前記半導体素子の中心に近い位置に配置されたものとがあり、
    前記接続領域は、前記複数の金属細線に対して連続した共通の金属部材であって、前記第２工程では前記複数の金属細線を、第１接続部が接続領域に対して接近しているものから順にワイヤボンドすると共に、前記接続領域に対しては超音波振動を印加する手法にてワイヤボンドし、且つ、
    前記第２工程では、前記第２導電部材と前記第１導電部材との間で、前記半導体素子の上面よりも上方に突出する保持手段により、前記金属細線の中間部を保持することを特徴とする半導体装置の製造方法。
  2. 全ての前記金属細線は、前記半導体素子の１つの側辺から引き出され、
    前記第１導電部材と前記接続領域との間に直線状に設けた前記保持手段により前記金属細線を保持することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２接続部は前記側辺に対して平行に且つ一直線に配置されることを特徴とする請求項１記載の半導体装置の製造方法。
JP2006356734A 2006-12-29 2006-12-29 半導体装置の製造方法 Expired - Fee Related JP4597118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006356734A JP4597118B2 (ja) 2006-12-29 2006-12-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006356734A JP4597118B2 (ja) 2006-12-29 2006-12-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008166622A JP2008166622A (ja) 2008-07-17
JP4597118B2 true JP4597118B2 (ja) 2010-12-15

Family

ID=39695678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006356734A Expired - Fee Related JP4597118B2 (ja) 2006-12-29 2006-12-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4597118B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193234U (ja) * 1981-06-01 1982-12-07
JPS59211241A (ja) * 1983-05-17 1984-11-30 Toshiba Corp 半導体装置のワイヤボンデイング方法
JPH01183129A (ja) * 1988-01-18 1989-07-20 Fujitsu Ltd 半導体装置
JP2001284395A (ja) * 2000-03-31 2001-10-12 Sanken Electric Co Ltd 半導体装置
JP2005064532A (ja) * 2004-10-15 2005-03-10 Renesas Technology Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193234U (ja) * 1981-06-01 1982-12-07
JPS59211241A (ja) * 1983-05-17 1984-11-30 Toshiba Corp 半導体装置のワイヤボンデイング方法
JPH01183129A (ja) * 1988-01-18 1989-07-20 Fujitsu Ltd 半導体装置
JP2001284395A (ja) * 2000-03-31 2001-10-12 Sanken Electric Co Ltd 半導体装置
JP2005064532A (ja) * 2004-10-15 2005-03-10 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP2008166622A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
US8828801B2 (en) Leadless array plastic package with various IC packaging configurations
JP3865055B2 (ja) 半導体装置の製造方法
JP5341337B2 (ja) 半導体装置及びその製造方法
JP5149854B2 (ja) 半導体装置
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2008270302A (ja) 半導体装置
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
KR20120031132A (ko) 반도체 디바이스용 높은 접착 라인 두께
JP4845090B2 (ja) 回路装置の製造方法
US20090206459A1 (en) Quad flat non-leaded package structure
JP2008166621A (ja) 半導体装置およびその製造方法
WO2014203739A1 (ja) 半導体装置及びその製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP4597118B2 (ja) 半導体装置の製造方法
JP2010109255A (ja) 半導体装置
JP5285289B2 (ja) 回路装置およびその製造方法
TW201725656A (zh) 晶片封裝結構及其製作方法
JP2007088220A (ja) 半導体装置の製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP5385438B2 (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
US20170110408A1 (en) Integrated circuit assembly
JP4676252B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100921

R151 Written notification of patent or utility model registration

Ref document number: 4597118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees