JP2011165720A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2011165720A
JP2011165720A JP2010023591A JP2010023591A JP2011165720A JP 2011165720 A JP2011165720 A JP 2011165720A JP 2010023591 A JP2010023591 A JP 2010023591A JP 2010023591 A JP2010023591 A JP 2010023591A JP 2011165720 A JP2011165720 A JP 2011165720A
Authority
JP
Japan
Prior art keywords
semiconductor element
grounding
optical package
wiring
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010023591A
Other languages
English (en)
Other versions
JP5358472B2 (ja
Inventor
Shoji Takamatsu
尚司 高松
Masato Shishikura
正人 宍倉
Michihide Sasada
道秀 笹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Opnext Japan Inc
Original Assignee
Opnext Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opnext Japan Inc filed Critical Opnext Japan Inc
Priority to JP2010023591A priority Critical patent/JP5358472B2/ja
Publication of JP2011165720A publication Critical patent/JP2011165720A/ja
Application granted granted Critical
Publication of JP5358472B2 publication Critical patent/JP5358472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • H01L2224/85207Thermosonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】半導体素子を接地するための配線のインダクタンスを従来よりも低減することができる電子機器を提供する。
【解決手段】半導体素子10と、半導体素子10と配線によって接続される、半導体素子10を接地する接地台14と、を含み、接地台14の高さが、半導体素子10と接地台14とを接続する配線の長さの値と閾値との差が所定の範囲内に収まる高さである。
【選択図】図2

Description

本発明は、電子機器に関する。
例えば、光通信用集積回路のような高速LSIが形成された半導体素子を搭載する光通信パッケージに対しては、低周波から高周波まで広帯域にわたって良好な信号伝送品質が要求されている。特に、昨今では10Gbit/sec以上のビットレートの製品の開発が進んでおり、これらの製品に搭載される半導体素子は、従来に比べ安定性に関してより厳しい条件でも安定動作することが要求される。
一般的な半導体素子の実装方式では、半導体素子を搭載面に接着し、接着面に対して反対側の面に設けられた導体性のパッドから接続されるべき場所へと導体の配線(例えば、ワイヤ)を接続する。この実装方式においては、半導体素子の集積回路は、パッドと配線を介して、光通信パッケージのグランド等に接地されることとなる。
しかし、ワイヤなどの配線は長さに応じたインダクタンスを持つので、ある長さを持つ配線を経由して集積回路を接地しても、高周波においては配線のインダクタンス成分によって完全な接地とはならない。このことによって、集積回路の高周波特性が悪化する。特に、半導体素子の集積回路中に増幅器を内蔵する場合には、不安定な動作を起こし、発信現象が生じることがある。このような不安定な動作を回避する方法の1つとして、配線の長さを極力短くすることにより、配線のインダクタンスを低減する方法が挙げられる。
特許文献1には、金属製の設置用柱部をステム上に設けて、設置用柱部とプリアンプとを電気的に接続することでプリアンプの接地電位を安定化させた光受信モジュールが記載されている。特許文献2には、光部品を固定する実装基板上に収納穴を形成して、光部品の実装面の高さを揃えることにより、配線によるインダクタンスを減少させた光部品が記載されている。
特開2004−254125号公報 特開2003−209267号公報
近年開発が進んでいる10Gbit/sec以上のビットレートに対しては、従来の技術を用いても、安定動作にはまだ不十分である。このように、半導体素子を接地するための配線のインダクタンスは更に低減されることが望ましい。このことは、光通信パッケージに限らず電子機器一般においてもあてはまる。
本発明は、上記課題に鑑みてなされたものであって、半導体素子を接地するための配線のインダクタンスを従来よりも低減することができる電子機器を提供することを目的とする。
上記課題を解決するために、本発明に係る電子機器は、半導体素子と、前記半導体素子と配線によって接続される、前記半導体素子を接地する接地台と、を含み、前記接地台の高さが、前記半導体素子と前記接地台とを接続する配線の長さの値と閾値との差が所定の範囲内に収まる高さであることを特徴とする。
本発明によれば、半導体素子と接地台とを接続する配線の長さの値と閾値との差が所定の範囲内に収まる高さとなるよう、設定されているので、配線の長さが、従来の電子機器よりも短くなるため、半導体素子を接地するための配線のインダクタンスを従来よりも低減することができる。
本発明の一態様では、前記接地台に、前記接地台と、当該接地台が配置される面とを接着する接着剤を受け入れる切り欠きが形成されていることを特徴とする。この態様によれば、半導体素子や接地台の上面にまで接着剤がせり上がるおそれを低減することができる。
この態様では、前記接地台が、配線が接続される接続部を複数含み、前記切り欠きが、前記複数の接続部の間に形成されていてもよい。
また、前記接地台が配置される面と前記接地台とが接触する領域の面積が、前記接地台の配線が接続される面の面積よりも小さくてもよい。
また、本発明の一態様では、前記接地台と、当該接地台が配置される面とを接着する接着剤と、前記半導体素子と、当該半導体素子が配置される面とを接着する接着剤と、が共通することを特徴とする。
また、本発明の一態様では、光電変換を行う光電変換部をさらに含み、前記接地台が前記半導体素子と前記光電変換部との間に設けられていることを特徴とする。
第1の実施形態に係る光パッケージの内部構造の一例を概念的に示す概念図である。 図1に示す光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す側面図である。 第2の実施形態に係る光パッケージの内部構造の一例を概念的に示す概念図である。 図3に示す光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す側面図である。 第3の実施形態に係る光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す平面図である。 図5に示す光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す側面図である。 比較例の光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す平面図である。 図7に示す比較例の光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す側面図である。 第4の実施形態に係る光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す平面図である。 図9に示す光パッケージに含まれる、半導体素子と接地台との位置関係の一例を示す側面図である。
[第1の実施形態]
以下、本発明の一実施形態について図面に基づき詳細に説明する。
図1は、第1の実施形態に係る光パッケージ1の内部構造の一例を概念的に示す概念図である。図1に示すように、本実施形態に係る光パッケージ1は、半導体素子10と、基板11と、基板11に搭載された光電変換部(本実施形態では、受光素子12)と、平板コンデンサ13と、金属製の接地台14と、を含んでいる。半導体素子10上には、金属パッド15が複数形成されている。これらの金属パッド15は、受光素子12からの電気信号を受け付ける入力パッド15aと、電気信号を出力する出力パッド15bと、を少なくとも含んでいる。
基板11上には、配線パタンが形成されている。そして、基板11上の配線パタンと半導体素子10上の入力パッド15aとは、ワイヤ16により電気的に接続されている。また、半導体素子10上の出力パッド15bは、出力端子(図示せず)と、ワイヤ16により電気的に接続されている。
本実施形態に係る光パッケージ1では、受光素子12が、光ファイバ(図示せず)などを経由する、外部からの光を受け付けて、この光(入射光)を電気信号に変換する。そして、受光素子12は、この電気信号を、基板11上の配線パタン、ワイヤ16、入力パッド15aを経由して、半導体素子10に出力する。そして、半導体素子10は、受け付けた電気信号を増幅するとともに、差動信号に変換して、半導体素子10上の2つの出力パッド15bから出力端子へ差動信号として出力する。このようにして、光パッケージ1は、入射光に応じた差動信号を出力端子経由で外部へと出力する。
半導体素子10上の金属パッド15のいくつかは、例えば、平板コンデンサ13を経由して外部端子(図示せず)に至る、電源供給等のDCライン17に接続される。なお、DCライン17が、平板コンデンサ13を経由せずに、金属パッド15と外部端子とを接続していてもよい。
また、半導体素子10上の金属パッド15のいくつかは、接地パッド15cとして機能する。そして、本実施形態に係る光パッケージ1では、半導体素子10の接地パッド15cと接地台14とは近接して配置されている。そして、接地台14は、光パッケージ1のグランド面に、半導体素子10と光パッケージ1のグランド面とを接着しているものと共通の導電性接着剤で接着されている。そして、接地パッド15cと接地台14とはワイヤ16により接続されている。このようにして、半導体素子10は接地される。そして、本実施形態に係る光パッケージ1では、半導体素子10と受光素子12との間にいくつかの接地台14が設けられている。
図2は、図1に示す光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す側面図である。半導体素子10に関する接続に使用されるワイヤ16としては、断面形状が円形のものが多用されている。このタイプのワイヤ16は、一方の端にボール16aが形成されている。ワイヤ16が接続される部材間を電気的に接続する際には、まず、ワイヤ16の一方の部材にボール16aを熱及び超音波で圧着してから、ワイヤ16の他方の部材にワイヤ16の他方の端をこすり付けるボールボンディング方式が用いられることが多い。
半導体素子10と別の部材とをワイヤ16で接続する場合、一般的には、先に、半導体素子10に対してワイヤ16を接続する。そのため、図1及び図2に示すように、半導体素子10の金属パッド15(例えば、接地パッド15c)上に、ボール16aが形成されることが多い。図1及び図2に示すように、先にワイヤ16が接続される部材(本実施形態では、半導体素子10)については、圧着されたボール16aの高さだけ高い位置をワイヤ16が通る。そこで、図1及び図2に示すように、接地台14の高さが、大体、半導体素子10の高さとボール16aの高さとの和になるよう、接地台14の高さを設定すると、このように接地台14の高さを設定しない場合よりも、ワイヤ16の長さが短くなる。そのため、このように、本実施形態に係る光パッケージ1では、接地台14の高さを半導体素子10の高さより、形成されるボール16aの高さだけ高くするのが望ましい。
一般的な光パッケージ1では、半導体素子10が搭載される光パッケージ1の搭載面が、光パッケージ1のグランドになっている場合、半導体素子10の接地パッド15cは直接光パッケージ1のグランド面にワイヤ16等で電気的に接続される。しかし、半導体素子10は、光パッケージ1の搭載面に接着剤で接着されると、少なからず周囲に接着剤及びその構成成分の一部が染み出し、グランド面のワイヤボンドできる位置が半導体素子10の位置から遠ざかってしまう。その結果、ワイヤ16の長さが長くなってしまう。また、半導体素子10上の接地パッド15cとグランド面とには段差があるので、半導体素子10の高さの分だけワイヤ長が長くなる。
一方、本実施形態に係る光パッケージ1では、半導体素子10と接地台14とを接続する配線(例えば、ワイヤ16)の長さの値と閾値との差が所定の範囲内に収まる高さとなるよう設定されている(上述の例では、例えば、接地台14の高さが、半導体素子10の高さより、形成されるボール16aの高さだけ高くなっている)。
具体的には、半導体素子10の高さをH1、接地台14の高さをH2、ボール16aの高さをB、半導体素子10の配線接続点と接地台14の配線接続点との距離をDとした場合、簡単に考えれば配線の長さLはおよそ次式のようになる。
Figure 2011165720
配線の長さの閾値L0は、H1+B=H2の場合でL0=Dとなる。本実施形態においては、L<1.1×L0となるように接地台の高さH2を設定することが望ましい。例として、H1=0.2mm、B=0.05mm、D=0.2mmの場合は、0.16mm≦H2≦0.34mmである。
ワイヤ16の長さが、従来の光パッケージ1よりも短くなり、半導体素子10を接地するための配線のインダクタンスを従来よりも低減することができる。
なお、本発明は上記実施形態に限定されるものではない。
[第2の実施形態]
図3は、第2の実施形態に係る光パッケージ1の内部構造の一例を概念的に示す概念図である。図4は、図3に示す光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す側面図である。
本実施形態に係る光パッケージ1では、ワイヤ16が接続される部材間を電気的に接続する際に、ワイヤ16の両端をそれぞれ部材にこすり付けるウェッジボンディング方式が用いられている。断面形状が略長方形のリボンと呼ばれるワイヤ16による接続先間の接続は、一般的に、ウェッジボンディング方式で行われることが多い。
ウェッジボンディング方式では、ワイヤ16の端にボール16aが形成されることがないので、図3及び図4に示すように、半導体素子10の高さと、接地台14の高さと、が大体同じになるよう接地台14の高さを設定すると、ワイヤ16の長さが、従来の光パッケージ1よりも短くなる。そのため、本実施形態に係る光パッケージ1では、接地台14の高さを、半導体素子10の高さと同じくらいにするのが望ましい。
具体的には、半導体素子10の高さをH1、接地台14の高さをH2、半導体素子10の配線接続点と接地台14の配線接続点との距離をDとした場合、簡単に考えれば配線の長さLはおよそ次式のようになる。
Figure 2011165720
配線の長さの閾値L0は、H1=H2の場合でL0=Dとなる。本実施形態においては、L<1.1×L0となるように接地台の高さH2を設定することが望ましい。例として、H1=0.2mm、D=0.2mmの場合は、0.11mm≦H2≦0.29mmである。
また、リボンと呼ばれるワイヤ16を用いて部材間を接続すると、単位長さあたりのインダクタンスが通常のワイヤ16よりも小さくなる。そのため、高周波特性が求められる部材間の接続には、リボンと呼ばれるワイヤ16を用いるのが効果的である。
なお、上述の点以外は、第2の実施形態に係る光パッケージ1の構成は、第1の実施形態に係る光パッケージ1の構成と同様である。
[第3の実施形態]
図5は、第3の実施形態に係る光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す平面図である。図6は、第3の実施形態に係る光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す側面図である。第3の実施形態に係る光パッケージ1の構成は、接地台14の形状を除いては、第1の実施形態に係る光パッケージ1の構成と同様である。
図5及び図6に示すように、本実施形態に係る接地台14には、接地台14と光パッケージ1のグランド面とを接着する接着剤を受け入れる縦向き三角柱状の切り欠き18が形成されている。すなわち、本実施形態に係る接地台14は、断面が凹多角形である柱状に形成されている。そして、切り欠き18が半導体素子10側を向くよう光パッケージ1のグランド面上に接地台14が配置されている。また、本実施形態に係る接地台14は、ワイヤ16が接続される接続部14aを2つ含んでおり、切り欠き18がこれら2つの接続部14aの間に形成されている。
図7は、比較例の光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す平面図である。図8は、図7に示す比較例の光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す側面図である。図7及び図8に示す接地台14は、略直方体状である。図7及び図8に示す光パッケージ1では、接地台14が半導体素子10に近接して配置されると、図7及び図8に示すように、接地台14と光パッケージ1のグランド面とを接着する接着剤が半導体素子10と接地台14との間の空間に染み出し、接着剤溜り19が形成されるおそれがある。そして、接着剤が半導体素子10の上面に染み出した場合には、金属パッド15間が短絡されるおそれや、金属パッド15の表面が粗くなってワイヤボンディングができなくなるおそれなどがある。また、接着剤が接地台14の上面に染み出した場合には、接地台14の表面が粗くなってワイヤボンディングができなくなるおそれがある。
一方、本実施形態に係る光パッケージ1では、接地台14の側面に切り欠き18が形成されているので、図5及び図6に示すように、切り欠き18が半導体素子10側を向くよう、光パッケージ1のグランド面上に、接地台14を半導体素子10に近接して配置すると、切り欠き18の部分の空間に、接着剤溜り19が形成されて、半導体素子10や接地台14の上面にまで接着剤がせり上がるおそれを低減することができる。
なお、図5及び図6に示す光パッケージ1では、ボールボンディング方式でワイヤ16が接続される部材間を電気的に接続しているが、本実施形態をウェッジボンディング方式でワイヤ16が接続される部材間を電気的に接続する光パッケージ1に応用してもよい。
[第4の実施形態]
図9は、第4の実施形態に係る光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す平面図である。図10は、第4の実施形態に係る光パッケージ1に含まれる、半導体素子10と接地台14との位置関係の一例を示す側面図である。第4の実施形態に係る光パッケージ1の構成は、接地台14の形状を除いては、第2の実施形態に係る光パッケージ1の構成と同様である。
図9及び図10に示すように、本実施形態に係る接地台14には、接地台14と光パッケージ1のグランド面とを接着する接着剤を受け入れる横向き三角柱状の切り欠き18が形成されている。すなわち、本実施形態に係る接地台14は下向き四角錐台状に形成されている。このように、本実施形態に係る光パッケージ1では、接地台14と光パッケージ1のグランド面とが接触する領域の面積が、接地台14に配線が接続される面(図9及び図10の例では、接地台14の上面)の面積よりも小さくなっている。そして、切り欠き18が半導体素子10側を向くよう光パッケージ1のグランド面上に接地台14が配置されている。本実施形態に係る光パッケージ1においても、切り欠き18が半導体素子10側を向くよう、光パッケージ1のグランド面上に、接地台14を半導体素子10に近接して配置すると、切り欠き18の部分の空間に、接着剤溜り19が形成されて、半導体素子10や接地台14の上面にまで接着剤がせり上がることを防ぐことができる。
なお、図9及び図10に示す光パッケージ1では、ウェッジボンディング方式でワイヤ16が接続される部材間を電気的に接続しているが、本実施形態をボールボンディング方式でワイヤ16が接続される部材間を電気的に接続する光パッケージ1に応用してもよい。
なお、上述の各実施形態に係る光パッケージ1が受光素子の代わりに発光素子などの光電変換素子を含んでいてもよい。上述の各実施形態を光パッケージ1以外の電子機器一般に応用してもよい。
1 光パッケージ、10 半導体素子、11 基板、12 受光素子、13 平板コンデンサ、14 接地台、14a 接続部、15 金属パッド、15a 入力パッド、15b 出力パッド、15c 接地パッド、16 ワイヤ、16a ボール、17 DCライン、18 切り欠き、19 接着剤溜り。

Claims (6)

  1. 半導体素子と、前記半導体素子と配線によって接続される、前記半導体素子を接地する接地台と、を含み、
    前記接地台の高さが、前記半導体素子と前記接地台とを接続する配線の長さの値と閾値との差が所定の範囲内に収まる高さである、
    を含むことを特徴とする電子機器。
  2. 前記接地台に、前記接地台と、当該接地台が配置される面とを接着する接着剤を受け入れる切り欠きが形成されている、
    ことを特徴とする請求項1に記載の電子機器。
  3. 前記接地台が、配線が接続される接続部を複数含み、
    前記切り欠きが、前記複数の接続部の間に形成されている、
    ことを特徴とする請求項2に記載の電子機器。
  4. 前記接地台が配置される面と前記接地台とが接触する領域の面積が、前記接地台の配線が接続される面の面積よりも小さい、
    ことを特徴とする請求項2に記載の電子機器。
  5. 前記接地台と、当該接地台が配置される面とを接着する接着剤と、前記半導体素子と、当該半導体素子が配置される面とを接着する接着剤と、が共通する、
    ことを特徴とする請求項1から4のいずれか一項に記載の電子機器。
  6. 光電変換を行う光電変換部をさらに含み、
    前記接地台が前記半導体素子と前記光電変換部との間に設けられている、
    ことを特徴とする請求項1から5のいずれか一項に記載の電子機器。
JP2010023591A 2010-02-04 2010-02-04 電子機器 Active JP5358472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010023591A JP5358472B2 (ja) 2010-02-04 2010-02-04 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010023591A JP5358472B2 (ja) 2010-02-04 2010-02-04 電子機器

Publications (2)

Publication Number Publication Date
JP2011165720A true JP2011165720A (ja) 2011-08-25
JP5358472B2 JP5358472B2 (ja) 2013-12-04

Family

ID=44596088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010023591A Active JP5358472B2 (ja) 2010-02-04 2010-02-04 電子機器

Country Status (1)

Country Link
JP (1) JP5358472B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142626A (ja) * 1993-11-12 1995-06-02 Japan Energy Corp 半導体装置
JP2001044235A (ja) * 1999-08-02 2001-02-16 Hitachi Kokusai Electric Inc 通信装置
JP2003068929A (ja) * 2001-08-27 2003-03-07 Kyocera Corp 半導体素子搭載用基板および半導体装置
JP2004288735A (ja) * 2003-03-19 2004-10-14 Kyocera Corp 半導体装置
JP2006253676A (ja) * 2005-03-08 2006-09-21 Sumitomo Electric Ind Ltd 光アセンブリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142626A (ja) * 1993-11-12 1995-06-02 Japan Energy Corp 半導体装置
JP2001044235A (ja) * 1999-08-02 2001-02-16 Hitachi Kokusai Electric Inc 通信装置
JP2003068929A (ja) * 2001-08-27 2003-03-07 Kyocera Corp 半導体素子搭載用基板および半導体装置
JP2004288735A (ja) * 2003-03-19 2004-10-14 Kyocera Corp 半導体装置
JP2006253676A (ja) * 2005-03-08 2006-09-21 Sumitomo Electric Ind Ltd 光アセンブリ

Also Published As

Publication number Publication date
JP5358472B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
US9159634B2 (en) Transistor outline housing and method for producing same
US20130056759A1 (en) Packaging Device for Matrix-Arrayed Semiconductor Light-Emitting Elements of High Power and High Directivity
KR101654216B1 (ko) 반도체장치 및 반도체 집적회로
CN100524740C (zh) 堆叠型封装
US8110929B2 (en) Semiconductor module
US10332937B2 (en) Semiconductor device having a protruding interposer edge face
US20120224804A1 (en) Semiconductor device and method of manufacturing the same
US11937368B2 (en) Structure for circuit interconnects
JP2007287767A (ja) 光サブアセンブリ
JP2008124072A (ja) 半導体装置
JP5358472B2 (ja) 電子機器
CN110879444A (zh) 光模块及通信设备
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
US7279778B2 (en) Semiconductor package having a high-speed signal input/output terminal
JP2006344896A (ja) Lsiパッケージ及び回路基板
JP2011103399A (ja) 半導体装置
US9954355B1 (en) Transient voltage suppressor apparatus
JP2010251570A (ja) 光受信モジュール
JP2010177591A (ja) 並列伝送モジュール
JP2004128250A (ja) 光通信モジュールおよびそれに用いられる光素子キャリア
WO2006011068A1 (en) Electronic device comprising an integrated circuit and a capacitance element
JP4214470B2 (ja) Saw発振器
JP5644936B2 (ja) フォトダイオードキャリア及びこれを用いたフォトセンサ
JP2011129695A (ja) 光モジュール
JP2015109347A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5358472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250