JP2003068929A - 半導体素子搭載用基板および半導体装置 - Google Patents
半導体素子搭載用基板および半導体装置Info
- Publication number
- JP2003068929A JP2003068929A JP2001255551A JP2001255551A JP2003068929A JP 2003068929 A JP2003068929 A JP 2003068929A JP 2001255551 A JP2001255551 A JP 2001255551A JP 2001255551 A JP2001255551 A JP 2001255551A JP 2003068929 A JP2003068929 A JP 2003068929A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- base
- semiconductor element
- brazing material
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 基体の上側主面に回路基板と半導体素子載置
用の基台とを近づけて実装可能とし、回路基板の配線導
体と半導体素子の電極とを電気的に接続するボンディン
グワイヤ，リボンの長さをきわめて短くし、高周波信号
の伝送損失の小さい電気特性の良好なものとすること。 【解決手段】 基体３の上側主面に、半導体素子６載置
用の基台４および上面に配線導体２が形成された回路基
板１が近接配置されるようにそれぞれロウ付けされてい
る半導体素子搭載用基板において、回路基板１は、その
下面と基台４側の端面との間に稜部を切り欠いて成る傾
斜面９が形成されている。
用の基台とを近づけて実装可能とし、回路基板の配線導
体と半導体素子の電極とを電気的に接続するボンディン
グワイヤ，リボンの長さをきわめて短くし、高周波信号
の伝送損失の小さい電気特性の良好なものとすること。 【解決手段】 基体３の上側主面に、半導体素子６載置
用の基台４および上面に配線導体２が形成された回路基
板１が近接配置されるようにそれぞれロウ付けされてい
る半導体素子搭載用基板において、回路基板１は、その
下面と基台４側の端面との間に稜部を切り欠いて成る傾
斜面９が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号により
駆動される半導体素子を搭載する半導体素子搭載用基板
およびそれを用いた半導体装置に関する。
駆動される半導体素子を搭載する半導体素子搭載用基板
およびそれを用いた半導体装置に関する。
【０００２】
【従来の技術】従来の高周波信号により駆動される半導
体素子を搭載する半導体素子搭載用基板（以下、半導体
素子基板という）を用いた半導体装置の断面図を図２に
示す。図２において、１０１はアルミナセラミックス等
から成る絶縁基板に配線導体を形成した回路基板、１０
２は回路基板１０１の上下面に形成された３層構造の薄
膜等からなる配線導体、１０２ａは密着金属層、１０２
ｂは拡散防止層、１０２ｃは主導体層である。１０３は
半導体装置の底板を成す基体、１０４は熱伝導率の高い
金属等からなる基台、１０５はＡｇ−Ｃｕ等からなる高
融点ロウ材であり、高融点ロウ材１０５を加熱溶融して
基体１０３の上側主面に基台１０４が固定される。１０
６は半導体素子であり、基台１０４の上面に高融点ロウ
材１０５よりも融点の低いロウ材等により載置固定され
る。
体素子を搭載する半導体素子搭載用基板（以下、半導体
素子基板という）を用いた半導体装置の断面図を図２に
示す。図２において、１０１はアルミナセラミックス等
から成る絶縁基板に配線導体を形成した回路基板、１０
２は回路基板１０１の上下面に形成された３層構造の薄
膜等からなる配線導体、１０２ａは密着金属層、１０２
ｂは拡散防止層、１０２ｃは主導体層である。１０３は
半導体装置の底板を成す基体、１０４は熱伝導率の高い
金属等からなる基台、１０５はＡｇ−Ｃｕ等からなる高
融点ロウ材であり、高融点ロウ材１０５を加熱溶融して
基体１０３の上側主面に基台１０４が固定される。１０
６は半導体素子であり、基台１０４の上面に高融点ロウ
材１０５よりも融点の低いロウ材等により載置固定され
る。
【０００３】なお、回路基板１０１は、半導体素子１０
６に入出力する高周波信号のインピーダンス整合回路が
形成されたもの、または半導体素子１０６に入出力する
高周波信号の制御回路や信号処理回路が形成されたもの
である。
６に入出力する高周波信号のインピーダンス整合回路が
形成されたもの、または半導体素子１０６に入出力する
高周波信号の制御回路や信号処理回路が形成されたもの
である。
【０００４】また、１０７はＰｂ−Ｓｎ等からなる低融
点ロウ材であり、回路基板１０１は、低融点ロウ材１０
７により基体１０３の上側主面に、上面に半導体素子１
０６を搭載した基台１０４に近接配置されるようにロウ
付けされて実装される。１０８はＡｕ，Ａｌ等からなる
ボンディングワイヤまたはリボンであり、このボンディ
ングワイヤ，リボン１０８によって、回路基板１０１の
配線導体１０２と半導体素子１０６の電極とが電気的に
接続される。
点ロウ材であり、回路基板１０１は、低融点ロウ材１０
７により基体１０３の上側主面に、上面に半導体素子１
０６を搭載した基台１０４に近接配置されるようにロウ
付けされて実装される。１０８はＡｕ，Ａｌ等からなる
ボンディングワイヤまたはリボンであり、このボンディ
ングワイヤ，リボン１０８によって、回路基板１０１の
配線導体１０２と半導体素子１０６の電極とが電気的に
接続される。
【０００５】近年、半導体素子１０６の高速化に伴い、
回路基板１０１の配線導体１０２を伝搬する高周波信号
の高速化（高周波化）が求められている。この高速化を
阻害している１つの要因として、配線導体１０２と半導
体素子１０６とを電気的に接続するＡｕ，Ａｌ等からな
るボンディングワイヤ，リボン１０８の影響が大きいこ
とが明らかになってきている。即ち、より高い周波数に
おける電気特性を良好にするためには、Ａｕ，Ａｌ等か
らなるボンディングワイヤ，リボン１０８の長さをでき
る限り短くする必要がある。
回路基板１０１の配線導体１０２を伝搬する高周波信号
の高速化（高周波化）が求められている。この高速化を
阻害している１つの要因として、配線導体１０２と半導
体素子１０６とを電気的に接続するＡｕ，Ａｌ等からな
るボンディングワイヤ，リボン１０８の影響が大きいこ
とが明らかになってきている。即ち、より高い周波数に
おける電気特性を良好にするためには、Ａｕ，Ａｌ等か
らなるボンディングワイヤ，リボン１０８の長さをでき
る限り短くする必要がある。
【０００６】ボンディングワイヤ，リボン１０８の長さ
を短くする構成として、回路基板１０１の上面と半導体
素子１０６の上面とを、基台１０４の高さ（厚み）を調
整することによって略同じ高さにし、かつボンディング
ワイヤ，リボン１０８をできるだけ弛まさずに直線的に
接続する構成が試みられている。
を短くする構成として、回路基板１０１の上面と半導体
素子１０６の上面とを、基台１０４の高さ（厚み）を調
整することによって略同じ高さにし、かつボンディング
ワイヤ，リボン１０８をできるだけ弛まさずに直線的に
接続する構成が試みられている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、図２に示すように基体１０３の上側主
面に高融点ロウ材１０５によって基台１０４を固定して
いるが、基台１０４の下面の端から高融点ロウ材１０５
がはみ出す場合があった。その結果、はみ出した高融点
ロウ材１０５によって、回路基板１０１を基台１０４お
よび半導体素子１０６に近付けて実装できないという問
題があった。このため、回路基板１０１の配線導体１０
２と半導体素子１０６の電極とを電気的に接続するボン
ディングワイヤ，リボン１０８の長さをより短くできな
いという問題があった。
来例においては、図２に示すように基体１０３の上側主
面に高融点ロウ材１０５によって基台１０４を固定して
いるが、基台１０４の下面の端から高融点ロウ材１０５
がはみ出す場合があった。その結果、はみ出した高融点
ロウ材１０５によって、回路基板１０１を基台１０４お
よび半導体素子１０６に近付けて実装できないという問
題があった。このため、回路基板１０１の配線導体１０
２と半導体素子１０６の電極とを電気的に接続するボン
ディングワイヤ，リボン１０８の長さをより短くできな
いという問題があった。
【０００８】また、回路基板１０１を基台１０４に近づ
けて設置しようとすると、はみ出した高融点ロウ材１０
５の上に回路基板１０１の端がかかり、回路基板１０１
を実装したときに回路基板１０１が傾いたり、回路基板
１０１を基台１０４に近づけすぎると毛細管現象により
低融点ロウ材１０７が半導体素子１０６の側面をはい上
がり、半導体素子１０６をショートさせるという問題が
あった。この低融点ロウ材１０７の這い上がりによるシ
ョートという問題によっても、回路基板１０１の配線導
体１０２と半導体素子１０６の電極とを電気的に接続す
るボンディングワイヤ，リボン１０８の長さをより短く
できないという問題があった。
けて設置しようとすると、はみ出した高融点ロウ材１０
５の上に回路基板１０１の端がかかり、回路基板１０１
を実装したときに回路基板１０１が傾いたり、回路基板
１０１を基台１０４に近づけすぎると毛細管現象により
低融点ロウ材１０７が半導体素子１０６の側面をはい上
がり、半導体素子１０６をショートさせるという問題が
あった。この低融点ロウ材１０７の這い上がりによるシ
ョートという問題によっても、回路基板１０１の配線導
体１０２と半導体素子１０６の電極とを電気的に接続す
るボンディングワイヤ，リボン１０８の長さをより短く
できないという問題があった。
【０００９】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、基体の上側主面に回路基
板と半導体素子載置用の基台とを近づけて実装可能と
し、その結果、回路基板の配線導体と半導体素子の電極
とを電気的に接続するボンディングワイヤ，リボンの長
さをきわめて短くし、高周波信号の伝送損失の小さい電
気特性の良好な半導体素子基板およびそれを用いた半導
体装置を提供することにある。
れたものであり、その目的は、基体の上側主面に回路基
板と半導体素子載置用の基台とを近づけて実装可能と
し、その結果、回路基板の配線導体と半導体素子の電極
とを電気的に接続するボンディングワイヤ，リボンの長
さをきわめて短くし、高周波信号の伝送損失の小さい電
気特性の良好な半導体素子基板およびそれを用いた半導
体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体素子搭載
用基板は、基体の上側主面に、半導体素子載置用の基台
および上面に配線導体が形成された回路基板が近接配置
されるようにそれぞれロウ付けされている半導体素子搭
載用基板において、前記回路基板は、その下面と前記基
台側の端面との間に稜部を切り欠いて成る傾斜面が形成
されていることを特徴とする。
用基板は、基体の上側主面に、半導体素子載置用の基台
および上面に配線導体が形成された回路基板が近接配置
されるようにそれぞれロウ付けされている半導体素子搭
載用基板において、前記回路基板は、その下面と前記基
台側の端面との間に稜部を切り欠いて成る傾斜面が形成
されていることを特徴とする。
【００１１】本発明は、上記の構成により、半導体素子
が搭載される基台を固定したろう材のはみ出しを避け
て、回路基板を基台に近づけて実装することができるた
め、回路基板の配線導体と半導体素子の電極とを電気的
に接続するボンディングワイヤ，リボンの長さを短くで
き、高周波信号の伝送損失の小さい電気特性の良好な半
導体素子基板となる。
が搭載される基台を固定したろう材のはみ出しを避け
て、回路基板を基台に近づけて実装することができるた
め、回路基板の配線導体と半導体素子の電極とを電気的
に接続するボンディングワイヤ，リボンの長さを短くで
き、高周波信号の伝送損失の小さい電気特性の良好な半
導体素子基板となる。
【００１２】また、回路基板を実装したときに回路基板
が傾くこともなく、またはみだした回路基板接合用の低
融点ロウ材は、回路基板の傾斜面から下方の空間に溜ま
り傾斜面より上方に這い上がることがなくなる。その結
果、低融点ロウ材が回路基板と基台との隙間を毛細管現
象により這い上がるのを阻止して、半導体素子の電極同
士がショートするのを防ぐことができる。
が傾くこともなく、またはみだした回路基板接合用の低
融点ロウ材は、回路基板の傾斜面から下方の空間に溜ま
り傾斜面より上方に這い上がることがなくなる。その結
果、低融点ロウ材が回路基板と基台との隙間を毛細管現
象により這い上がるのを阻止して、半導体素子の電極同
士がショートするのを防ぐことができる。
【００１３】本発明において、好ましくは、前記傾斜面
の前記基体の上側主面に対する角度が３０〜７０°であ
り、かつ前記傾斜面の高さが前記回路基板の厚さの１／
５〜２／３であることを特徴とする。
の前記基体の上側主面に対する角度が３０〜７０°であ
り、かつ前記傾斜面の高さが前記回路基板の厚さの１／
５〜２／３であることを特徴とする。
【００１４】本発明は、上記の構成により、傾斜面から
下方の空間の高さを高くして、基台の下面からはみ出し
た基台接合用の高融点ロウ材のはみ出し部に傾斜面が接
触するのを防ぎ、その結果、回路基板が傾いてボンディ
ングワイヤ，リボンを接続しにくくなったり、ボンディ
ングワイヤ，リボンの長さが長くなったりするのを防止
できる。また、高融点ロウ材のはみ出し部に傾斜面の下
端が接触して回路基板を基台に近接して実装するのが困
難になるのを防ぐことができる。
下方の空間の高さを高くして、基台の下面からはみ出し
た基台接合用の高融点ロウ材のはみ出し部に傾斜面が接
触するのを防ぎ、その結果、回路基板が傾いてボンディ
ングワイヤ，リボンを接続しにくくなったり、ボンディ
ングワイヤ，リボンの長さが長くなったりするのを防止
できる。また、高融点ロウ材のはみ出し部に傾斜面の下
端が接触して回路基板を基台に近接して実装するのが困
難になるのを防ぐことができる。
【００１５】本発明の半導体装置は、本発明の半導体素
子搭載用基板と、前記基台の上面に載置固定されるとと
もに前記回路基板の前記配線導体に電気的に接続された
半導体素子とを具備したことを特徴とする。
子搭載用基板と、前記基台の上面に載置固定されるとと
もに前記回路基板の前記配線導体に電気的に接続された
半導体素子とを具備したことを特徴とする。
【００１６】本発明は、上記の構成により、上記本発明
の半導体素子基板の作用効果を有する電気特性の良好な
半導体装置となる。
の半導体素子基板の作用効果を有する電気特性の良好な
半導体装置となる。
【００１７】
【発明の実施の形態】本発明の半導体素子基板およびそ
れを用いた半導体装置について以下に説明する。図１
は、本発明の半導体素子基板を用いた半導体装置の断面
図である。図１において、１はアルミナ（Ａｌ2Ｏ3）セ
ラミックス等から成る絶縁基板の主面に配線導体２が形
成された回路基板、２は回路基板１の上下面に形成され
た３層構造の薄膜等からなる配線導体、２ａは密着金属
層、２ｂは拡散防止層、２ｃは主導体層である。
れを用いた半導体装置について以下に説明する。図１
は、本発明の半導体素子基板を用いた半導体装置の断面
図である。図１において、１はアルミナ（Ａｌ2Ｏ3）セ
ラミックス等から成る絶縁基板の主面に配線導体２が形
成された回路基板、２は回路基板１の上下面に形成され
た３層構造の薄膜等からなる配線導体、２ａは密着金属
層、２ｂは拡散防止層、２ｃは主導体層である。
【００１８】また、３は半導体装置の底板を成す基体、
４は熱伝導率の高いＣｕ−Ｗ合金，Ｆｅ−Ｎｉ合金，Ｆ
ｅ−Ｎｉ−Ｃｏ合金等の金属、酸化アルミニウム（Ａｌ
2Ｏ3）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結
体，炭化珪素（ＳｉＣ）質焼結体，窒化珪素（Ｓｉ
3Ｎ4）質焼結体，ガラスセラミックス焼結体等のセラミ
ックス材料またはプラスチック等の絶縁体、または絶縁
体の表面に導体層を被覆したもの等からなる基台、５は
Ａｇ−Ｃｕ合金等からなる高融点ロウ材であり、高融点
ロウ材５を加熱溶融させて基体３の上側主面に基台４が
ロウ付固定される。６はＩＣ，ＬＳＩ，半導体レーザ
（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子で
あり、基台４の上面に高融点ロウ材５よりも融点の低い
ロウ材等により載置固定されて搭載される。
４は熱伝導率の高いＣｕ−Ｗ合金，Ｆｅ−Ｎｉ合金，Ｆ
ｅ−Ｎｉ−Ｃｏ合金等の金属、酸化アルミニウム（Ａｌ
2Ｏ3）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結
体，炭化珪素（ＳｉＣ）質焼結体，窒化珪素（Ｓｉ
3Ｎ4）質焼結体，ガラスセラミックス焼結体等のセラミ
ックス材料またはプラスチック等の絶縁体、または絶縁
体の表面に導体層を被覆したもの等からなる基台、５は
Ａｇ−Ｃｕ合金等からなる高融点ロウ材であり、高融点
ロウ材５を加熱溶融させて基体３の上側主面に基台４が
ロウ付固定される。６はＩＣ，ＬＳＩ，半導体レーザ
（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子で
あり、基台４の上面に高融点ロウ材５よりも融点の低い
ロウ材等により載置固定されて搭載される。
【００１９】さらに、７はＰｂ−Ｓｎ合金等からなる低
融点ロウ材であり、回路基板１は、低融点ロウ材７によ
り基体３の上側主面に、上面に半導体素子６が搭載され
た基台４に近接配置されるように実装される。８はＡ
ｕ，Ａｌ等からなるボンディングワイヤまたはリボンで
あり、このボンディングワイヤ，リボン８によって、回
路基板１の配線導体２と半導体素子６の電極とが電気的
に接続される。
融点ロウ材であり、回路基板１は、低融点ロウ材７によ
り基体３の上側主面に、上面に半導体素子６が搭載され
た基台４に近接配置されるように実装される。８はＡ
ｕ，Ａｌ等からなるボンディングワイヤまたはリボンで
あり、このボンディングワイヤ，リボン８によって、回
路基板１の配線導体２と半導体素子６の電極とが電気的
に接続される。
【００２０】なお、回路基板１は、半導体素子６に入出
力する高周波信号のインピーダンス整合回路が形成され
たもの、または半導体素子６に入出力する高周波信号の
制御回路や信号処理回路が形成されたものである。
力する高周波信号のインピーダンス整合回路が形成され
たもの、または半導体素子６に入出力する高周波信号の
制御回路や信号処理回路が形成されたものである。
【００２１】本発明において、回路基板１はその下面と
基台４側の端面との間に稜部を切り欠いて成る傾斜面９
が形成されている。これにより、はみだした回路基板１
接合用の低融点ロウ材７は、傾斜面９から下方の空間に
溜まり傾斜面９より上方に這い上がることがなくなる。
その結果、低融点ロウ材７が回路基板１と基台４との隙
間を毛細管現象により這い上がるのを阻止して、半導体
素子６の電極同士がショートするのを防ぐことができ
る。また、傾斜面９から下方の空間に基台４接合用の高
融点ロウ材５のはみ出し部が収まるので、回路基板１が
傾くことなく回路基板１と基台４とを近接配置して実装
できる。その結果、ボンディングワイヤ，リボン８の長
さが、従来０．５ｍｍ程度であったのが０．２ｍｍ程度
と短縮され、高周波信号の損失が小さくなり高周波の電
気特性が良好になる。
基台４側の端面との間に稜部を切り欠いて成る傾斜面９
が形成されている。これにより、はみだした回路基板１
接合用の低融点ロウ材７は、傾斜面９から下方の空間に
溜まり傾斜面９より上方に這い上がることがなくなる。
その結果、低融点ロウ材７が回路基板１と基台４との隙
間を毛細管現象により這い上がるのを阻止して、半導体
素子６の電極同士がショートするのを防ぐことができ
る。また、傾斜面９から下方の空間に基台４接合用の高
融点ロウ材５のはみ出し部が収まるので、回路基板１が
傾くことなく回路基板１と基台４とを近接配置して実装
できる。その結果、ボンディングワイヤ，リボン８の長
さが、従来０．５ｍｍ程度であったのが０．２ｍｍ程度
と短縮され、高周波信号の損失が小さくなり高周波の電
気特性が良好になる。
【００２２】傾斜面９の形状は、斜めに切り欠いた平面
的なもの、複数の平面から成る凹型または凸型のもの、
凹型または凸型の円弧状に切り欠いた曲面的なもの、段
状に切り欠いたもの等の形状とし得る。
的なもの、複数の平面から成る凹型または凸型のもの、
凹型または凸型の円弧状に切り欠いた曲面的なもの、段
状に切り欠いたもの等の形状とし得る。
【００２３】このうち、加工のし易さ、加工後の強度の
点から、斜めに切り欠いた平面的な形状が好ましい。こ
の場合、傾斜面の角度、即ち基体３の上側主面に対する
角度（９０°が傾斜のない角度とする）は、３０〜７０
°が好ましい。３０°未満の場合、傾斜面９から下方の
空間の高さを高くできないため、基台４の下面からはみ
出した高融点ロウ材５のはみ出し部に傾斜面９が接触
し、回路基板１が傾き、ボンディングワイヤ，リボン８
を接続しにくくなったり、ボンディングワイヤ，リボン
８の長さが長くなったりする。また、傾斜面９から下方
の空間の高さを高くすると回路基板１と基体３との接合
面積が小さくなり、接合強度が小さくなる傾向にある。
７０°を超えると、高融点ロウ材５のはみ出し部に傾斜
面９の下端が接触し易くなり、回路基板１を基台４に近
接して実装するのが困難になる。また、回路基板１を基
台４に近接して実装できたとしても、回路基板１と基台
４との間の隙間および空間が小さくなるため、低融点ロ
ウ材７が回路基板１と基台４との隙間を毛細管現象によ
り這い上がり易くなる。
点から、斜めに切り欠いた平面的な形状が好ましい。こ
の場合、傾斜面の角度、即ち基体３の上側主面に対する
角度（９０°が傾斜のない角度とする）は、３０〜７０
°が好ましい。３０°未満の場合、傾斜面９から下方の
空間の高さを高くできないため、基台４の下面からはみ
出した高融点ロウ材５のはみ出し部に傾斜面９が接触
し、回路基板１が傾き、ボンディングワイヤ，リボン８
を接続しにくくなったり、ボンディングワイヤ，リボン
８の長さが長くなったりする。また、傾斜面９から下方
の空間の高さを高くすると回路基板１と基体３との接合
面積が小さくなり、接合強度が小さくなる傾向にある。
７０°を超えると、高融点ロウ材５のはみ出し部に傾斜
面９の下端が接触し易くなり、回路基板１を基台４に近
接して実装するのが困難になる。また、回路基板１を基
台４に近接して実装できたとしても、回路基板１と基台
４との間の隙間および空間が小さくなるため、低融点ロ
ウ材７が回路基板１と基台４との隙間を毛細管現象によ
り這い上がり易くなる。
【００２４】さらに、回路基板１の厚みに対する回路基
板１下面からの傾斜面９の高さは、回路基板１の厚さの
１／５〜２／３が好ましい。１／５未満の場合、はみ出
した高融点ロウ材５を避けるのに十分でなく、２／３を
超えると、傾斜面９より上部がチッピング（欠け）等を
起こしやすくなる。
板１下面からの傾斜面９の高さは、回路基板１の厚さの
１／５〜２／３が好ましい。１／５未満の場合、はみ出
した高融点ロウ材５を避けるのに十分でなく、２／３を
超えると、傾斜面９より上部がチッピング（欠け）等を
起こしやすくなる。
【００２５】また、傾斜面９の好ましい他の形状とし
て、複数の平面から成る凹型のもの、凹型の円弧状に切
り欠いた曲面的なものがよい。これらの形状は、凹んで
いることで傾斜面９から下方の空間を大きくとることが
でき、高融点ロウ材５のはみ出し部を避けることが容易
になり、また低融点ロウ材７を傾斜面９から下方の空間
に溜めて這い上がるのを容易に防ぐことができる。
て、複数の平面から成る凹型のもの、凹型の円弧状に切
り欠いた曲面的なものがよい。これらの形状は、凹んで
いることで傾斜面９から下方の空間を大きくとることが
でき、高融点ロウ材５のはみ出し部を避けることが容易
になり、また低融点ロウ材７を傾斜面９から下方の空間
に溜めて這い上がるのを容易に防ぐことができる。
【００２６】傾斜面９の形成方法としては、ガラス基板
等にワックス等で傾斜面９を形成する面と反対の面を接
着して回路基板１を固定し、回路基板１の下面側から角
度のついたダイシングブレードで回路基板１の下側端部
を切断する方法等を用いる。
等にワックス等で傾斜面９を形成する面と反対の面を接
着して回路基板１を固定し、回路基板１の下面側から角
度のついたダイシングブレードで回路基板１の下側端部
を切断する方法等を用いる。
【００２７】また本発明では、基台４の側面と回路基板
１の端面との間隔が１ｍｍ以下であることが好ましい。
１ｍｍを超えると、ボンディングワイヤ，リボン８の長
さが長くなり、高周波信号の伝送損失が増大し易くな
る。また、基台４と回路基板１とを完全に接触させた場
合、低融点ロウ材７が回路基板１と基台４との隙間に達
した場合に毛細管現象により這い上がることがあるの
で、０．０１ｍｍ以上がより好ましく、０．０５ｍｍ程
度の間隔が最も好ましい。
１の端面との間隔が１ｍｍ以下であることが好ましい。
１ｍｍを超えると、ボンディングワイヤ，リボン８の長
さが長くなり、高周波信号の伝送損失が増大し易くな
る。また、基台４と回路基板１とを完全に接触させた場
合、低融点ロウ材７が回路基板１と基台４との隙間に達
した場合に毛細管現象により這い上がることがあるの
で、０．０１ｍｍ以上がより好ましく、０．０５ｍｍ程
度の間隔が最も好ましい。
【００２８】本発明の回路基板１は、酸化アルミニウム
質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結
体，窒化珪素質焼結体，ガラスセラミックス焼結体のう
ち少なくとも１種より成り、特に熱伝導率が４０Ｗ／ｍ
・Ｋ以上の窒化アルミニウム質焼結体，炭化珪素質焼結
体，窒化珪素質焼結体から成るのが好ましい。
質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結
体，窒化珪素質焼結体，ガラスセラミックス焼結体のう
ち少なくとも１種より成り、特に熱伝導率が４０Ｗ／ｍ
・Ｋ以上の窒化アルミニウム質焼結体，炭化珪素質焼結
体，窒化珪素質焼結体から成るのが好ましい。
【００２９】回路基板１の上下面に形成された薄膜等か
らなる配線導体２は、密着金属層２ａ、拡散防止層２
ｂ、主導体層２ｃからなり、密着金属層２ａは、セラミ
ックス等から成る回路基板１との密着性の点で、Ｔｉ，
Ｃｒ，Ｔａ，Ｎｂ，Ｎｉ−Ｃｒ合金，Ｔａ2Ｎ等のうち
少なくとも１種より成るのがよい。密着金属層２ａの厚
さは０．０１〜０．２μｍ程度が良い。０．０１μｍ未
満では、強固に密着することが困難となり、０．２μｍ
を超えると、成膜時の内部応力によって剥離が生じ易く
なる。
らなる配線導体２は、密着金属層２ａ、拡散防止層２
ｂ、主導体層２ｃからなり、密着金属層２ａは、セラミ
ックス等から成る回路基板１との密着性の点で、Ｔｉ，
Ｃｒ，Ｔａ，Ｎｂ，Ｎｉ−Ｃｒ合金，Ｔａ2Ｎ等のうち
少なくとも１種より成るのがよい。密着金属層２ａの厚
さは０．０１〜０．２μｍ程度が良い。０．０１μｍ未
満では、強固に密着することが困難となり、０．２μｍ
を超えると、成膜時の内部応力によって剥離が生じ易く
なる。
【００３０】拡散防止層２ｂは、密着金属層２ａと主導
体層２ｃとの相互拡散を防ぐうえで、Ｐｔ，Ｐｄ，Ｒ
ｈ，Ｒｕ，Ｎｉ，Ｎｉ−Ｃｒ合金，Ｔｉ−Ｗ合金等のう
ち少なくとも１種より成るのがよい。拡散防止層２ｂの
厚さは０．０５〜１μｍ程度が良く、０．０５μｍ未満
では、ピンホール等の欠陥が発生して拡散防止層２ｂと
しての機能を果たしにくくなる。１μｍを超えると、成
膜時の内部応力により剥離が生じ易くなる。拡散防止層
２ｂとしてＮｉ−Ｃｒ合金を用いる場合、密着性も確保
できるため、密着金属層２ａを省くことも可能である。
体層２ｃとの相互拡散を防ぐうえで、Ｐｔ，Ｐｄ，Ｒ
ｈ，Ｒｕ，Ｎｉ，Ｎｉ−Ｃｒ合金，Ｔｉ−Ｗ合金等のう
ち少なくとも１種より成るのがよい。拡散防止層２ｂの
厚さは０．０５〜１μｍ程度が良く、０．０５μｍ未満
では、ピンホール等の欠陥が発生して拡散防止層２ｂと
しての機能を果たしにくくなる。１μｍを超えると、成
膜時の内部応力により剥離が生じ易くなる。拡散防止層
２ｂとしてＮｉ−Ｃｒ合金を用いる場合、密着性も確保
できるため、密着金属層２ａを省くことも可能である。
【００３１】さらに、電気抵抗の低いＡｕ，Ｃｕ，Ｎ
ｉ，Ａｇ等より成る主導体層２ｃの厚さは０．１〜５μ
ｍ程度が良い。０．１μｍ未満では、電気抵抗が大きく
なる傾向にあり、５μｍを超えると、成膜時の内部応力
により剥離を生じ易くなる。また、Ａｕは貴金属で高価
であることから、低コスト化の点で薄く形成することが
好ましい。Ｃｕは酸化し易いので、その上にＮｉおよび
Ａｕからなる保護膜を被覆するのがよい。
ｉ，Ａｇ等より成る主導体層２ｃの厚さは０．１〜５μ
ｍ程度が良い。０．１μｍ未満では、電気抵抗が大きく
なる傾向にあり、５μｍを超えると、成膜時の内部応力
により剥離を生じ易くなる。また、Ａｕは貴金属で高価
であることから、低コスト化の点で薄く形成することが
好ましい。Ｃｕは酸化し易いので、その上にＮｉおよび
Ａｕからなる保護膜を被覆するのがよい。
【００３２】回路基板１の上下面に形成される配線導体
２は、両面とも同じ膜構成により形成されてもよいし、
異なる膜構成にしても構わない。さらに、配線導体２の
厚みは同じにするよりも、異なるようにした方が好まし
い。低融点ロウ材７によって基体３に実装される側の面
（下面）の主導体層２ｃの厚みは、上面よりも薄くした
方がよい。これは、低融点ロウ材７の中に主導体層２ｃ
の金属が多量に拡散すると、脆い合金層ができやすくな
り、接続強度が低下するためである。
２は、両面とも同じ膜構成により形成されてもよいし、
異なる膜構成にしても構わない。さらに、配線導体２の
厚みは同じにするよりも、異なるようにした方が好まし
い。低融点ロウ材７によって基体３に実装される側の面
（下面）の主導体層２ｃの厚みは、上面よりも薄くした
方がよい。これは、低融点ロウ材７の中に主導体層２ｃ
の金属が多量に拡散すると、脆い合金層ができやすくな
り、接続強度が低下するためである。
【００３３】本発明の半導体装置のベースとなる基体３
は、酸化アルミニウム質焼結体，窒化アルミニウム質焼
結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセ
ラミックス焼結体等のセラミックス材料、あるいはＣｕ
−Ｗ合金，Ｆｅ−Ｎｉ合金，Ｆｅ−Ｎｉ−Ｃｏ合金等の
金属から成る。
は、酸化アルミニウム質焼結体，窒化アルミニウム質焼
結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセ
ラミックス焼結体等のセラミックス材料、あるいはＣｕ
−Ｗ合金，Ｆｅ−Ｎｉ合金，Ｆｅ−Ｎｉ−Ｃｏ合金等の
金属から成る。
【００３４】高融点ロウ材５は、Ａｇ−Ｃｕ合金ロウ
材，Ａｕ−Ｇｅ合金ロウ材（融点約３５６℃），Ａｕ−
Ｓｉ合金ロウ材（融点約３７０℃）等が好ましい。低融
点ロウ材７としては、Ｐｂ−Ｓｎ合金ロウ材（融点約１
８３℃），Ａｕ−Ｓｎ合金ロウ材，Ｉｎ−Ｓｎ合金ロウ
材（融点約１２０℃），Ｉｎ−Ｐｂ合金ロウ材（融点約
１７２℃），Ｉｎロウ材（融点約１５７℃）等が好まし
い。また、基台４の上面に半導体素子６を固定するため
のロウ材としては、Ａｕ−Ｇｅ合金ロウ材（融点約３５
６℃），Ａｕ−Ｓｉ合金ロウ材（融点約３７０℃），Ａ
ｕ−Ｓｎ合金ロウ材，Ｐｂ−Ｓｎ合金ロウ材（融点約１
８３℃），Ｉｎ−Ｐｂ合金ロウ材（融点約１７２℃），
Ｉｎロウ材（融点約１５７℃）等が好ましい。
材，Ａｕ−Ｇｅ合金ロウ材（融点約３５６℃），Ａｕ−
Ｓｉ合金ロウ材（融点約３７０℃）等が好ましい。低融
点ロウ材７としては、Ｐｂ−Ｓｎ合金ロウ材（融点約１
８３℃），Ａｕ−Ｓｎ合金ロウ材，Ｉｎ−Ｓｎ合金ロウ
材（融点約１２０℃），Ｉｎ−Ｐｂ合金ロウ材（融点約
１７２℃），Ｉｎロウ材（融点約１５７℃）等が好まし
い。また、基台４の上面に半導体素子６を固定するため
のロウ材としては、Ａｕ−Ｇｅ合金ロウ材（融点約３５
６℃），Ａｕ−Ｓｉ合金ロウ材（融点約３７０℃），Ａ
ｕ−Ｓｎ合金ロウ材，Ｐｂ−Ｓｎ合金ロウ材（融点約１
８３℃），Ｉｎ−Ｐｂ合金ロウ材（融点約１７２℃），
Ｉｎロウ材（融点約１５７℃）等が好ましい。
【００３５】
【実施例】本発明の実施例を以下に説明する。
【００３６】（実施例）本実施例の半導体素子基板と比
較例の半導体素子基板を以下のようにしてそれぞれ作製
した。
較例の半導体素子基板を以下のようにしてそれぞれ作製
した。
【００３７】本実施例の回路基板１として、寸法が縦１
０ｍｍ×横４ｍｍ×厚さ０．３８１ｍｍで酸化アルミニ
ウム質焼結体からなり、その上下面に、厚さが０．１μ
ｍのＴａ2Ｎよりなる密着金属層２ａ、厚さが０．２μ
ｍのＮｉ−Ｃｒ合金よりなる拡散防止層２ｂ、厚さが４
μｍのＡｕよりなる主導体層２ｃを順次積層させた配線
導体２を形成したものを用意した。そして、この回路基
板１に、その下面と基台４側の端面との間の稜部を切り
欠いて、基体３の上側主面に対する傾斜角度が４５°で
約０．１５ｍｍの高さの傾斜面９を形成した。
０ｍｍ×横４ｍｍ×厚さ０．３８１ｍｍで酸化アルミニ
ウム質焼結体からなり、その上下面に、厚さが０．１μ
ｍのＴａ2Ｎよりなる密着金属層２ａ、厚さが０．２μ
ｍのＮｉ−Ｃｒ合金よりなる拡散防止層２ｂ、厚さが４
μｍのＡｕよりなる主導体層２ｃを順次積層させた配線
導体２を形成したものを用意した。そして、この回路基
板１に、その下面と基台４側の端面との間の稜部を切り
欠いて、基体３の上側主面に対する傾斜角度が４５°で
約０．１５ｍｍの高さの傾斜面９を形成した。
【００３８】そして、酸化アルミニウム質焼結体から成
る基体３の上側主面に、Ｆｅ−Ｎｉ−Ｃｏ合金から成る
略直方体の基台４をＡｇ−Ｃｕ合金ロウ材から成る高融
点ロウ材５でロウ付接合し、また基台４の一側面に一端
面が平行になるようにして近接させて、略長方形の回路
基板１をＰｂ−Ｓｎ合金ロウ材から成る低融点ロウ材７
でロウ付接合し、半導体素子基板を作製した。
る基体３の上側主面に、Ｆｅ−Ｎｉ−Ｃｏ合金から成る
略直方体の基台４をＡｇ−Ｃｕ合金ロウ材から成る高融
点ロウ材５でロウ付接合し、また基台４の一側面に一端
面が平行になるようにして近接させて、略長方形の回路
基板１をＰｂ−Ｓｎ合金ロウ材から成る低融点ロウ材７
でロウ付接合し、半導体素子基板を作製した。
【００３９】比較例の回路基板として、［１］と同じサ
イズで傾斜面９が形成されていないものを用意した。そ
して、上記実施例と同様にして半導体素子基板を作製し
た。
イズで傾斜面９が形成されていないものを用意した。そ
して、上記実施例と同様にして半導体素子基板を作製し
た。
【００４０】この場合、本実施例品と比較例品におい
て、回路基板１が高融点ロウ材５のはみ出し部によって
傾くことがなく、かつ低融点ロウ材７が半導体素子６の
側面に這い上がらないようにして、できるだけ回路基板
１と基台４を近接させて、それぞれ作製を行なった。
て、回路基板１が高融点ロウ材５のはみ出し部によって
傾くことがなく、かつ低融点ロウ材７が半導体素子６の
側面に這い上がらないようにして、できるだけ回路基板
１と基台４を近接させて、それぞれ作製を行なった。
【００４１】本実施例の半導体素子基板と比較例の半導
体素子基板について、回路基板の端面と基台の側面との
間隔を測定して差を比較したところ、本実施例の場合、
回路基板１と基台４との間隔は約１０μｍであり、比較
例の場合、回路基板と基台４との間隔は約１２０μｍで
あった。
体素子基板について、回路基板の端面と基台の側面との
間隔を測定して差を比較したところ、本実施例の場合、
回路基板１と基台４との間隔は約１０μｍであり、比較
例の場合、回路基板と基台４との間隔は約１２０μｍで
あった。
【００４２】この結果より、基台４上面の半導体素子６
と回路基板１の配線導体２とをボンディングワイヤ，リ
ボン８を介して電気的に接続するに際して、本実施例品
は比較例品に比べてボンディングワイヤ，リボン８の長
さが１／１０程度になり、きわめて短くなることが判っ
た。従って、本実施例品は高周波信号の伝送損失が大幅
に小さくなり、良好な電気特性を得ることができた。
と回路基板１の配線導体２とをボンディングワイヤ，リ
ボン８を介して電気的に接続するに際して、本実施例品
は比較例品に比べてボンディングワイヤ，リボン８の長
さが１／１０程度になり、きわめて短くなることが判っ
た。従って、本実施例品は高周波信号の伝送損失が大幅
に小さくなり、良好な電気特性を得ることができた。
【００４３】なお、本発明は上記実施の形態および実施
例に限定されるものではなく、本発明の要旨を逸脱しな
い範囲内において種々の変更を施しても何等差し支えな
い。
例に限定されるものではなく、本発明の要旨を逸脱しな
い範囲内において種々の変更を施しても何等差し支えな
い。
【００４４】
【発明の効果】本発明は、基体の上側主面に、半導体素
子載置用の基台および上面に配線導体が形成された回路
基板が近接配置されるようにそれぞれロウ付けされてい
る半導体素子搭載用基板において、回路基板は、その下
面と基台側の端面との間に稜部を切り欠いて成る傾斜面
が形成されていることにより、半導体素子が搭載される
基台を固定したろう材のはみ出しを避けて、回路基板を
基台に近づけて実装することができるため、回路基板の
配線導体と半導体素子の電極とを電気的に接続するボン
ディングワイヤ，リボンの長さを短くでき、高周波信号
の伝送損失の小さい電気特性の良好な半導体素子基板と
なる。
子載置用の基台および上面に配線導体が形成された回路
基板が近接配置されるようにそれぞれロウ付けされてい
る半導体素子搭載用基板において、回路基板は、その下
面と基台側の端面との間に稜部を切り欠いて成る傾斜面
が形成されていることにより、半導体素子が搭載される
基台を固定したろう材のはみ出しを避けて、回路基板を
基台に近づけて実装することができるため、回路基板の
配線導体と半導体素子の電極とを電気的に接続するボン
ディングワイヤ，リボンの長さを短くでき、高周波信号
の伝送損失の小さい電気特性の良好な半導体素子基板と
なる。
【００４５】また、回路基板を実装したときに回路基板
が傾くこともなく、またはみだした回路基板接合用の低
融点ロウ材は、回路基板の傾斜面から下方の空間に溜ま
り傾斜面より上方に這い上がることがなくなる。その結
果、低融点ロウ材が回路基板と基台との隙間を毛細管現
象により這い上がるのを阻止して、半導体素子の電極同
士がショートするのを防ぐことができる。
が傾くこともなく、またはみだした回路基板接合用の低
融点ロウ材は、回路基板の傾斜面から下方の空間に溜ま
り傾斜面より上方に這い上がることがなくなる。その結
果、低融点ロウ材が回路基板と基台との隙間を毛細管現
象により這い上がるのを阻止して、半導体素子の電極同
士がショートするのを防ぐことができる。
【００４６】本発明は、好ましくは傾斜面の基体の上側
主面に対する角度が３０〜７０°であり、かつ傾斜面の
高さが回路基板の厚さの１／５〜２／３であることによ
り、傾斜面から下方の空間の高さを高くして、基台の下
面からはみ出した基台接合用の高融点ロウ材のはみ出し
部に傾斜面が接触するのを防ぎ、その結果、回路基板が
傾いてボンディングワイヤ，リボンを接続しにくくなっ
たり、ボンディングワイヤ，リボンの長さが長くなった
りするのを防止できる。また、高融点ロウ材のはみ出し
部に傾斜面の下端が接触して回路基板を基台に近接して
実装するのが困難になるのを防ぐことができる。
主面に対する角度が３０〜７０°であり、かつ傾斜面の
高さが回路基板の厚さの１／５〜２／３であることによ
り、傾斜面から下方の空間の高さを高くして、基台の下
面からはみ出した基台接合用の高融点ロウ材のはみ出し
部に傾斜面が接触するのを防ぎ、その結果、回路基板が
傾いてボンディングワイヤ，リボンを接続しにくくなっ
たり、ボンディングワイヤ，リボンの長さが長くなった
りするのを防止できる。また、高融点ロウ材のはみ出し
部に傾斜面の下端が接触して回路基板を基台に近接して
実装するのが困難になるのを防ぐことができる。
【００４７】本発明の半導体装置は、本発明の半導体素
子搭載用基板と、基台の上面に載置固定されるとともに
回路基板の配線導体に電気的に接続された半導体素子と
を具備したことにより、上記本発明の半導体素子基板の
作用効果を有する電気特性の良好な半導体装置となる。
子搭載用基板と、基台の上面に載置固定されるとともに
回路基板の配線導体に電気的に接続された半導体素子と
を具備したことにより、上記本発明の半導体素子基板の
作用効果を有する電気特性の良好な半導体装置となる。
【図１】本発明の半導体素子基板について実施の形態の
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子基板の断面図である。
１：回路基板
２：配線導体層
３：基体
４：基台
５：高融点ロウ材
６：半導体素子
７：低融点ロウ材
８：ボンディングワイヤまたはリボン
９：傾斜面
Claims (3)
- 【請求項１】 基体の上側主面に、半導体素子載置用の
基台および上面に配線導体が形成された回路基板が近接
配置されるようにそれぞれロウ付けされている半導体素
子搭載用基板において、前記回路基板は、その下面と前
記基台側の端面との間に稜部を切り欠いて成る傾斜面が
形成されていることを特徴とする半導体素子搭載用基
板。 - 【請求項２】 前記傾斜面の前記基体の上側主面に対す
る角度が３０〜７０°であり、かつ前記傾斜面の高さが
前記回路基板の厚さの１／５〜２／３であることを特徴
とする請求項１記載の半導体素子搭載用基板。 - 【請求項３】 請求項１または請求項２記載の半導体素
子搭載用基板と、前記基台の上面に載置固定されるとと
もに前記回路基板の前記配線導体に電気的に接続された
半導体素子とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255551A JP2003068929A (ja) | 2001-08-27 | 2001-08-27 | 半導体素子搭載用基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255551A JP2003068929A (ja) | 2001-08-27 | 2001-08-27 | 半導体素子搭載用基板および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068929A true JP2003068929A (ja) | 2003-03-07 |
Family
ID=19083502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255551A Pending JP2003068929A (ja) | 2001-08-27 | 2001-08-27 | 半導体素子搭載用基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165720A (ja) * | 2010-02-04 | 2011-08-25 | Opnext Japan Inc | 電子機器 |
| JP2019029394A (ja) * | 2017-07-26 | 2019-02-21 | 住友電気工業株式会社 | キャリア実装構造 |
-
2001
- 2001-08-27 JP JP2001255551A patent/JP2003068929A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165720A (ja) * | 2010-02-04 | 2011-08-25 | Opnext Japan Inc | 電子機器 |
| JP2019029394A (ja) * | 2017-07-26 | 2019-02-21 | 住友電気工業株式会社 | キャリア実装構造 |
| JP2022062119A (ja) * | 2017-07-26 | 2022-04-19 | 住友電気工業株式会社 | キャリア実装構造 |
| JP7338713B2 (ja) | 2017-07-26 | 2023-09-05 | 住友電気工業株式会社 | キャリア実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101045507B1 (ko) | 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치 | |
| KR20050006216A (ko) | 서브마운트 및 반도체 장치 | |
| JP2010062512A (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP6431441B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP2002124524A (ja) | 配線基板 | |
| JP2003068929A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JP5361609B2 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
| JP2003249598A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002289956A (ja) | 半導体レーザ装置 | |
| JP2010212654A (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP3838940B2 (ja) | 配線基板 | |
| JP3987765B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
| JP2002151629A (ja) | 配線基板 | |
| JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002314186A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP3810335B2 (ja) | 配線基板 | |
| JP3895100B2 (ja) | 半導体素子用のパッケージ | |
| JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2003318303A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004282027A (ja) | サブマウント | |
| JP3898571B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3441170B2 (ja) | 配線基板 | |
| JP4726457B2 (ja) | サブマウント |