JP2006344896A - Ｌｓｉパッケージ及び回路基板 - Google Patents

Ｌｓｉパッケージ及び回路基板 Download PDF

Info

Publication number
JP2006344896A
JP2006344896A JP2005171210A JP2005171210A JP2006344896A JP 2006344896 A JP2006344896 A JP 2006344896A JP 2005171210 A JP2005171210 A JP 2005171210A JP 2005171210 A JP2005171210 A JP 2005171210A JP 2006344896 A JP2006344896 A JP 2006344896A
Authority
JP
Japan
Prior art keywords
surface electrode
circuit board
lsi package
pads
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005171210A
Other languages
English (en)
Other versions
JP4632870B2 (ja
Inventor
Hiroshi Kamiya
浩 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC System Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC System Technologies Ltd filed Critical NEC System Technologies Ltd
Priority to JP2005171210A priority Critical patent/JP4632870B2/ja
Priority to TW095118572A priority patent/TWI325170B/zh
Priority to US11/444,447 priority patent/US7554187B2/en
Publication of JP2006344896A publication Critical patent/JP2006344896A/ja
Application granted granted Critical
Publication of JP4632870B2 publication Critical patent/JP4632870B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】
回路基板にフリップチップ接続されているＬＳＩパッケージの消費電力を低減する。
【解決手段】ＬＳＩパッケージ２１は、信号を入出力するためのパッド２２，…，２２が所定の位置に設けられ、信号を入出力するためのパッド２３，…，２３が同パッド２２，…，２２に対応する位置に設けられているプリント基板２４に対して、バンプ２５，…，２５を介してフリップチップ接続されている。バンプ２５，…，２５は、パッド２２，…，２２とパッド２３，…，２３の間に挟装されることによりキャパシタを構成するための誘電体材料で形成されている。このＬＳＩパッケージ２１では、パッド２２，…，２２とバンプ２５，…，２５とパッド２３，…，２３とで構成されるキャパシタを介して信号が入出力される。
【選択図】 図１

Description

この発明は、ＬＳＩ（大規模集積回路）パッケージ及び回路基板に係り、たとえば、携帯電話機などのように、バッテリを電源として動作し、消費電力の低減を要求されている携帯用電子機器に用いて好適なＬＳＩパッケージ及び回路基板に関する。
信号を入出力するための表面電極が設けられている回路基板（又は半導体チップ）上にＬＳＩパッケージを実装する場合、従来からワイヤ・ボンディングによる接続が行われている。この場合、ワイヤ・ボンディングの配線長が長いため、インダクタンスなどが大きくなってＲＬＣ特性が劣化し、高速で信号を入出力することが困難になるという問題点がある。このため、近年では、ＬＳＩパッケージと回路基板（又は半導体チップ）とをバンプ（ｂｕｍｐ、突起電極）を介してフリップチップ接続するチップ・オン・ボード（又はチップ・オン・チップ）方式による接続が行われるようになってきている。
この種のチップ・オン・ボード方式による接続が行われるＬＳＩパッケージは、従来では、たとえば図７に示すものがあった。
同図に示すように、ＬＳＩパッケージ１は、信号を入出力するための複数のパッド（表面電極）２，…，２が所定の位置に設けられ、信号を入出力するための複数のパッド（表面電極）３，…，３が同パッド２，…，２に対応する位置に設けられているプリント基板４に対してフリップチップ接続するための半田バンプ５，…，５を有している。この場合、パッド２，…，２及びパッド３，…，３は、たとえば、直径が１ｍｍの円柱状に形成され、同パッド２，…，２とパッド３，…，３との距離（すなわち、半田バンプ５の高さ）は、１０μｍに設定されている。また、半田バンプ５，…，５は、ほぼ球状となっている。
図８は、図７中のＬＳＩパッケージ１がフリップチップ接続されているプリント基板４の要部の電気的構成を示す回路図である。
このプリント基板４では、同図８に示すように、パッド３に伝送路（パターン）１１を介して容量性部品１２の一方の端子及び抵抗部品１３の一方の端子が接続され、同容量性部品１２の他方の端子及び抵抗部品１３の他方の端子がグラウンド（ＧＮＤ）に接続されている。伝送路１１は、たとえば、特性インピーダンスが１００Ω、伝搬遅延時間は７．５ｎｓ／ｍ、及び線長が５０ｃｍとなっている。また、容量性部品１２の容量は２０ｐＦ、抵抗部品１３の抵抗値が１００Ωとなっている。
図９は、図８中のＬＳＩパッケージ１の出力側のインタフェースとして用いられる図示しない出力バッファの消費電流の測定値の例を示す図であり、縦軸に電流値、及び横軸に時間がとられている。
同図９に示すように、電流値は、最小値が−１２ｍＡ、及び最大値が１９．５ｍＡであり、これらの差分は３１．５ｍＡとなっている。
上記のＬＳＩパッケージの他、従来、この種の技術としては、たとえば、次のような文献に記載されるものがあった。
特許文献１に記載されたバイパスコンデンサは、グリッドアレイタイプの電子部品とプリント基板との間に配されて電源電極と接地電極とに接続される誘電体材料で構成されている。このため、電子部品との間のインダクタンスがなくなり、同電子部品への給電が効率的に行われる。また、電子部品とプリント基板とは、基板装着用電極を介して接続されている。
特開平０９−１０２４３２号公報（要約書、図１）
しかしながら、上記従来のＬＳＩパッケージでは、次のような問題点があった。
すなわち、図７のＬＳＩパッケージでは、消費電流の最小値と最大値との差分が３１．５ｍＡであり、比較的大きい。このため、消費電力の低減が困難であり、このＬＳＩパッケージを携帯電話機などのような携帯用電子機器に用いた場合、バッテリの寿命が短いという問題点がある。また、消費電力が大きいため、発熱に対する対策も煩雑になるという問題点がある。
特許文献１に記載されたバイパスコンデンサでは、電子部品とプリント基板とが基板装着用電極を介して接続され、同基板装着用電極の導電性が確保されている。また、誘電体材料は、電源電極と接地電極とに接続されている。このため、この発明とは主旨や構成が異なり、上記の問題点は、改善されない。
この発明は、上述の事情に鑑みてなされたもので、消費電力が低減され、携帯電話機などのような携帯用電子機器に用いても、バッテリの寿命が長くなり、発熱に対する対策も容易になるＬＳＩパッケージ及び回路基板を提供することを目的としている。
上記課題を解決するために、請求項１記載の発明は、信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられている回路基板又は電子部品に対して接続するためのバンプが前記第１の表面電極上に形成されているＬＳＩパッケージに係り、前記バンプは、前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴としている。
請求項２記載の発明は、請求項１記載のＬＳＩパッケージに係り、前記第１の表面電極と各バンプと第２の表面電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴としている。
請求項３記載の発明は、請求項１又は２記載のＬＳＩパッケージに係り、前記回路基板又は電子部品に対する当該ＬＳＩパッケージの接続は、フリップチップ接続であることを特徴としている。
請求項４記載の発明は、請求項１、２又は３記載のＬＳＩパッケージに係り、前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して支えるための支持用部材が設けられていることを特徴としている。
請求項５記載の発明は、請求項１、２又は３記載のＬＳＩパッケージに係り、前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して該回路基板又は電子部品に対する高さを調整するための高さ調整用部材が設けられていることを特徴としている。
請求項６記載の発明は、回路基板に係り、請求項１乃至５のいずれか一に記載のＬＳＩパッケージが実装されていることを特徴としている。
請求項７記載の発明は、信号を入出力するための表面電極が所定の位置に設けられている回路基板に係り、当該基板の内層部に、当該基板を構成する誘電体を前記表面電極との間に挟装することによりキャパシタを構成するための内部電極が設けられていることを特徴としている。
請求項８記載の発明は、請求項７記載の回路基板に係り、前記表面電極と誘電体と内部電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴としている。
請求項９記載の発明は、信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられているＬＳＩパッケージに対してフリップチップ接続するためのバンプが前記第１の表面電極上に形成されている回路基板に係り、前記バンプは、前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴としている。
この発明の構成によれば、第１の表面電極と第２の表面電極の間に誘電体材料でバンプが形成され、キャパシタが構成されているので、ＬＳＩパッケージと電子部品との間で入出力される信号に対応する電流が直接流れないため、消費電力を低減できる。このため、このＬＳＩパッケージを携帯電話機などのような携帯用電子機器に用いた場合、バッテリの寿命を長くできる。また、発熱も少ないため、放熱対策も容易にできる。また、ＬＳＩパッケージに、電子部品を接続して支えるための支持用部材が設けられているので、同電子部品の接続状態の信頼性を向上できる。また、ＬＳＩパッケージに、電子部品を接続して同電子部品に対する高さを調整するための高さ調整用部材が設けられているので、第１の表面電極、バンプ又は第２の表面電極の高さを調整する必要がある場合でも、容易に対応できる。
また、回路基板の内層部に、当該基板を構成する誘電体を表面電極との間に挟装することによりキャパシタを構成するための内部電極が設けられているので、同表面電極と同内部電極との間で入出力される信号に対応する電流が直接流れないため、消費電力を低減できる。また、通常では、回路基板にＬＳＩパッケージを接続する前には、誘電体材料のバンプは同ＬＳＩパッケージ側に形成されているが、同バンプを同ＬＳＩパッケージ側には形成せず、回路基板側に形成しても、上記とほぼ同様の効果が得られる。
プリント基板に対してフリップチップ接続するためのバンプを有し、同バンプが誘電体材料で形成されているＬＳＩパッケージ、及び内層部に内部電極が設けられている回路基板を提供する。
図１は、この発明の第１の実施例であるＬＳＩパッケージが実装されている回路基板の要部の構成を示す図である。
この例のＬＳＩパッケージ２１は、同図に示すように、信号を入出力するための複数のパッド（上部電極）２２，…，２２が所定の位置に設けられ、信号を入出力するための複数のパッド（下部電極）２３，…，２３が同パッド２２，…，２２に対応する位置に設けられているプリント基板２４に対してフリップチップ接続するためのバンプ２５，…，２５を有している。この場合、パッド２２，…，２２及びパッド２３，…，２３は、たとえば、直径が１ｍｍの円柱状に形成され、同パッド２２，…，２２とパッド２３，…，２３との距離（すなわち、バンプ２５，…，２５の高さ）は、１０μｍに設定されている。また、バンプ２５，…，２５は、ほぼ円柱状となっている。バンプ２５，…，２５は、パッド２２，…，２２とパッド２３，…，２３の間に挟装されることによりキャパシタを構成するための誘電体材料で形成されている。誘電体材料としては、たとえば、ポリイミドで不純物を増加したものや、薄膜セラミックが用いられ、比誘電率は、たとえば２０となっている。ＬＳＩパッケージ２１をプリント基板２４に接続する場合、たとえば、所定の温度条件のもとでリフローにより行われる。
このＬＳＩパッケージ２１では、パッド２２，…，２２とバンプ２５，…，２５とパッド２３，…，２３とで構成されるキャパシタを介して信号が入出力される。また、ＬＳＩパッケージ２１に対する電源は、図示しない給電ラインから供給されるようになっている。
図２は、図１中のＬＳＩパッケージ２１がフリップチップ接続されているプリント基板２４の要部の電気的構成を示す回路図である。
このプリント基板２４では、同図２に示すように、パッド２３に伝送路（パターン）３１を介して容量性部品３２の一方の端子及び抵抗部品３３の一方の端子が接続され、同容量性部品３２の他方の端子及び抵抗部品３３の他方の端子がグラウンド（ＧＮＤ）に接続されている。伝送路３１は、たとえば、特性インピーダンスが１００Ω、伝搬遅延時間は７．５ｎｓ／ｍ、及び線長が５０ｃｍとなっている。また、容量性部品３２の容量は２０ｐＦ、抵抗部品３３の抵抗値が１００Ωとなっている。
図３は、図２中のＬＳＩパッケージ２１の出力側のインタフェースとして用いられる図示しない出力バッファの消費電流の測定値の例を示す図であり、縦軸に電流値、及び横軸に時間がとられている。
同図３に示すように、電流値は、最小値が−４０μＡ、及び最大値が２２０μＡであり、これらの電流差分は、０．２６ｍＡとなっている。この電流差分を従来のＬＳＩパッケージ１の電流差分（３１．５ｍＡ）と比較すると、１２１分の１の電流量となり、低電力化が実現する。すなわち、従来では、図７中のＬＳＩパッケージ１とプリント基板４との間で入出力される信号に対応する電流が半田バンプ５を介して直接流れるようになっていたが、この実施例では、ＬＳＩパッケージ２１とプリント基板２４との間で入出力される信号に対応する電流がバンプ２５を介して直接流れないため、消費電力が低減される。
以上のように、この第１の実施例では、パッド２２，…，２２とパッド２３，…，２３との間に誘電体材料でバンプ２５，…，２５が形成され、キャパシタが構成されているので、ＬＳＩパッケージ２１とプリント基板２４との間で電流が直接流れないため、消費電力が低減できる。このため、このＬＳＩパッケージ２１を携帯電話機などのような携帯用電子機器に用いた場合、バッテリの寿命が長くなる。また、発熱も少ないため、放熱対策も容易になる。
図４は、この発明の第２の実施例であるＬＳＩパッケージの要部の構成を示す図であり、第１の実施例を示す図１中の要素と共通の要素には共通の符号が付されている。また、同図（ａ）は平面図、及び同図（ｂ）が同図（ａ）のＡ−Ａ線断面図である。
この例のＬＳＩパッケージ２１Ａでは、同図４（ａ），（ｂ）に示すように、パッド２２，…，２２が設けられている領域以外の領域に、プリント基板２４を接続して支えるための補強ピン２６，…，２６が設けられている。補強ピン２６，…，２６の材質は、プリント基板２４を確実に支えるものであれば、任意のもので良い。このＬＳＩパッケージ２１Ａでは、補強ピン２６，…，２６によりプリント基板２４が確実に支えられるので、同プリント基板２４の接続状態の信頼性が向上する。
図５は、この発明の第３の実施例であるＬＳＩパッケージの要部の構成を示す図である。
この例のＬＳＩパッケージ２１Ｂでは、同図５に示すように、パッド２２，…，２２が設けられている領域以外の領域に、プリント基板２４を接続して同プリント基板２４に対する高さを調整するための高さ調整用部材２７が設けられている。このＬＳＩパッケージ２１Ｂでは、高さ調整用部材２７によりプリント基板２４に対する高さが調整されるので、パッド２２，…，２２、バンプ２５，…，２５又はパッド２３，…，２３の高さを調整する必要がある場合でも、容易に対応できる。
図６は、この発明の第４の実施例である回路基板の要部の構成を示す図である。
この例の回路基板は、同図６に示すように、プリント基板２４Ａであり、信号を入出力するための複数のパッド（表面電極）２３，…，２３が所定の位置に設けられ、内層部に、当該基板２４Ａを構成する誘電体２９，…，２９をパッド２３，…，２３との間に挟装することによりキャパシタを構成するための複数のパッド（内部電極）３０，…，３０が設けられている。パッド３０，…，３０には、図示しないパターンが接続されている。また、パッド２３，…，２３には、半田バンプ２８，…，２８及びパッド２２，…，２２を介してＬＳＩパッケージ２１が接続されている。
このプリント基板２４Ａでは、パッド２３，…，２３と誘電体２９，…，２９とパッド３０，…，３０とで構成されるキャパシタを介して、ＬＳＩパッケージ２１との間で信号が入出力される。これにより、ＬＳＩパッケージ２１とプリント基板２４Ａとの間で入出力される信号に対応する電流が直接流れないため、消費電力が低減される。
以上、この発明の実施例を図面により詳述してきたが、具体的な構成は同実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、パッド２２の形状は、円柱状に限らず、プリント基板２３上のパターンに応じて多角柱状としても良い。また、上記第１乃至第３の実施例では、ＬＳＩパッケージ２１，２１Ａ，２１Ｂがプリント基板２４にチップ・オン・ボード方式により接続されているが、同プリント基板２４に代えて、半導体チップを設け、チップ・オン・チップ方式により接続しても、上記実施例とほぼ同様の作用、効果が得られる。また、誘電体材料で形成されているバンプ２５は、たとえば多数の半導体チップを３次元的に接続してＳＩＰ（システム・イン・パッケージ）を構成する場合に用いても良い。
また、バンプ２５を形成する誘電体材料としては、たとえば、酸化タンタル（Ｔａ2Ｏ5）、チタン酸バリウム（ＢａＴｉＯ3）、ＰＺＴ（ＰｂＺｒＯ3−ＰｂＴｉＯ3）、酸フッ化シリコン（ＳｉＯxＦy）などを用いても良い。また、上記第１乃至第３の実施例では、バンプ２５は全て誘電体材料で形成されているが、必要に応じて半田バンプを混在させるようにしても良い。この場合、プリント基板２４に対するＬＳＩパッケージ２１の接続は、リフローの他、たとえば超音波方式なども用いられる。また、上記第１乃至第３の実施例では、プリント基板２４にＬＳＩパッケージ２１を接続する前には、バンプ２５は同ＬＳＩパッケージ２１側に形成されているが、請求項９に対応して、同バンプ２５を同ＬＳＩパッケージ２１側には形成せず、プリント基板２４側に形成しても、上記実施例とほぼ同様の作用、効果が得られる。
この発明は、半導体チップをフリップチップ接続する場合全般に適用できる。また、消費電力の低減を要求されている携帯電話機や携帯情報端末などの携帯用電子機器に用いると、効果が顕著である。
この発明の第１の実施例であるＬＳＩパッケージの要部の構成を示す図である。 図１中のＬＳＩパッケージ２１がフリップチップ接続されているプリント基板２４の要部の電気的構成を示す回路図である。 図２中のＬＳＩパッケージ２１の出力側のインタフェースとして用いられる出力バッファの消費電流の測定値の例を示す図である。 この発明の第２の実施例であるＬＳＩパッケージの要部の構成を示す図である。 この発明の第３の実施例であるＬＳＩパッケージの要部の構成を示す図である。 この発明の第４の実施例である回路基板の要部の構成を示す図である。 従来のＬＳＩパッケージの要部の構成を示す図である。 図７中のＬＳＩパッケージ１がフリップチップ接続されているプリント基板４の要部の電気的構成を示す回路図である。 図８中のＬＳＩパッケージ１の出力側のインタフェースとして用いられる出力バッファの消費電流の測定値の例を示す図である。
符号の説明
２１，２１Ａ，２１Ｂ ＬＳＩパッケージ
２２，２３ パッド（表面電極）
２４ プリント基板（電子部品）
２４Ａ プリント基板（回路基板）
２５ バンプ
２６ 補強ピン（支持用部材）
２７ 高さ調整用部材
２９ 誘電体
３０ パッド（内部電極）

Claims (9)

  1. 信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられている回路基板又は電子部品に対して接続するためのバンプが前記第１の表面電極上に形成されているＬＳＩパッケージであって、
    前記バンプは、
    前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴とするＬＳＩパッケージ。
  2. 前記第１の表面電極と各バンプと第２の表面電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴とする請求項１記載のＬＳＩパッケージ。
  3. 前記回路基板又は電子部品に対する当該ＬＳＩパッケージの接続は、フリップチップ接続であることを特徴とする請求項１又は２記載のＬＳＩパッケージ。
  4. 前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して支えるための支持用部材が設けられていることを特徴とする請求項１、２又は３記載のＬＳＩパッケージ。
  5. 前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して該回路基板又は電子部品に対する高さを調整するための高さ調整用部材が設けられていることを特徴とする請求項１、２又は３記載のＬＳＩパッケージ。
  6. 請求項１乃至５のいずれか一に記載のＬＳＩパッケージが実装されていることを特徴とする回路基板。
  7. 信号を入出力するための表面電極が所定の位置に設けられている回路基板であって、
    当該基板の内層部に、当該基板を構成する誘電体を前記表面電極との間に挟装することによりキャパシタを構成するための内部電極が設けられていることを特徴とする回路基板。
  8. 前記表面電極と誘電体と内部電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴とする請求項７記載の回路基板。
  9. 信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられているＬＳＩパッケージに対してフリップチップ接続するためのバンプが前記第１の表面電極上に形成されている回路基板であって、
    前記バンプは、
    前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴とする回路基板。
JP2005171210A 2005-06-10 2005-06-10 Ｌｓｉパッケージ及び回路基板 Expired - Fee Related JP4632870B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005171210A JP4632870B2 (ja) 2005-06-10 2005-06-10 Ｌｓｉパッケージ及び回路基板
TW095118572A TWI325170B (en) 2005-06-10 2006-05-25 Connecting structure, printed substrate, circuit, circuit package and method of forming connecting structure
US11/444,447 US7554187B2 (en) 2005-06-10 2006-06-01 Connecting structure, printed substrate, circuit, circuit package and method of forming connecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005171210A JP4632870B2 (ja) 2005-06-10 2005-06-10 Ｌｓｉパッケージ及び回路基板

Publications (2)

Publication Number Publication Date
JP2006344896A true JP2006344896A (ja) 2006-12-21
JP4632870B2 JP4632870B2 (ja) 2011-02-16

Family

ID=37641609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005171210A Expired - Fee Related JP4632870B2 (ja) 2005-06-10 2005-06-10 Ｌｓｉパッケージ及び回路基板

Country Status (3)

Country Link
US (1) US7554187B2 (ja)
JP (1) JP4632870B2 (ja)
TW (1) TWI325170B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009136468A1 (ja) * 2008-05-09 2009-11-12 パナソニック株式会社 半導体装置、およびその製造方法
JP2010177102A (ja) * 2009-01-30 2010-08-12 Molex Inc 電気回路の接続構造および電気回路の接続方法
JP2011009742A (ja) * 2009-06-25 2011-01-13 Internatl Business Mach Corp <Ibm> 集積回路チップ・パッケージ、構造および方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395518B (zh) * 2009-09-08 2013-05-01 Compal Electronics Inc 電路板疊合結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404265A (en) 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
JPH0870079A (ja) 1994-08-30 1996-03-12 Hitachi Ltd 半導体装置
JPH09102432A (ja) 1995-10-05 1997-04-15 Canon Inc バイパスコンデンサ及びその形成方法
JP3990679B2 (ja) 1996-11-08 2007-10-17 株式会社リコー 半導体実装用回路基板を備えた半導体装置
JP3544902B2 (ja) 1999-09-16 2004-07-21 株式会社東芝 半導体装置およびその製造方法
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6663799B2 (en) * 2000-09-28 2003-12-16 Jsr Corporation Conductive metal particles, conductive composite metal particles and applied products using the same
JP3671351B2 (ja) 2001-05-23 2005-07-13 カシオ計算機株式会社 半導体装置並びにその製造方法および実装方法
JP2004095804A (ja) 2002-08-30 2004-03-25 Toppan Printing Co Ltd 受動素子内蔵プリント配線板及びその製造方法
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2005045000A (ja) 2003-07-22 2005-02-17 Toppan Printing Co Ltd 受動素子内蔵多層プリント配線板の製造方法
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009136468A1 (ja) * 2008-05-09 2009-11-12 パナソニック株式会社 半導体装置、およびその製造方法
US8415794B2 (en) 2008-05-09 2013-04-09 Panasonic Corporation Semiconductor device having stable signal transmission at high speed and high frequency
JP5386481B2 (ja) * 2008-05-09 2014-01-15 パナソニック株式会社 半導体装置、およびその製造方法
JP2010177102A (ja) * 2009-01-30 2010-08-12 Molex Inc 電気回路の接続構造および電気回路の接続方法
JP2011009742A (ja) * 2009-06-25 2011-01-13 Internatl Business Mach Corp <Ibm> 集積回路チップ・パッケージ、構造および方法

Also Published As

Publication number Publication date
JP4632870B2 (ja) 2011-02-16
TWI325170B (en) 2010-05-21
US7554187B2 (en) 2009-06-30
US20070080468A1 (en) 2007-04-12
TW200733335A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
KR100665217B1 (ko) 반도체 멀티칩 패키지
CN100514627C (zh) 半导体器件及其安装结构
JP4897451B2 (ja) 半導体装置
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
US20120153435A1 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US9048808B2 (en) Sealed crystal oscillator and semiconductor package including the same
US8552521B2 (en) Semiconductor package to remove power noise using ground impedance
JP2014514766A (ja) フリップチップ、フェイスアップワイヤボンド、およびフェイスダウンワイヤボンドの組み合わせパッケージ
US9331054B2 (en) Semiconductor package assembly with decoupling capacitor
JP2004128219A (ja) 付加機能を有する半導体装置及びその製造方法
US20110115100A1 (en) Semiconductor device
US20100102430A1 (en) Semiconductor multi-chip package
JP2011146519A (ja) 半導体装置及びその製造方法
JP4632870B2 (ja) Ｌｓｉパッケージ及び回路基板
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
CN111696970B (zh) 半导体装置
US20100025682A1 (en) Interface device for wireless testing, semiconductor device and semiconductor package including the same, and method for wirelessly testing using the same
JP2009076815A (ja) 半導体装置
JP5511119B2 (ja) インターポーザ及び半導体装置
JP2008124072A (ja) 半導体装置
JPH10321791A (ja) オペアンプ装置
JP4701779B2 (ja) 集積回路パッケージ組立構造
JP4370993B2 (ja) 半導体装置
JP2005223473A (ja) 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法
JP4214470B2 (ja) Ｓａｗ発振器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090317

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090427

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090519

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees