JP3671351B2

JP3671351B2 - 半導体装置並びにその製造方法および実装方法

Info

Publication number: JP3671351B2
Application number: JP2001153431A
Authority: JP
Inventors: 由隆青木; 猛若林
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2001-05-23
Filing date: 2001-05-23
Publication date: 2005-07-13
Anticipated expiration: 2021-05-23
Also published as: JP2002353275A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（Chip Size Package）構造の半導体装置並びにその製造方法および実装方法に関する。
【０００２】
【従来の技術】
図１０を参照してＣＳＰ構造による半導体装置の一構造例について説明する。この図に示す半導体装置２０は、保護膜形成、導体層形成、ポスト形成および樹脂封止の各工程からなるパッケージ処理を終えたウェハを個々のチップにダイシングして得られる、所謂ウェハレベルＣＳＰと呼ばれる構造を有している。
半導体装置２０は、ウェハ（半導体基板）１の表面（回路面）側にアルミ電極等からなる複数の接続パッド２を有し、この接続パッド２の上面側には各接続パッド２の中央部を露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション（絶縁膜）３が形成される。
【０００３】
パッシベーション３の上面側には、各接続パッド２の中央部分が開口するよう保護膜４が形成される。保護膜４上には、各接続パッド２と後述するポスト（柱状電極）６とを電気的に接続する導体層５が形成される。導体層５上の所定箇所には、柱状電極である複数のポスト６が設けられる。ポスト６を覆うように、ウェハ１の回路面全体をポリイミドあるいはエポキシ等の樹脂材によってモールドして封止膜７が形成される。封止膜７の上端面は切削研磨され、これにより露出するポスト６の端面６ａについては、その表面の酸化膜を取り除き、そこに半田印刷等のメタライズ処理（図示せず）が施される。
【０００４】
【発明が解決しようとする課題】
このような構造によれば、チップとパッケージのサイズがほぼ等しくなることから実装効率を向上させ得る。しかしながら、半導体装置２０単体で実装効率を向上させても、それに接続される、例えば抵抗やコンデンサ等の受動素子やトランジスタ等の能動素子からなるチップ部品は依然として配線基板に実装しなければならなかった。この為、チップ部品を含めた実装面積を更に縮小することが出来ず、実装効率を更に向上させることが出来ない、という問題があった。
【０００５】
本発明は、このような事情に鑑みてなされたもので、実装効率を更に向上させることができる半導体装置、その製造方法および実装方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板上に複数の柱状電極が設けられ、該柱状電極の端面上にハンダボールが設けられる、前記複数の柱状電極の内の複数の第１の柱状電極と、該柱状電極の端面上に、少なくとも導体層を備えるチップ部品が設けられる、前記複数の柱状電極の内の少なくとも一つの第２の柱状電極とを備えることを特徴とする。
【０００７】
請求項２に記載の発明では、前記チップ部品は、前記ハンダボールと略同一の球形状に成形され、前記各導体層を除く表面にハンダと濡れ性がない絶縁膜が形成されていることを特徴とする。
【０００８】
請求項３に記載の発明では、前記第２の柱状電極の端面上にハンダが設けられ、前記チップ部品は、前記第２の柱状電極の端面上の前記ハンダが溶融され、当該チップ部品が自ら回動されて前記導体層の何れか一方が前記第２の柱状電極の端面に対向する向きに配置されていることを特徴とする。
【０００９】
請求項４に記載の発明では、第２の柱状電極は、前記第１の柱状電極より短く形成され、前記チップ部品は、前記ハンダボールより大きい高さを有することを特徴とする。
【００１０】
請求項５に記載の発明では、前記チップ部品は、前記両端の導体層間に誘電体が介在されて容量素子が形成されていることを特徴とする。
【００１１】
請求項６に記載の発明では、前記チップ部品は、前記第１の導体層と第２の導体層との間に抵抗体が介在されて抵抗素子が形成されていることを特徴とする。
【００１２】
請求項７に記載の発明では、前記チップ部品は、前記第１の導体層と第２の導体層との間に誘導成分を生じるようパターニングされた部材が介在されて誘導素子が形成されていることを特徴とする。
【００１３】
請求項８に記載の発明では、複数の柱状電極が設けられた半導体基板を備える半導体装置を準備する工程と、前記複数の柱状電極の内の、複数の第１の柱状電極の端面上にハンダボールを載置する工程と、前記複数の柱状電極の内の、少なくとも一つの第２の柱状電極の端面上に、少なくとも両端に導体層を備えるチップ部品を載置する工程と、前記第１の柱状電極の端面上に前記ハンダボールを接合する工程と、前記第２の柱状電極の端面上に前記チップ部品を接合する工程とを備えることを特徴とする。
【００１４】
請求項９に記載の発明では、前記チップ部品を前記ハンダボールと略同一の球形状に成形し、前記各導体層を除く表面にハンダと濡れ性がない絶縁膜を形成する工程を含むことを特徴とする。
【００１５】
請求項１０に記載の発明では、前記第２の柱状電極の端面にハンダを設ける工程と、該第２の柱状電極の端面上に前記チップ部品を載置した後、前記ハンダを溶融させ、前記チップ部品を自ら回動させて、当該チップ部品の前記両端の導電層の何れか一方を前記第２の柱状電極の端面に対向させて配置する工程とを含むことを特徴とする。
【００１６】
請求項１１に記載の発明では、前記第２の柱状電極を、前記第１の柱状電極より短く形成する工程と、前記ハンダボールより大きい高さを有する前記チップ部品を、前記第２の柱状電極の端面上に載置する工程を含むことを特徴とする。
【００１７】
請求項１２に記載の発明では、複数の柱状電極が設けられた半導体基板を備える半導体装置と、前記半導体装置の前記複数の柱状電極に対応した複数の接続パッドが形成された配線基板とを準備する工程と、前記複数の柱状電極の内の複数の第１の柱状電極と、該第１の柱状電極と対応する前記複数の接続パッドの内の複数の第１の接続パッドとの間にハンダボールを設ける工程と、前記複数の柱状電極の内の、少なくとも一つの第２の柱状電極と、該第２の柱状電極に対応する前記複数の接続パッドの内の少なくとも一つの第２の接続パッドとの間に、少なくとも両端に導体層を有するチップ部品を設ける工程と、前記第１の柱状電極と前記ハンダボールと前記第１の接続パッドとを互いに接合する工程と、前記第２の柱状電極と前記チップ部品と前記第２の接続パッドとを互いに接合する工程と、を備えることを特徴とする。
【００１８】
請求項１３に記載の発明では、前記チップ部品を前記ハンダボールと略同一の球形状に成形し、前記各導体層を除く表面にハンダと濡れ性がない絶縁膜を形成する工程を備えることを特徴とする。
【００１９】
請求項１４に記載の発明では、前記第２の柱状電極の端面および前記第２の接続パッドの表面にハンダを設ける工程と、前記第２の柱状電極と前記第２の接続パッドとの間に前記チップ部品を設けた後、前記ハンダを溶融させ、前記チップ部品を自ら回動させて、当該チップ部品の前記両端の導電層を前記第２の柱状電極の端面および前記第２の接続パッドの表面に対向させて配置する工程と、を備えることを特徴とする。
【００２０】
請求項１５に記載の発明では、前記第２の柱状電極を、前記第１の柱状電極より短く形成する工程と、前記ハンダボールより大きい高さを有する前記チップ部品を、前記第２の柱状電極の端面上に載置する工程を含む、ことを特徴とする。
【００２１】
本発明では、半導体装置が備える複数の柱状電極の内、所定の柱状電極に対し、チップ部品を積層して実装するので、チップ部品の実装面積を省略し、実装効率を向上させることが可能になる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（１）第１実施形態
図１〜図２は、第１実施形態による半導体装置１００の構造および製造工程を説明するための断面図であり、前述した従来例（図１０参照）と共通する部分には同一の番号を付し、その説明を適宜省略する。
半導体装置１００では、図１に図示するように、従来のＣＳＰ構造の半導体装置２０と同様に複数のポスト（柱状電極）６を備えるとともに、ＢＧＡ（Boll Grid Array）実装に用いるバンプを形成する為、ハンダ粉末とペースト状フラックスとを混合したクリームハンダ８を各ポスト６の端面に例えば印刷によって設け、それら各ポスト６の内、所要のポスト６（第２の柱状電極）の端面に後述するハンダボール１０と略同一の高さを有する球形チップ部品９を、それ以外のポスト６（第１の柱状電極）の端面に例えば球形状に形成されたハンダボール１０を、チップマウンターを用いて載置する。なお、後述するハンダボール１０とポスト６との接合工程において、ポスト６の端面上にクリームハンダ８を設けずとも接合が可能である場合は、球形チップ部品９が載置されるポスト６の端面上にのみクリームハンダ８を設けるようにしてもよい。
【００２３】
球形チップ部品９とは、通常、角柱状に形成される周知のチップ部品（例えば、抵抗やコンデンサ等の受動素子、あるいはトランジスタ等の能動素子）を、バンプ形成に用いるハンダボール１０と略同一の球形に成形したものである。球形チップ部品９は、例えば、抵抗やコンデンサ等の受動素子を成す素子部９ａと、素子部９ａに接続され、球の両極部に各々形成される端子Ｔ（導電層）とから構成される。素子部９ａの周囲には、ハンダと濡れ性がない絶縁膜がコーティングされている。
【００２４】
所要のポスト６の端面に載置される球形チップ部品９は球形である為、図１に図示する通り、チップマウンターを用いて載置された状態では、必ずしも端子Ｔがポスト６の端面に対向して配置されるとは限らない。
そこで、図１に図示する状態のまま、ハンダリフローもしくはオーブン加熱によってポスト６の端面に設けられたクリームハンダ８を溶融させる。すると、溶融されたハンダは、素子部９ａをコーティングする絶縁膜をはじき、これによって球形チップ部品９自ら回動して自然に端子Ｔがポスト６の端面に対向する向きとなり、かくして端子Ｔがポスト６と接合される。また、同時に、ポスト６の端面上に載置されたハンダボール１０が溶融されて、ハンダボール１０がポスト６と接合される。
なお、溶融ハンダが素子部９ａの絶縁膜をはじき球形チップ部品９自ら回動して自然に端子Ｔがポスト６の端面に対向する向きになる作用をセルフアライメント作用と称す。
【００２５】
セルフアライメント作用によって球形チップ部品９の端子Ｔがポスト６の端面に対向して接合されると、図２に図示するように、端面は通常のハンダボール１０によるバンプが設けられた複数のポスト６（第１の柱状電極）および球形チップ部品９によるバンプが設けられたポスト６（第２の柱状電極）を備える半導体装置１００が形成される。なお、球形チップ部品９の高さは、溶融されてポスト６上に接合された状態のハンダボール１０の高さと略同一にすることが好ましい。
【００２６】
この第１実施形態による半導体装置１００は以下のようにして実装することができる。すなわち、半導体装置１００の向きを反転させ、図３に示すように各バンプを配線基板２００の接続パッド２に対向させ、少なくとも球形チップ部品９に対向する接続パッド２上にはクリームハンダ８を例えば印刷によって設け、次いで、図４に示すように、配線基板２００の接続パッド２上に半導体装置１００の各バンプを載置し、この状態でハンダリフロー等により各ハンダを溶融させることにより、半導体装置１００の各バンプを配線基板２００の接続パッド２に接合する。
【００２７】
このように、第１実施形態では、球形チップ部品９を半導体装置１００のポスト６上に直接実装しており、これを配線基板２００に実装する場合においても、半導体装置１００のポスト６と配線基板２００の接続パッド２との間にチップ部品９を積層して実装することができるので、従来、必須としていたチップ部品の実装面積を省略し、配線基板２００における実装効率を向上させることが可能になる。
しかも、球形チップ部品９は、半導体装置１００と直に接続される為、チップ部品と半導体装置１００との間の配線距離を最短化でき、これ故、浮遊容量成分などを抑え、回路の周波数特性を向上させ得る、という効果も奏する。
【００２８】
（２）第２実施形態
次に、図５〜図７を参照して第２実施形態について説明する。上述した第１実施形態では球形チップ部品９で形成されるバンプを半導体装置１００側に設ける構成とした。これに対し、第２実施形態では、配線基板２００の接続パッド２側に球形チップ部品９を設けて接続端子を形成する構成とすることを特徴とする。
【００２９】
すなわち、図５に示すように、半導体装置１００が実装される配線基板２００の複数の接続パッド２上に接続端子を形成する為、クリームハンダ８を各接続パッド２の表面上に例えば印刷によって設け、それら各接続パッド２の内、所要の接続パッド２（第２の接続パッド）上に後述するハンダボール１０と略同一の高さを有する球形チップ部品９を、それ以外の接続パッド２（第１の接続パッド）上に例えば球形状に形成されたハンダボール１０を、チップマウンターを用いて載置する。
なお、後述するハンダボール１０と接続パッド２との接合工程において、接続パッド２の表面上にクリームハンダ８を設けずとも接合が可能である場合は、球形チップ部品９が載置される接続パッド２の表面上にのみクリームハンダ８を設けるようにしてもよい。
【００３０】
この後、図６に示すように、半導体装置１００の各ポスト６の端面が球形チップ部品９およびハンダボール１０を介して配線基板２００の各接続パッド２に対向する位置に半導体装置１００を載置する。ここで、少なくとも球形チップ部品９と対向するポスト６の端面上には、例えば印刷により予めクリームハンダ８を設けておく。この時、各接続パッド２に載置される球形チップ部品９は球形である為、図６に図示するように、チップマウンターを用いて載置された状態では、必ずしも球形チップ部品９の端子Ｔが接続パッド２に対向するとは限らない。
【００３１】
そこで、各ポスト６の端面が各接続パッド２上の球形チップ部品９および半田ボール１０にコンタクトする状態でリフローして各ポスト６の端面上および各接続パッド２上のクリームハンダ８を溶融させると、上述したセルフアライメント作用にて球形チップ部品９自ら回動して両端子Ｔがそれぞれポスト６の端面および接続パッド２に対向する向きとなり、かくして両端子Ｔがポスト６および接続パッド２とハンダ接合される。また、同時に、ハンダボール１０が溶融されて、ポスト６とハンダボール１０と接続パッド２とが接合される。この結果、図７に図示するように、球形チップ部品９およびハンダボール１０を介して配線基板２００と半導体装置１００とが接続される実装構造が形成される。
【００３２】
このように、第２実施形態では、前記第１実施形態と同様に、球形チップ部品９を半導体装置１００のポスト６と配線基板２００の接続パッド２の間に積層して実装しているため、従来、必須としていたチップ部品の実装面積を省略して配線基板２００における実装効率を向上させることが可能になる。また、チップ部品９と半導体装置１００および配線基板２００との間の配線距離を最短化できるため、浮遊容量成分などを抑え、回路の周波数特性を向上させ得る、という効果も奏する。
【００３３】
（３）第３実施形態
図８および図９は、第３実施形態による半導体装置１００の構造を示す断面図であり、前述した第１実施形態と共通する部分には同一の番号を付し、その説明を省略する。
第３実施形態では、半導体装置１００を配線基板２００に実装する際に、半導体装置１００の各ポスト６の内、所定の一つ又は複数のポスト６に対してハンダボール１０と略同一の高さを有し、矩形状の断面を有するチップ部品を積層して組込むことを特徴とする。
【００３４】
すなわち、図８に示す構成では、配線基板２００側に形成される素子形成用接続パッド２−１上にクリームハンダ８を例えば印刷によって設けた後、素子形成用接続パッド２−１上に、上部に電極層１２を備える、例えばチップ型誘電体１１をチップマウンタで載置し、他の接続パッド２上にはハンダボール２を載置しておき、その上から複数のポスト６を有する半導体装置１００を配線基板２００の各接続パッドに対向する位置に載置する。
ここで、少なくとも電極層１２と対向するポスト６の端面上には、例えば印刷により予めクリームハンダ８を設けておく。この後、リフローすることによって、ポスト６の端面上のクリームハンダ８を溶融させて電極層１２を有するチップ部品をポスト６に接合して実装する。また、同時に、ハンダボール１０が溶融されて、ポスト６とハンダボール１０と接続パッド２とが接合される。
【００３５】
このように、第３実施形態では、チップ部品を、半導体装置１００のポスト６と配線基板２００の接続パッドの間に積層して実装しているため、配線基板２００における実装効率を向上させることが可能になる。また、図９では、電極層１２とチップ型誘電体１３が二つのポスト６にまたがるように形成される場合を示しており、このような構成によれば、実装効率が向上する上、複数端子に一括して容量素子を設けることが可能になる。
なお、言うまでもなく、こうした実装方法は容量素子に限るものではなく、例えばチップ型抵抗体を用いてもよく、その場合、図９の実装形態によれば、例えば複数の端子に一括してプルアップ抵抗を設けるようにすることもできる。あるいは、図示していないが、誘導成分を生じるようパターニングされたチップ部品を組込んで複数端子に誘導素子を接続する態様も勿論可能である。
【００３６】
更には、図１０に示すように、チップ部品を設ける個所のポスト６をエッチング等の方法により、他のポスト６より短く形成したチップ部品搭載用ポスト６−１として、図８や図９の場合より高さが大きいチップ部品を実装するようにしてもよい。
すなわち、この場合のチップ部品は、図１０に示すように、ポスト６−１の幅と略同一に形成された電極１２−１と、例えばチップ型抵抗体１４とによって形成される。また、図１０では、チップ部品搭載用ポスト６−１の高さを他のポスト６の高さの略半分程度にしたが、勿論これに限るものではなく、更にポスト６−１の高さを低くして、実質的にポスト６−１を無くしてチップ部品が導体層５に直結して実装されるようにしてもよい。
【００３７】
【発明の効果】
請求項１，８に記載の発明によれば、半導体基板上に、端面上にハンダボールが設けられる複数の第１の柱状電極と、少なくとも両端に導体層を備えるチップ部品が端面上に設けられる、少なくとも一つの第２の柱状電極と、からなる複数の柱状電極を備えることにより、チップ部品を半導体装置に積層して実装することができるため、チップ部品の実装面積を省略して実装効率を向上させることができる。しかも、チップ部品を直列接続した形で柱状電極上に実装するから、チップ部品と半導体装置との間の配線距離を最短化でき、これ故、浮遊容量成分などを抑え、回路の周波数特性を向上させ得る、という効果も奏する。
請求項２、３、９、１０に記載の発明によれば、チップ部品がハンダボールと略同一の球形状に成形され、両端の端子部分を除く表面にハンダと濡れ性がない絶縁膜が形成されていることにより、柱状電極の端面上にチップ部品を任意の向きに載置しても、端面上のハンダを溶融させることにより、当該チップ部品自ら回動して端子部分を柱状電極の端面に対向させて配置させることができる。
請求項１２に記載の発明によれば、複数の第１の柱状電極と、対向する複数の第１の接続パッドとの間にハンダボールを設けて接合するとともに、少なくとも一つの第２の柱状電極と、対向する第２の接続パッドとの間に、少なくとも両端に導体層を有するチップ部品を設けて互いに接合して実装することにより、チップ部品を半導体装置と配線基板との間に積層して実装することができるため、これにより実装効率を向上させることができる。しかも、このように積層して実装すると、チップ部品と半導体装置および配線基板との間の配線距離を最短化できる為、浮遊容量成分などを抑え、回路の周波数特性を向上させることもできる。
請求項１３、１４に記載の発明によれば、チップ部品をハンダボールと略同一の球形状に成形し、両端の端子部分を除く表面にハンダと濡れ性がない絶縁膜を形成することにより、当該チップ部品を柱状電極と接続パッド間に任意の向きに載置しても、柱状電極と接続パッド上のハンダを溶融させることにより、当該チップ部品が自ら回動して両端子部分を柱状電極の端面および接続パッドの表面に対向させて配置させることができる。
【図面の簡単な説明】
【図１】第１実施形態による半導体装置１００の構造および製造工程を説明するための断面図である。
【図２】図１に続く製造工程を説明する為の断面図である。
【図３】図２に続く製造工程を説明する為の断面図である。
【図４】図３に続く製造工程を説明する為の断面図である。
【図５】第２実施形態による半導体装置の製造工程を説明する為の断面図である。
【図６】図５に続く製造工程を説明する為の断面図である。
【図７】図６に続く製造工程を説明する為の断面図である。
【図８】第３実施形態による半導体装置の製造工程を説明する為の断面図である。
【図９】第３実施形態による半導体装置の製造工程を説明する為の断面図である。
【図１０】第３実施形態による半導体装置の変形例を説明する為の断面図である。
【図１１】従来例による半導体装置２０の構造を示す断面図である。
【符号の説明】
１ウェハ（半導体基板）
２接続パッド
３パッシベーション
４保護膜
５導体層
６ポスト（柱状電極）
７封止膜
８クリームハンダ
９球形チップ部品
１０ハンダボール
１１チップ型誘電体
１２電極層
１３チップ型抵抗体
１００半導体装置
２００配線基板

Claims

半導体基板上に複数の柱状電極が設けられ、該柱状電極の端面上にハンダボールが設けられる、前記複数の柱状電極の内の、複数の第１の柱状電極と、
該柱状電極の端面上に、少なくとも両端に導体層を備えるチップ部品が設けられる、前記複数の柱状電極の内の、少なくとも一つの第２の柱状電極と
を備えることを特徴とする半導体装置。
前記チップ部品は、前記ハンダボールと略同一の球形状に成形され、前記各導体層を除く表面にハンダと濡れ性がない絶縁膜が形成されていることを特徴とする請求項１記載の半導体装置。
前記第２の柱状電極の端面上にハンダが設けられ、前記チップ部品は、前記第２の柱状電極の端面上の前記ハンダが溶融され、当該チップ部品が自ら回動されて前記導体層の何れか一方が前記第２の柱状電極の端面に対向する向きに配置されていることを特徴とする請求項２記載の半導体装置。
前記第２の柱状電極は、前記第１の柱状電極より短く形成され、前記チップ部品は、前記ハンダボールより大きい高さを有することを特徴とする請求項１記載の半導体装置。
前記チップ部品は、前記両端の導体層間に誘電体が介在されて容量素子が形成されていることを特徴とする請求項１記載の半導体装置。
前記チップ部品は、前記両端の導体層間に抵抗体が介在されて抵抗素子が形成されていることを特徴とする請求項１記載の半導体装置。
前記チップ部品は、前記両端の導体層間に誘導成分を生じるようパターニングされた部材が介在されて誘導素子が形成されていることを特徴とする請求項１記載の半導体装置。
複数の柱状電極が設けられた半導体基板を備える半導体装置を準備する工程と、
前記複数の柱状電極の内の、複数の第１の柱状電極の端面上にハンダボールを載置する工程と、
前記複数の柱状電極の内の、少なくとも一つの第２の柱状電極の端面上に、少なくとも両端に導体層を備えるチップ部品を載置する工程と、
前記第１の柱状電極の端面上に前記ハンダボールを接合する工程と、
前記第２の柱状電極の端面上に前記チップ部品を接合する工程と
を備えることを特徴とする半導体装置の製造方法。
前記チップ部品を前記ハンダボールと略同一の球形状に成形し、前記各導体層を除く表面にハンダと濡れ性がない絶縁膜を形成する工程を含むことを特徴とする請求項８記載の半導体装置の製造方法。
前記第２の柱状電極の端面にハンダを設ける工程と、
該第２の柱状電極の端面上に前記チップ部品を載置した後、前記ハンダを溶融させ、該チップ部品を自ら回動させて、当該チップ部品の前記両端の導電層の何れか一方を前記第２の柱状電極の端面に対向させて配置する工程と
を含むことを特徴とする請求項９記載の半導体装置の製造方法。
前記第２の柱状電極を、前記第１の柱状電極より短く形成する工程と、
前記ハンダボールより大きい高さを有する前記チップ部品を、前記第２の柱状電極の端面上に載置する工程と
を含むことを特徴とする請求項８記載の半導体装置の製造方法。
複数の柱状電極が設けられた半導体基板を備える半導体装置と、前記半導体装置の前記複数の柱状電極に対応した複数の接続パッドが形成された配線基板とを準備する工程と、
前記複数の柱状電極の内の複数の第１の柱状電極と、該第１の柱状電極と対応する前記複数の接続パッドの内の複数の第１の接続パッドとの間にハンダボールを設ける工程と、
前記複数の柱状電極の内の、少なくとも一つの第２の柱状電極と、該第２の柱状電極に対応する前記複数の接続パッドの内の少なくとも一つの第２の接続パッドとの間に、少なくとも両端に導体層を有するチップ部品を設ける工程と、
前記第１の柱状電極と前記ハンダボールと前記第１の接続パッドとを互いに接合する工程と、
前記第２の柱状電極と前記チップ部品と前記第２の接続パッドとを互いに接合する工程と
を備えることを特徴とする半導体装置の実装方法。
前記チップ部品を前記ハンダボールと略同一の球形状に成形し、前記両端の導体層を除く表面にハンダと濡れ性がない絶縁膜を形成する工程を含むことを特徴とする請求項１２記載の半導体装置の実装方法。
前記第２の柱状電極の端面および前記第２の接続パッドの表面にハンダを設ける工程と、
前記第２の柱状電極と前記第２の接続パッドとの間に前記チップ部品を設けた後、前記各ハンダを溶融させ、前記チップ部品を自ら回動させて、当該チップ部品の前記両端の導電層を前記第２の柱状電極の端面および前記第２の接続パッドの表面に対向させて配置する工程と
を備えることを特徴とする請求項１３記載の半導体装置の実装方法。
前記第２の柱状電極を、前記第１の柱状電極より短く形成する工程と、
前記ハンダボールより大きい高さを有する前記チップ部品を、前記第２の柱状電極の端面上に載置する工程と
を含むことを特徴とする請求項１２記載の半導体装置の実装方法。