JPH02284453A - 半導体集積回路用リードフレームの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路用リードフレームの製造方法の
改良に関する。特に、リードフレームの法の改良に関す
る。

［従来の技術］ 半導体集積回路用リードフレームは、ニッケル合金等の
板状体を第４図にその平面図を示すように成形した板状
体１であり、図に示す半導体集積回路チップ支持台１１
に半導体集積回路チップ１０を搭載し、半導体集積回路
チップ１０の各ポンディングパッド１３と対応する各イ
ンナーリード１２とをホンディング接続した後、第５図
に示すように、例えばプラスチック材よりなる被覆膜１
５をもってカバーしてパッケージし、その後、リード１
２の先端を切断して、半導体集積回路用リードフレーム
リードを完成する。

従来技術に係る半導体集積回路用リードフレームの製造
方法には、ウェットエツチング法とプレス打抜き法とが
ある。ウェットエンチング法についての１例を第６図（
リード２木を含む領域の断面図）を参照して以下に説明
する。

第６図参照 図において、ニッケル合金等よりなる金属板状体Ｏの表
面に例えばカゼインをＩＯＷ％含む重クロム酸アンモニ
ウム等よりなるレジストを塗布してレジスト膜２を形成
し、フォトマスク３（図においてハツチングされている
領域は不透光領域である。）をこれに対接して、露光す
る。露光用の光４は、図においてハツチングされていな
いＭ域においてレジスト膜２を感光する。

第７図参照 レジスト膜２に、このレジスＩ・の場合弱アルカリ性現
像液を接触させて、感光した領域以外のフォトレジスト エツチング用マスク２１を製造する。

第８図参照 上記の工程を実行された結果、その上・下面に、開口部
２２を有するエツチング用マスク２１が形成されている
」−記の金属板状体Ｏの上下面からエツチング液５を噴
射し、開口部２２に対応する領域の金属板状体Ｏをその
上下面からエツチング除去して、成形された板状体１を
完成する。

第９図参照 エツチング処理の完了に引き続き、使用済みのレジスト
膜２１を溶剤を使用して溶解除去し、リードフレームを
製造する。開口はリードフレームを構成するり一ド１２
の２本の断面のみを示しであるが、この図において、！
はインブー−リード１２の一ト下面の平坦な領域の幅で
あり、ｐｂよインナーリドピッチである。

第１０図参照 また、プレス打抜き法では、リート１２等のパターンに
適合したがｔ−雌金型を使用して金属板状体を打抜いて
リードフレームを製造する。プレス打抜き法では、リー
ドフレームのに１面６と下面７とでインナーリートの平
坦な領域の幅β・β°に差が発生ずると云う欠点が避は
難い。図において、ｐはインナーリードピッチである。

（発明が解決しようとする課題〕 上記したとおり、従来技術に係る半導体集積回路用リー
ドフレームの製造方法においては以下の欠点が避は難い
。

半導体集積回路におけるワイヤーボンディングの関係上
、現状ではインナーリード先端部の上下面の平坦な領域
の幅（第８図の！、第９図のｌ・ｉ！．）は最小１００
１程度必要であるが、一方、リードフレームを構成する
金属板の厚みが１５０ｐ票の場合、ウェフトエツチング
法を使用する場合は、上記のように、インナーリードの
厚みの中央部に不可避的に形成される突起のため、イン
ナーリードピンチを２２０ｐ層以下にすることは困難で
あり、また、プレス打抜き法を使用する場合は、リード
フレームの上面と下面とでインナーリードの幅が相違す
るので、インナーリードピッチを最小２５０ｐｍ以下に
することは困難である。

最近、特に多用途半導体集積回路（ＡＳＩＣ）等におい
てはピン数が増加し、そのために、インナーリードピッ
チを１８０ｚｍ以下とすることが要求されている。」−
下面の平坦な領域の幅を１００μｍ以」二にし、しかも
、インナーリードピンチを１８０ｔｎｈ以下にすること
は現状の技術でば回動である。

本発明の目的は、この欠点を解消することにあり、リー
ド先端部の上下面の平坦な領域の幅を１００ｐ１以上に
し、且つ、リードピッチを１８０μ餓以下にすることが
可能なりートフレームの製造方法を提供することにある
。

〔課題を解決するための手段］ 上記の目的は、金属板状体（０）の少なくとも１面上に
、半導体集積回路用リードフレームの形状に対応するエ
ツチング用マスク（２１）を形成し、このエツチング用
マスク（２１）を使用して前記の金属板状体（０）にエ
ツチング法を実施して、前記のエツチング用マスク（２
１）に設けられた開口（２２）の形状にお−むね対応す
る平面形状を有する凹部（２３）を形成し、プレス打抜
き法を使用して、前記の凹部（２３）に対応する領域の
前記の金属板状体（０）に開口（２４）を形成する工程
を有する半導体集積回路用リードフレームの製造方法に
よって達成される。

き法とを併用することによって、相互に一方の技〔作用
〕 本発明に係るリードフレームの製造方法においては、従
来技術に係るエツチング法を使用してリートを成形する
工程の途中において金属板状体が貫通される以前にエツ
チングを停止し、次に、このエンチングが施された領域
を金属板状体の面と直角な方向にプレス打抜き法を使用
して打抜くものである。その結果、従来技術のエツチン
グ法を使用してリードを成形する時の、リード側面にお
ける突起がプレス打抜き法によって大幅に除去され、ま
た、プレス打抜き領域の金属板状体の厚さは、エツチン
グによって当初の厚さに比べ、かなり薄くなっているの
で、金属板状体のプレス打抜き幅が上面と下面とで差が
極めて少な（、前記従来技術のプレス打抜き法の項で記
述した欠点を回避することが出来る。

ずなわち不発ｌ！ｌ農こ係るリードフレームの製造方法
は、従来技術に係るエツチング法とプレス打抜術の欠点
を他方の技術が排除するという相互効果を利用したもの
である。

〔実施例］ 以下、図面を参照しつ匁、本発明の一実施例に係る半導
体集積回路用リードフレームの製造方法について説明す
る。

第２図参照 図において、４２合金にソケル４２重量％、鉄残り）よ
りなる厚み］、　５０　ｐｌｌの金属板状体Ｏの表面に
、例えばポリビニルアルコール−重クロム酸塩系レジス
トを８μ真の厚みに塗布してレジスト膜２を形成し、フ
ォトマスク３（図においてハンチングされている領域は
不透光領域である。）を上記のレジスＩ・膜２の上下面
に対接して露光する。

露光には超高圧水銀灯等が発生ずる紫外光４等を使用し
、図において、ハンチングされていない領域においてレ
ジスト膜２を感光する。

第３図参照 選択的に感光されたレジスト膜２を室温において水洗い
して現像を実施し、感光した領域以外のレジスト膜２を
除去し、残留したレジスト膜よりなるエツチング用マス
ク２１を製造する。図において２２はレジスト開口部で
ある。

第１ａ図参照 第３図を参照して説明した工程に引き続き、本図以降の
工程が本発明の要旨に係る工程である。

その上にエツチング用マスク２１が形成されている金属
板状体０の上下両面に向かって塩化第二鉄等のエツチン
グ液５を噴射し、上記のエツチング用マスク２１の開口
部２２に対応する領域の金属板状体０をその上下両面か
らエツチングして凹部２３を形成する。この工程のエツ
チング条件は、塩化第鉄水溶液の濃度が４７ボーメであ
り、液温を６０°Ｃに維持し、エツチング液の噴射圧は
２　ｋｇ　／　ｃｎ！とするごとである。このエツチン
グは５分間実施し、エツチングによって金属板状体Ｏの
上下面が貫通される以前にエンチングを停止する。

第１ｂ図参照 レジスト膜をアルカリ液で溶解剥離した後、ＷＣ−Ｃｏ
系金属（炭化タングステン（ＷＣ）ｔｆｌ末にコハル）
　（Ｃｏ）を添加して焼結した超硬金属）製のリードフ
レーム用金型８を使用して、上記エツチングによって形
成された凹部２３のために板厚が薄くなった金属板状体
０の領域をプレス打抜き加工して、開口２４（第１ｃ図
参照）を形成する。

第１ｃ図参照 上記工程の結果、開口２４をもって相互に離隔されたイ
ンナーリード１２のピンチが１８０　ｐｇであり、イン
ナーリード１２の」二下面の平坦な領域の幅ｒが１００
　ｐｍで十分に広い超多ビン（２９６）ピン半導体集積
回路用リードフレームを得ることが出来る。

〔発明の効果〕

以上説明せるとおり、本発明に係る半導体集積回路用リ
ードフレームの製造方法は、まず、エツチング法を使用
して、金属板状体を半導体隼積回路用リードフレームの
形状に成形する過程において、金属板状体が貫通される
以前にエツチングを停止し、引き続いて、このエツチン
グが施された領域を金属板状体の面と直角な方向にプレ
ス打抜き方を使用して打ち抜くこと！されているので、
リードの」二下面の平坦な領域の幅は所望の値を確保し
つ一１従来技術のエツチング法のみを使用する場合のり
一ト側面の突起を大幅に除去することが可能となり、且
つ、この際上記突起の切断面が金属板状体の表面とは＼
直角になるように突起を切断することができることにな
り、従来技術をもってしては困難であった、板厚が１５
０ｎである金属を材料とし、リードの上下面の平坦な領
域の幅を１００７１ｍにし、しかも、リードピッチを１
８０ｎｍ以下にすることが可能になり、その結果、３０
０ピン以上の超多ビン半導体集積回路に対応するリード
フレームを製造する方法を提供することができる。

【図面の簡単な説明】

第１ａ図は、本発明の一実施例に係るエンチング工程図
である。 第１ｂ図は、本発明の一実施例に係るプレス打抜き工程
図である。 第１ｃ図は、本発明の一実施例に係る完成されたリード
２木を含む領域の断面図である。 第２図は、本発明の一実施例に係る露光工程図である。 第３図は、本発明の一実施例に係る現像工程図である。 第４図は、従来技術に係る成形された金属板状体の平面
図である。 第５図は、従来技術に係る半導体集積回路パッケージの
斜視図である。 第６図は、従来技術に係る露光工程図である。 第７図は、従来技術に係る現像工程図である。 第８図は、従来技術に係るエツチング工程図である。 第９図は、従来技術に係るレジスト除去工程図である。 第１０図は、従来技術に係るプレス打抜き法を使用して
製造されたインナーリード断面図である。 １０・・・半導体集積回路チップ。 金属板状体、 成形された板状体、 半導体集積回路チップ支持台、 リード、

Claims (1)

1. 【特許請求の範囲】 金属板状体（０）の少なくとも１面上に、半導体集積回
   路用リードフレームの形状に対応するエッチング用マス
   ク（２１）を形成し、 該エッチング用マスク（２１）を使用して前記金属板状
   体（０）にエッチング法を実施して、前記エッチング用
   マスク（２１）に設けられた開口（２２）の形状におゝ
   むね対応する平面形状を有する凹部（２３）を形成し、
   プレス打抜き法を使用して、前記凹部（２３）に対応す
   る領域の前記金属板状体（０）に開口（２４）を形成す
   る 工程を有することを特徴とする半導体集積回路用リード
   フレームの製造方法。