JPS62222644A - テ−プキヤリヤ - Google Patents
テ−プキヤリヤInfo
- Publication number
- JPS62222644A JPS62222644A JP6651186A JP6651186A JPS62222644A JP S62222644 A JPS62222644 A JP S62222644A JP 6651186 A JP6651186 A JP 6651186A JP 6651186 A JP6651186 A JP 6651186A JP S62222644 A JPS62222644 A JP S62222644A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- hybrid integrated
- integrated circuit
- lsi chip
- electronic parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011889 copper foil Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 241000272814 Anser sp. Species 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 206010035039 Piloerection Diseases 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテープキャリヤに関し、特にハイブリッド集積
回路機能を持たせたテープキャリヤに関する。
回路機能を持たせたテープキャリヤに関する。
[従来の技術〕
従来のテープキャリヤは、単にLSIチップに外部入出
力ビン(インナーリードボンディング)を与えるに過ぎ
ないもので、テープキャリヤそのものにハイブリッド集
積回路を構成するものではなかった。すなわち、テープ
キャリヤにインナーリードボンディングされたLSIチ
ップは通常のD I P (デュアルインラ、イン)型
ICと同等であり、従ってテープキャリヤを用いたLS
I実装方法としては、予め用意した印刷配線板(フィル
ム基板、セラミック基板等)にテープキャリヤより切り
離したLSIチップをアウターリードボンディングして
使用するのが一般的であった。次に、図面を用いて概略
説明を行なう。
力ビン(インナーリードボンディング)を与えるに過ぎ
ないもので、テープキャリヤそのものにハイブリッド集
積回路を構成するものではなかった。すなわち、テープ
キャリヤにインナーリードボンディングされたLSIチ
ップは通常のD I P (デュアルインラ、イン)型
ICと同等であり、従ってテープキャリヤを用いたLS
I実装方法としては、予め用意した印刷配線板(フィル
ム基板、セラミック基板等)にテープキャリヤより切り
離したLSIチップをアウターリードボンディングして
使用するのが一般的であった。次に、図面を用いて概略
説明を行なう。
第3図は従来のテープキャリヤの一例を示す鳥肌図であ
る。リール状になっているテープキャリヤ50は、−m
にポリイミド、ポリエステルなどの絶縁性フィルムに、
テープキャリヤの送り機能であるスプロケットホール5
1及びLSIチップ55を収容するデバイスポール52
を打抜き加工し、その後銅箔をラミネー1− してエツ
チングによりリードフレーム53を形成し、更にLSI
チップ55とインナーリードボンディングするためにリ
ードフレーム53の先端部54は金めつきまたは錫めっ
きが施される。なお前記リードフレーム53の先端部5
4はデバイスホール52の中にインナーリードボンディ
ングが可能な所望の寸法だけ突き出ているように構成さ
れる。
る。リール状になっているテープキャリヤ50は、−m
にポリイミド、ポリエステルなどの絶縁性フィルムに、
テープキャリヤの送り機能であるスプロケットホール5
1及びLSIチップ55を収容するデバイスポール52
を打抜き加工し、その後銅箔をラミネー1− してエツ
チングによりリードフレーム53を形成し、更にLSI
チップ55とインナーリードボンディングするためにリ
ードフレーム53の先端部54は金めつきまたは錫めっ
きが施される。なお前記リードフレーム53の先端部5
4はデバイスホール52の中にインナーリードボンディ
ングが可能な所望の寸法だけ突き出ているように構成さ
れる。
次に、第4図はこのように構成されたテープキャリヤ5
0に対してLSIチップ55がインナーリードボンディ
ングされる状態を示す模式的側面図である。第3図及び
第4図に示すように、テープキャリヤ50はスプロケッ
トホール51を利用して例えば左側から右側へ所定送り
量だけ移動せしめ、LSIデツプ55の入出力パッドと
テープキャリヤ50が有するリードフレーム53の先端
部54とを位置合わせし、その後インナーボンディング
ツール57によって熱圧着されてインナーリードボンデ
ィングが完了する。なおLSIチップ55は予めガラス
板等のステージ56の上にワックス等に固定整列されて
いるのか一般的である。
0に対してLSIチップ55がインナーリードボンディ
ングされる状態を示す模式的側面図である。第3図及び
第4図に示すように、テープキャリヤ50はスプロケッ
トホール51を利用して例えば左側から右側へ所定送り
量だけ移動せしめ、LSIデツプ55の入出力パッドと
テープキャリヤ50が有するリードフレーム53の先端
部54とを位置合わせし、その後インナーボンディング
ツール57によって熱圧着されてインナーリードボンデ
ィングが完了する。なおLSIチップ55は予めガラス
板等のステージ56の上にワックス等に固定整列されて
いるのか一般的である。
このようにして、テープキャリヤ50はLSIチップ5
5がインナーリードボンディングされるためのもの、す
なわち従来のDIR(デュアル、インライン)型ICと
同等のもので、従来のテープキャリヤ50には一般のハ
イブリッド集積回路が構築されるようなものではなかっ
た。つまりハイブリッド集積回路を構成するためには、
第3図に示すテープキャリヤ50にインナーリードボン
ディングされLSIチップ55を切り出して、予め用意
した印刷配線板に再度実装する必要があった。
5がインナーリードボンディングされるためのもの、す
なわち従来のDIR(デュアル、インライン)型ICと
同等のもので、従来のテープキャリヤ50には一般のハ
イブリッド集積回路が構築されるようなものではなかっ
た。つまりハイブリッド集積回路を構成するためには、
第3図に示すテープキャリヤ50にインナーリードボン
ディングされLSIチップ55を切り出して、予め用意
した印刷配線板に再度実装する必要があった。
第5図(a>、(b)、(c)はそれぞれ従来のテープ
キャリヤ、該テープキャリヤにインナーリードボンディ
ングされたLSIチップを切り出した状態、該LSIチ
ップを予め用意した印刷配線板に実装する状態を示す鳥
観図である。第5図(a)はテープキャリヤ60にLS
Iチップ63がインナーリードボンディングされたもの
を示すが、萌述のとおりインナーリードボンディングさ
れたものは、従来のDIRと同等で、LSIチップ63
は切り出して使う必要がある。すなわち一般にはデバイ
スホール61の大きさより所望の寸法だけ小さめのリー
ドフレーム切断ホール62からリードフレームが切断さ
れる。第5図(b)はテープキャリヤ60より切り出さ
れたLSIチップ63を示し、リードフレーム64は後
述のアウターリードボンディングとして使用される。な
お、第5図(a>に示すリードフレーム切断ホール62
の寸法は、予め用意する印刷配線板が備えるアウターリ
ードポンディングパッドに対応して決定される。第5図
(c)は予め用意したハイブリッド用の印刷配線板(フ
ィルム基板、セラミック基板)にLSIチ・ツブがアウ
ターリードボンディングされた状態を示し、印刷配線板
70はハイブリッド集積回路が構築できるように、LS
Iチップも3.抵抗、コンデンサ等の電子部品75が搭
載可能なろうに構成され、LSIチップ63及び電子部
品75の相互接続用の配線パターン74を備えている。
キャリヤ、該テープキャリヤにインナーリードボンディ
ングされたLSIチップを切り出した状態、該LSIチ
ップを予め用意した印刷配線板に実装する状態を示す鳥
観図である。第5図(a)はテープキャリヤ60にLS
Iチップ63がインナーリードボンディングされたもの
を示すが、萌述のとおりインナーリードボンディングさ
れたものは、従来のDIRと同等で、LSIチップ63
は切り出して使う必要がある。すなわち一般にはデバイ
スホール61の大きさより所望の寸法だけ小さめのリー
ドフレーム切断ホール62からリードフレームが切断さ
れる。第5図(b)はテープキャリヤ60より切り出さ
れたLSIチップ63を示し、リードフレーム64は後
述のアウターリードボンディングとして使用される。な
お、第5図(a>に示すリードフレーム切断ホール62
の寸法は、予め用意する印刷配線板が備えるアウターリ
ードポンディングパッドに対応して決定される。第5図
(c)は予め用意したハイブリッド用の印刷配線板(フ
ィルム基板、セラミック基板)にLSIチ・ツブがアウ
ターリードボンディングされた状態を示し、印刷配線板
70はハイブリッド集積回路が構築できるように、LS
Iチップも3.抵抗、コンデンサ等の電子部品75が搭
載可能なろうに構成され、LSIチップ63及び電子部
品75の相互接続用の配線パターン74を備えている。
LSIチップ63の実装方法はLSIチップ63が有す
るリードフレーム64と印刷配線板70が備えるアウタ
ーリードボンディング用バッド73との位置合わせを行
なった後、熱圧着を行なってアウターリードボンディン
グが完了する。
るリードフレーム64と印刷配線板70が備えるアウタ
ーリードボンディング用バッド73との位置合わせを行
なった後、熱圧着を行なってアウターリードボンディン
グが完了する。
なお電子部品75は印刷配線板70に対して一般に半田
付は実装される。
付は実装される。
上述した従来のテープキャリヤは、単にLSIチップに
対し外部リードを設ける、つまりDIPと同等のものに
過ぎず、インナーリードボンディングされたLSIチッ
プは単なるデバイスでしかなかったので、ハイブリッド
集積回路を構築するときには、改めてテープキャリヤか
らLSIチップを切り出して予め用意した印刷配線板に
アウターリードボンディングする必要があり、製造工程
も複雑となる欠点がある。
対し外部リードを設ける、つまりDIPと同等のものに
過ぎず、インナーリードボンディングされたLSIチッ
プは単なるデバイスでしかなかったので、ハイブリッド
集積回路を構築するときには、改めてテープキャリヤか
らLSIチップを切り出して予め用意した印刷配線板に
アウターリードボンディングする必要があり、製造工程
も複雑となる欠点がある。
本発明のテープキャリヤは、少なくとも1つのLSIチ
ップの実装領域と、抵抗、コンデンサ等の電子部品搭載
領域と、外部入出力端子とを備え、テープキャリヤにハ
イブリッド集積回路機能を持たせている。
ップの実装領域と、抵抗、コンデンサ等の電子部品搭載
領域と、外部入出力端子とを備え、テープキャリヤにハ
イブリッド集積回路機能を持たせている。
〔実施例J
次に、本発明について第1図、第2図を参照して説明す
る。
る。
第1図は本発明のテープキャリヤの一実施例を示す鳥肌
図、第2図は第1図におけるtFJ面図である。
図、第2図は第1図におけるtFJ面図である。
同図において、テープキャリヤ1は従来のテープキャリ
ヤと同様にスプロケットホール2及びデバイスポール7
を打抜き加工し銅箔をラミネートした後、リードフレー
ム6及び電子部品4を搭載するためパッドが、さらに相
互配線用の配線パターン5がエツチングにより配される
。なおリードフレーム先端部9はデバイスホール7より
中側にインナーリードボンディング8が可能なように突
き出されて構成される。また必要に応じて外部入出力端
子10を有する。
ヤと同様にスプロケットホール2及びデバイスポール7
を打抜き加工し銅箔をラミネートした後、リードフレー
ム6及び電子部品4を搭載するためパッドが、さらに相
互配線用の配線パターン5がエツチングにより配される
。なおリードフレーム先端部9はデバイスホール7より
中側にインナーリードボンディング8が可能なように突
き出されて構成される。また必要に応じて外部入出力端
子10を有する。
LSIチップ3のテープキャリヤ1へのインナーリード
ボンディング8は第3.4図で述べた方法で行なわれ、
テープキャリヤ11\の実装が完了する。その後、抵抗
、コンデンサ等の電子部品4を実装(半田付は等)して
、ハイブリッド集積回路が構築される。すなわちテープ
キャリヤ1は、すでにハイブリッド集積回路の構成か可
能なように印刷配線板としての機能とLSIチップのイ
ンナーリードボンディング用の機能を兼ね備えており、
従来例のテープキャリヤのようにLSIチップの外部入
出力端子を設けるだけのものとは異なっている。
ボンディング8は第3.4図で述べた方法で行なわれ、
テープキャリヤ11\の実装が完了する。その後、抵抗
、コンデンサ等の電子部品4を実装(半田付は等)して
、ハイブリッド集積回路が構築される。すなわちテープ
キャリヤ1は、すでにハイブリッド集積回路の構成か可
能なように印刷配線板としての機能とLSIチップのイ
ンナーリードボンディング用の機能を兼ね備えており、
従来例のテープキャリヤのようにLSIチップの外部入
出力端子を設けるだけのものとは異なっている。
本実施例では、ハイブリッド集積回路として必要なLS
Iナツプ3と電子部品4を搭載した後に、破線Aで示す
位置でテープキャリヤ1を切断すれば、同一のハイブリ
ッド集積回路の大量生産が可能となる。また、従来のテ
ープキャリヤ方式では必要であったアウターリードボン
ディングも不必要となり、かつ予め印刷配線板を用意す
る必要もない。
Iナツプ3と電子部品4を搭載した後に、破線Aで示す
位置でテープキャリヤ1を切断すれば、同一のハイブリ
ッド集積回路の大量生産が可能となる。また、従来のテ
ープキャリヤ方式では必要であったアウターリードボン
ディングも不必要となり、かつ予め印刷配線板を用意す
る必要もない。
なお、本実施例ではLSIチップが1個の場合について
説明したが、LSIチップが複数個になっても良いこと
は言うまでもない。
説明したが、LSIチップが複数個になっても良いこと
は言うまでもない。
以上説明したように本発明は、テープキャリヤそのもの
にハイブリッド集積回路機能を持たせることにより、同
一のハイブリッド集積回路を大量生産できる効果がある
。また、アウターリードボンディングが不用になり、予
め印刷配線板を用意する必要もないので、経済的になる
効果がある。
にハイブリッド集積回路機能を持たせることにより、同
一のハイブリッド集積回路を大量生産できる効果がある
。また、アウターリードボンディングが不用になり、予
め印刷配線板を用意する必要もないので、経済的になる
効果がある。
第1図は本発明のテープキャリヤの一実施例を示す鳥肌
図、第2図は第1図における断面図、第3図は従来のテ
ープキャリヤの一例を示す鳥肌図、第4図は第3図にお
いてインナーリードボンディングされる状態を示す模式
的側面図、第5図(a)は従来のテープキャリヤを示す
鳥肌図、(b)はテープキャリヤがらLSIチップを切
り出した鳥肌図7 (c)は予め用意した印刷配線板に
実装する状態を示す鳥肌図である。 1.50.60・・・テープキャリヤ、2.51・・・
スプロケットホール、3,55.63・ LSIチップ
、4.75・・・電子部品、5,74・・・配線パター
ン、6.53.64・・・リードフレーム、7,52.
61・・・デバイスホール、8・・・インナーリードボ
ンディング、9,54・・・リードフレーム先端部、1
0・・・外部入出力端子、73・・・アウターリードボ
ンディング用パッド、70・・・印刷配線板。 ’151図 M2図
図、第2図は第1図における断面図、第3図は従来のテ
ープキャリヤの一例を示す鳥肌図、第4図は第3図にお
いてインナーリードボンディングされる状態を示す模式
的側面図、第5図(a)は従来のテープキャリヤを示す
鳥肌図、(b)はテープキャリヤがらLSIチップを切
り出した鳥肌図7 (c)は予め用意した印刷配線板に
実装する状態を示す鳥肌図である。 1.50.60・・・テープキャリヤ、2.51・・・
スプロケットホール、3,55.63・ LSIチップ
、4.75・・・電子部品、5,74・・・配線パター
ン、6.53.64・・・リードフレーム、7,52.
61・・・デバイスホール、8・・・インナーリードボ
ンディング、9,54・・・リードフレーム先端部、1
0・・・外部入出力端子、73・・・アウターリードボ
ンディング用パッド、70・・・印刷配線板。 ’151図 M2図
Claims (1)
- LSI実装の一形態であるテープキャリヤ方式におい
て、少なくとも1つのLSIチップ実装領域と、複数の
抵抗、コンデンサ等の電子部品搭載領域と、外部入出力
端子とを備え、ハイブリッド集積回路機能を有すること
を特徴とするテープキャリヤ方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6651186A JPS62222644A (ja) | 1986-03-24 | 1986-03-24 | テ−プキヤリヤ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6651186A JPS62222644A (ja) | 1986-03-24 | 1986-03-24 | テ−プキヤリヤ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62222644A true JPS62222644A (ja) | 1987-09-30 |
Family
ID=13317940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6651186A Pending JPS62222644A (ja) | 1986-03-24 | 1986-03-24 | テ−プキヤリヤ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62222644A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473414B1 (ko) * | 2001-08-10 | 2005-03-09 | 스테코 주식회사 | 표면실장형 반도체제품을 탑재한 탭 패키지구조 |
-
1986
- 1986-03-24 JP JP6651186A patent/JPS62222644A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473414B1 (ko) * | 2001-08-10 | 2005-03-09 | 스테코 주식회사 | 표면실장형 반도체제품을 탑재한 탭 패키지구조 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5319243A (en) | Electronic assembly with first and second substrates | |
KR920007120B1 (ko) | 표면장착용 배선기판의 제조방법 | |
JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
JPH05198732A (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
JPS62222644A (ja) | テ−プキヤリヤ | |
JPH01289273A (ja) | 配線基板 | |
JPS616832A (ja) | 実装体 | |
JP2513724B2 (ja) | 半導体装置用キヤリアテ―プ | |
JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
JPH05259372A (ja) | ハイブリッドic | |
JPS58178544A (ja) | リ−ドフレ−ム | |
JP3263863B2 (ja) | ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法 | |
JPH0639479Y2 (ja) | プリント配線板 | |
JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
JPS60160641A (ja) | リ−ドレスパツケ−ジicの基板実装方法 | |
JPH0299394A (ja) | メモリーカードモジュール | |
JPS61225827A (ja) | 半導体素子の実装構造 | |
JPH077039A (ja) | 半導体装置の製造方法 | |
JPH05259214A (ja) | 半導体装置 | |
JPS6386462A (ja) | ソリツド・ステ−ト・リレ−の製造方法 | |
JPS61124158A (ja) | 複合電子部品 | |
JPH06252332A (ja) | 電子デバイスの実装基板 | |
JPH0548239A (ja) | 回路基板の形成方法 | |
JPH0621156A (ja) | 多層フィルムキャリヤ | |
JPH036036A (ja) | プリント配線板の製造方法及び該方法に使用するフレキシブルプリント配線板 |