JPH077039A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH077039A JPH077039A JP5147246A JP14724693A JPH077039A JP H077039 A JPH077039 A JP H077039A JP 5147246 A JP5147246 A JP 5147246A JP 14724693 A JP14724693 A JP 14724693A JP H077039 A JPH077039 A JP H077039A
- Authority
- JP
- Japan
- Prior art keywords
- board
- chip
- sub
- inner lead
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体素子の組立てやプリント板ユ
ニットの実装に用いるＴＡＢテープのインナーリードの
構成に関し、実装するチップやプリント板のサイズが異
なっても、少ない品種で汎用的に用いることが出来、低
コスト化に繋がるＴＡＢデープを供給することを目的と
する。 【構成】 インナーリード１が一定のリードピッチで連
続的に並列して設けられているＴＡＢテープ２をサブボ
ード、或いはＩＣチップ６の端子数に合わせて切断し、
フォーミングを行った後、該インナーリード１を用いて
サブボード、或いはＩＣチップ６とマザーボード７の各
パッド９上の半田10を繋ぐように、ボンディングツール
８により、サブボード、或いはＩＣチップ６の各辺毎に
一括してそれぞれボンディングするように構成する。
ニットの実装に用いるＴＡＢテープのインナーリードの
構成に関し、実装するチップやプリント板のサイズが異
なっても、少ない品種で汎用的に用いることが出来、低
コスト化に繋がるＴＡＢデープを供給することを目的と
する。 【構成】 インナーリード１が一定のリードピッチで連
続的に並列して設けられているＴＡＢテープ２をサブボ
ード、或いはＩＣチップ６の端子数に合わせて切断し、
フォーミングを行った後、該インナーリード１を用いて
サブボード、或いはＩＣチップ６とマザーボード７の各
パッド９上の半田10を繋ぐように、ボンディングツール
８により、サブボード、或いはＩＣチップ６の各辺毎に
一括してそれぞれボンディングするように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の組立てや
プリント板ユニットの実装に関するＴＡＢテープのイン
ナーリードの構成に関する。
プリント板ユニットの実装に関するＴＡＢテープのイン
ナーリードの構成に関する。
【０００２】近年、電子回路を構成する半導体素子やそ
の他の回路部品を搭載したサブボードをプリント板のマ
ザーボードに装着する方式として、微細化、低コスト化
に対応するためにＴＡＢ方式が多く用いられるようにな
った。
の他の回路部品を搭載したサブボードをプリント板のマ
ザーボードに装着する方式として、微細化、低コスト化
に対応するためにＴＡＢ方式が多く用いられるようにな
った。
【０００３】しかし、プリント板等、電子回路部品の製
造には、未だ低歩留、高コスト等の問題点も多く、これ
らの解決策が必要となる。
造には、未だ低歩留、高コスト等の問題点も多く、これ
らの解決策が必要となる。
【０００４】
【従来の技術】図３は従来例の説明図である。図におい
て、１はインナーリード、２はＴＡＢテープ、３はポリ
イミドフィルム、４はスプロケットホール、５はポリイ
ミドフィルムの無い部分、６はサブボード、或いはＩＣ
チップ、７はマザーボード、８はボンディングツール、
９はパッド、10は半田である。
て、１はインナーリード、２はＴＡＢテープ、３はポリ
イミドフィルム、４はスプロケットホール、５はポリイ
ミドフィルムの無い部分、６はサブボード、或いはＩＣ
チップ、７はマザーボード、８はボンディングツール、
９はパッド、10は半田である。
【０００５】従来、ＴＡＢ(Tape Automated Bonding)は
ポリイミド等の可撓性の軟質プラスチックフィルムに銅
箔等のリード配線を四方向、或いは図３（ａ）に示すよ
うに並列に形成し、このリード配線を半導体チップのパ
ッドとバンプを介して結線するものであり、ワイヤボン
ディングに替わり、一括接着が可能で低コスト化が図ら
れている。
ポリイミド等の可撓性の軟質プラスチックフィルムに銅
箔等のリード配線を四方向、或いは図３（ａ）に示すよ
うに並列に形成し、このリード配線を半導体チップのパ
ッドとバンプを介して結線するものであり、ワイヤボン
ディングに替わり、一括接着が可能で低コスト化が図ら
れている。
【０００６】ＴＡＢテープは通常、35、45、70ｍｍの規
格幅で、４.7ｍｍピッチのスプロケホールで自動的に送
られ、一つ一つのザブボード、或いはＩＣチップをマザ
ーボに一括してインナーリードボンディングを行う。
格幅で、４.7ｍｍピッチのスプロケホールで自動的に送
られ、一つ一つのザブボード、或いはＩＣチップをマザ
ーボに一括してインナーリードボンディングを行う。
【０００７】即ち、従来のＴＡＢテープの使用方法は、
先ず、図３（ｂ）に示すように、電子回路部品を搭載し
たザブボード或いはＩＣチップ６と、サブボード６を装
填するマザーボード７のプリント基板上の両方のパッド
９に約10μｍの厚さに予備の半田10を施す。
先ず、図３（ｂ）に示すように、電子回路部品を搭載し
たザブボード或いはＩＣチップ６と、サブボード６を装
填するマザーボード７のプリント基板上の両方のパッド
９に約10μｍの厚さに予備の半田10を施す。
【０００８】次に、図３（ｃ）に示すように、マザーボ
ード７に接着剤を塗布し、サブボード６を所定の位置に
搭載し、仮固定を行う。そして、別工程にて、図３
（ｄ）に示すように、ＴＡＢテープ２を金型でリードカ
ット、及びフォーミングを行なう。
ード７に接着剤を塗布し、サブボード６を所定の位置に
搭載し、仮固定を行う。そして、別工程にて、図３
（ｄ）に示すように、ＴＡＢテープ２を金型でリードカ
ット、及びフォーミングを行なう。
【０００９】続けて、そのＴＡＢテープ２をボンディン
グツール８にて吸着後、図３（ｅ）に示すように、先程
の積み重ねたサブボード６とマザーボード７上でそれら
の位置決めを行い、加熱・加圧してＴＡＢテープ２を半
田10にて接続していた。
グツール８にて吸着後、図３（ｅ）に示すように、先程
の積み重ねたサブボード６とマザーボード７上でそれら
の位置決めを行い、加熱・加圧してＴＡＢテープ２を半
田10にて接続していた。
【００１０】
【発明が解決しようとする課題】このようなＴＡＢテー
プは、チップのサイズやパッドのピッチが異なる毎に専
用のピッチやインナーリード数のＴＡＢテーブを揃える
必要があり、サブテープの基板サイズやＩ／Ｏ（入出力
端子数）によってＴＡＢテープを一品一様に準備しなけ
ればならず、小種類のＴＡＢデープを効率的に共通で使
用できない欠点があった。
プは、チップのサイズやパッドのピッチが異なる毎に専
用のピッチやインナーリード数のＴＡＢテーブを揃える
必要があり、サブテープの基板サイズやＩ／Ｏ（入出力
端子数）によってＴＡＢテープを一品一様に準備しなけ
ればならず、小種類のＴＡＢデープを効率的に共通で使
用できない欠点があった。
【００１１】本発明は、上記の点を鑑み、実装するチッ
プやプリント板のサイズが異なっても、少ない品種で汎
用的に用いることが出来、低コスト化に繋がるＴＡＢデ
ープを供給することを目的とする。
プやプリント板のサイズが異なっても、少ない品種で汎
用的に用いることが出来、低コスト化に繋がるＴＡＢデ
ープを供給することを目的とする。
【００１２】
【課題を解決するための手段】図１、図２は本発明の原
理説明図である。図において、図において、１はインナ
ーリード、２はＴＡＢテープ、３はポリイミドフィル
ム、４はスプロケットホール、５はポリイミドフィルム
の無い部分、６はサブボード、或いはＩＣチップ、７は
マザーボード、８はボンディングツール、９はパッド、
10は半田である。
理説明図である。図において、図において、１はインナ
ーリード、２はＴＡＢテープ、３はポリイミドフィル
ム、４はスプロケットホール、５はポリイミドフィルム
の無い部分、６はサブボード、或いはＩＣチップ、７は
マザーボード、８はボンディングツール、９はパッド、
10は半田である。
【００１３】上記問題点の解決の手段として、本発明で
は、図１に示すように、所定のピッチで並列しているイ
ンナーリード１をＴＡＢテープ２のポリイミドフィルム
３上に連続的に無数に形成する。
は、図１に示すように、所定のピッチで並列しているイ
ンナーリード１をＴＡＢテープ２のポリイミドフィルム
３上に連続的に無数に形成する。
【００１４】即ち、本発明の目的は、インナーリード１
が一定のリードピッチで連続的に並列して設けられてい
るＴＡＢテープ２をサブボード、或いはＩＣチップ６の
端子数に合わせて切断し、フォーミングを行った後、該
インナーリード１を用いてサブボード、或いはＩＣチッ
プ６とマザーボード７の各パッド９上の半田10を繋ぐよ
うに、ボンディングツール８により、サブボード、或い
はＩＣチップ６の各辺毎に一括してそれぞれボンディン
グすることにより達成される。
が一定のリードピッチで連続的に並列して設けられてい
るＴＡＢテープ２をサブボード、或いはＩＣチップ６の
端子数に合わせて切断し、フォーミングを行った後、該
インナーリード１を用いてサブボード、或いはＩＣチッ
プ６とマザーボード７の各パッド９上の半田10を繋ぐよ
うに、ボンディングツール８により、サブボード、或い
はＩＣチップ６の各辺毎に一括してそれぞれボンディン
グすることにより達成される。
【００１５】
【作用】本発明のＴＡＢテープを用いることにより、異
なったチップサイズのサブボードやチップがあっても、
リードピッチが同じならば、インナーリードをカット、
或いはフォーミングする金型を交換するのみで一種類の
ＴＡＢテープで対応することが出来る。
なったチップサイズのサブボードやチップがあっても、
リードピッチが同じならば、インナーリードをカット、
或いはフォーミングする金型を交換するのみで一種類の
ＴＡＢテープで対応することが出来る。
【００１６】
【実施例】図２は本発明の一実施例の説明図である。図
において、１はインナーリード、２はＴＡＢテープ、３
はポリイミドフィルム、４はスプロケットホール、５は
ポリイミドフィルムの無い部分、６はサブボード、或い
はＩＣチップ、７はマザーボード、８はボンディングツ
ール、９はパッド、10は半田である。
において、１はインナーリード、２はＴＡＢテープ、３
はポリイミドフィルム、４はスプロケットホール、５は
ポリイミドフィルムの無い部分、６はサブボード、或い
はＩＣチップ、７はマザーボード、８はボンディングツ
ール、９はパッド、10は半田である。
【００１７】本発明の一実施例について説明する。図２
（ａ）に平面図で示すように、ＴＡＢテープ２からピッ
チサイズ０.5ｍｍ、インナーリード幅０.3ｍｍ、インナ
ーリード間隔０.2ｍｍのインナーリード１の部分をサブ
ボード６のサイズに合わせて、金型を用いて所定の長さ
にカットし、続いてインナーリード１がサブボード６及
びマザーボード７にボンディングしやすいように加熱し
てフォーミング（成形）する。
（ａ）に平面図で示すように、ＴＡＢテープ２からピッ
チサイズ０.5ｍｍ、インナーリード幅０.3ｍｍ、インナ
ーリード間隔０.2ｍｍのインナーリード１の部分をサブ
ボード６のサイズに合わせて、金型を用いて所定の長さ
にカットし、続いてインナーリード１がサブボード６及
びマザーボード７にボンディングしやすいように加熱し
てフォーミング（成形）する。
【００１８】次に、図２（ｂ）に断面図で示すように、
成形したインナーリード１はサブボード６の一辺づつボ
ンディングツール８を用いて 280℃で５秒分間圧着し
て、サブボード６ならびにマザーボード７のパッド９上
の半田10に一括してボンディングする。これをサブボー
ド６並びにマザーボード７の四辺にそれぞれ繰り返して
都合４回行う。
成形したインナーリード１はサブボード６の一辺づつボ
ンディングツール８を用いて 280℃で５秒分間圧着し
て、サブボード６ならびにマザーボード７のパッド９上
の半田10に一括してボンディングする。これをサブボー
ド６並びにマザーボード７の四辺にそれぞれ繰り返して
都合４回行う。
【００１９】ボンディングの完了した状態の平面図を図
２（ｃ）に示す。
２（ｃ）に示す。
【００２０】
【発明の効果】本発明によれば、ＴＡＢテープのインナ
ーリード形成をボード毎に行わず、所定のリードピッチ
で連続的に配列することにより、サブボードのサイズや
入出力ピンの数が変わっても、リードピッチが同じであ
る限りは一種類のＴＡＢテープを共用して用いることが
できる。
ーリード形成をボード毎に行わず、所定のリードピッチ
で連続的に配列することにより、サブボードのサイズや
入出力ピンの数が変わっても、リードピッチが同じであ
る限りは一種類のＴＡＢテープを共用して用いることが
できる。
【００２１】そのため、歩留り向上とともに、低コスト
のＴＡＢテープを提供することが可能となる。
のＴＡＢテープを提供することが可能となる。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の説明図
【図３】 従来例の説明図
１ インナーリード ２ ＴＡＢテープ ３ ポリイミドフィルム ４ スプロッケットホール ５ ポリイミドフィルムの無い部分 ６ サブボード、或いはＩＣチップ ７ マザーボード ８ ボンディングツール ９ パッド 10 半田
Claims (1)
- 【請求項１】 インナーリード(1) が一定のリードピッ
チで連続的に並列して設けられているＴＡＢテープ(2)
をサブボード、或いはＩＣチップ(6) の端子数に合わせ
て切断し、フォーミングを行った後、該インナーリード
(1) を用いて該サブボード、或いはＩＣチップ(6) とマ
ザーボード(7) の各パッド(9) 上の半田(10)を繋ぐよう
に、ボンディングツール(8) により、該サブボード、或
いはＩＣチップ(6) の各辺毎に一括してそれぞれボンデ
ィングすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147246A JPH077039A (ja) | 1993-06-18 | 1993-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147246A JPH077039A (ja) | 1993-06-18 | 1993-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077039A true JPH077039A (ja) | 1995-01-10 |
Family
ID=15425891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147246A Withdrawn JPH077039A (ja) | 1993-06-18 | 1993-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077039A (ja) |
-
1993
- 1993-06-18 JP JP5147246A patent/JPH077039A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4177519A (en) | Electronic control assembly mounted on a flexible carrier and manufacture thereof | |
| US6903464B2 (en) | Semiconductor die package | |
| JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JPH077039A (ja) | 半導体装置の製造方法 | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0582713A (ja) | マルチチツプモジユール及びその製造方法 | |
| JPH01120856A (ja) | リードフレーム | |
| JPH08167676A (ja) | 半導体装置 | |
| JPH0462457B2 (ja) | ||
| JP2836208B2 (ja) | フィルムキャリアテープ | |
| JPS62222644A (ja) | テ−プキヤリヤ | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPS59152656A (ja) | 半導体装置 | |
| KR100377467B1 (ko) | 반도체패키지용 써킷테이프의 라미네이션 방법 | |
| US20050094383A1 (en) | Substrate for use in forming electronic package | |
| JPS6035527A (ja) | 半導体装置の製造法およびそれに用いるテ−プ | |
| JP2777114B2 (ja) | テープキャリア | |
| JPH09232505A (ja) | マルチチップモジュールの製造方法及びマルチチップモジュール | |
| JPH06318666A (ja) | セラミックパッケージ | |
| JP2006071508A (ja) | 半導体装置の製造方法 | |
| JPH04320057A (ja) | フィルムキャリア | |
| JPH05129365A (ja) | フイルムキヤリアを用いたｉｃの実装方法 | |
| JPH11307589A (ja) | テープキャリアパッケージとその製造方法 | |
| JPH01217933A (ja) | テープキャリア | |
| JP2000332143A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |