DE3708309A1 - Chip-packung - Google Patents

Chip-packung

Info

Publication number
DE3708309A1
DE3708309A1 DE19873708309 DE3708309A DE3708309A1 DE 3708309 A1 DE3708309 A1 DE 3708309A1 DE 19873708309 DE19873708309 DE 19873708309 DE 3708309 A DE3708309 A DE 3708309A DE 3708309 A1 DE3708309 A1 DE 3708309A1
Authority
DE
Germany
Prior art keywords
cavity
chip
substrate
conductors
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873708309
Other languages
English (en)
Inventor
Carl E Hoge
Timothy Patrick Patterson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Corp
Original Assignee
Western Digital Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Corp filed Critical Western Digital Corp
Publication of DE3708309A1 publication Critical patent/DE3708309A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die Erfindung betrifft gedruckte Schaltungskarten und insbesondere das Einkapseln und Befestigen von inte­ grierten Schaltungschips.
Es gibt verschiedenartige Verfahren, um integrierte Schaltungschips zu verpacken und sie auf einer gedruck­ ten Schaltungskarte zu befestigen. Das vermutlich am meisten angewandte Verfahren besteht darin, einen Chip in Epoxyd-Harz einzukapseln oder ihn in einer kerami­ schen Verpackung einzuschließen. Bei diesem Verfahren wird der Chip zuerst am Mittelpunkt mehrerer sich radi­ al erstreckender Leitungen angebracht. Dann werden fei­ ne Drähte auf Bondinseln auf dem Chip geschweißt. Das entgegengesetzte Ende jedes dieser Drähte wird mit dem inneren Ende einer der radialen Leitungen verschweißt. Dieser Vorgang des elektrischen Verbindens des Chips mit den Leitungen mittels feiner Drähte wird als "Drahtbonden" ("wire bonding") bezeichnet. Der Chip und das innere Ende jeder radialen Leitung werden dann in Epoxyd-Harz eingekapselt oder in Keramik eingeschlos­ sen, wobei das äußere Ende jeder Leitung zugänglich bleibt. Die zugänglichen Enden der Leitungen werden abwärts gebogen, so daß sie in die Fassung für einen Schaltungschip gesteckt oder direkt auf die gedruckte Schaltungskarte gelötet werden können. Auf diese Weise wird der Chip elektrisch und mechanisch mit der ge­ druckten Schaltungskarte verbunden.
Dieses Verfahren zum Befestigen und Verpacken von inte­ grierten Schaltungen weist mehrere Vorteile auf. Bei­ spielsweise werden integrierte Schaltungschips gele­ gentlich beschädigt, wenn Drähte auf die Drahtbondin­ seln auf der Chipoberfläche geschweißt werden. Deshalb müssen die Chips getestet werden, nachdem sie mit den Leitungen drahtverbondet worden sind. Bei diesem Ver­ fahren läßt sich jeder Chip testen, nachdem er im Epo­ xyd-Harz eingekapselt oder in der Keramikverpackung eingeschlossen worden ist, jedoch bevor er mit der Schaltungskarte verbunden wird. Wenn der Chip nicht korrekt funktioniert, läßt er sich entnehmen und durch einen funktionierenden Chip ersetzen. Wenn zudem eine fertigmontierte Schaltungskarte nicht korrekt funktio­ nieren sollte, läßt sich der defekte Chip leicht aus seiner Fassung entnehmen oder durch Löten von der Plat­ te lösen und durch einen funktionsfähigen Chip erset­ zen.
Die Epoxyd-Harz- und Keramik-Packungsmaterialien dienen auch zum Schützen des Chips vor Feuchtigkeit und ande­ ren schädigenden Außeneinflüssen, die ein Korrodieren der Drahtbondverbindungen bewirken könnten. Jedoch be­ steht der Nachteil dieses Verfahrens darin, daß jeder individuell verpackte Chip einen vergleichsweise großen Raum auf der gedruckten Schaltungskarte beansprucht. Somit ist die Dichte, mit der individuell verpackte Chips auf einer Platte angeordnet werden können, durch die Außenabmessungen der Chipverpackungen beschränkt.
Ein anderes Verfahren zum Befestigen integrierter Schal­ tungen auf gedruckten Schaltungskarten wird als "Chip­ auf-Platte" ("chip-on-board") - Verfahren bezeichnet. Bei dem Chip-auf-Platte-Verfahren wird ein unverpackter integrierter Schaltungschip direkt auf die Oberfläche der gedruckten Schaltungskarte geleimt oder gelötet. Der Chip wird dann direkt auf die gedruckten Leiter ("Bahnen" -"traces"- genannt) der gedruckten Schal­ tungskarte drahtgebondet. Zum Schutz des Chips, welcher sonst den Außenbedingungen ausgesetzt wäre, werden der Chip und die Drahtverbindungen anschließend mit einem Tropfen Epoxyd-Harz bedeckt.
Das Chip-auf-Platte-Verfahren läßt sich sich kostengün­ stiger ausführen als das zuvor beschriebene individuel­ le Einkapselungsverfahren, da das Chip-auf-Platte-Ver­ fahren keine individuellen Schutzkapseln für jeden Chip erfordert. Da keine individuellen Kapseln verwendet werden, beansprucht zudem jeder auf diese Weise befe­ stigte Chip wesentlich weniger Raum auf der gedruckten Schaltungskarte als ein entsprechender eingekapselter Chip. Somit lassen sich durch das Chip-auf-Platte-Ver­ fahren befestigte Chips dichter auf einer Platte zusam­ menballen.
Allerdings hat das Chip-auf-Platte-Verfahren mehrere Nachteile. Wie zuvor erwähnt, werden Chips gelegentlich während des Drahtbondens beschädigt. Da es generell unpraktisch ist, jeden einzelnen Chip unmittelbar nach dem Drahtverbonden des Chips mit der Platte zu testen, muß somit das Testen verschoben werden, bis alle ein­ zelnen integrierten Schaltungschips auf der Platte be­ festigt und mit dieser drahtverbondet worden sind. An­ schließend muß die gesamte Platte als eine ganze Funk­ tionseinheit getestet werden. Dieses Verfahren führt zu einem vergleichsweise hohen Prozentanteil von defekten Platten, da die Wahrscheinlichkeit, eine funktionieren­ de Platte zu erhalten, nicht größer ist als das Produkt der Wahrscheinlichkeiten, daß jeder der Chips auf der Platte funktionsfähig ist.
Zudem können Platten mit auf diese Weise befestigten Chips nicht kostengünstig repariert werden, da defekte Chips manuell gelöst und ersetzt werden müssen. Dies stellt ein sehr kostspieliges Verfahren dar. Somit läßt sich das Chip-auf-Platte-Verfahren nur für die Vorrich­ tungen kostengünstig verwenden, die einen hohen Pro­ zentanteil funktionierender Platten aufweisen, und wenn die gesamte zusammengesetzte Platte vergleichsweise kostengünstig ist, so daß nur wenige Platten entfernt werden müssen und die defekten Platten ohne unnötige Kosten entfernbar sind.
Im Gegensatz zu diesen bekannten Verfahren kombiniert die Erfindung die vor dem Test gegebenen Vorteile des individuellen Chip-Einkapselungsverfahrens mit einem Großteil der Raumeinsparung des Chip-auf-Platte-Verfah­ rens.
Die Erfindung betrifft eine Chip-Packung mit Befesti­ gungsvorrichtung. Zusätzlich zu den Chips selbst weist die erfindungsgemäße Vorrichtung zwei andere Komponen­ ten auf, nämlich einen den Kontaktabstand spreizenden Verteiler (spreader) und ein Substrat.
Der Verteiler besteht aus einer Isolierplatte mit leit­ fähigen Leitungen, die auf einer Seite der Platte ange­ ordnet sind und sich zu deren Rand hin erstrecken. Vom Rand wegweisend und im wesentlichen in Richtung der Mitte der Platte werden ein oder mehrere integrierte Schaltungen auf der gleichen Seite der Platte wie die Leitungen befestigt. Der Chip oder die Chips werden anschließend mit den Verteilerleitungen drahtverbondet. Nachdem der oder die Chips am Verteiler befestigt und mit diesem drahtverbondet worden sind, läßt sich jede Verteiler- und Chip-Einheit individuell testen, um zu gewährleisten, daß beide funktionieren und als Teil einer vollständig zusammengesetzten Vorrichtung verläß­ lich arbeiten.
Das Substrat gleicht insofern einer herkömmlichen ge­ druckten Schaltungskarte, daß es verschiedenartige elek­ tronische Komponenten trägt und elektrisch untereinan­ der verbindet. Bahnen sind entweder auf der Oberfläche oder zwischen den inneren Schichten des Substrates oder an beiden Orten angeordnet. Die Bahnen bilden eine funk­ tionierende Schaltung, indem sie die verschiedenen auf dem Substrat befestigten elektronischen Komponenten verbinden.
Das erfindungsgemäße Substrat unterscheidet sich von vielen herkömmlichen gedruckten Schaltungskarten da­ durch, daß das Substat ein oder mehrere Hohlräume auf­ weist. Mehrere Bahnen stoßen gegen den Rand jedes Hohl­ raums. Diese Bahnen sind so angeordnet, daß sie die Leitungen auf dem Verteiler kontaktieren, wenn der Ver­ teiler mit nach unten gerichtetem Chip über dem Hohl­ raum plaziert ist.
In fertigmontiertem Zustand bedeckt der Verteiler die Öffnung des Hohlraums, wobei der Chip in den Hohlraum gerichtet ist und die Leitungen des Verteilers die an den Rand des Hohlraums grenzenden Bahnen kontaktieren. Auf diese Weise ist die integrierte Schaltung bzw. sind die Schaltungen, die auf dem Verteiler befestigt sind, durch die Leitungen und Bahnen passend mit verschiede­ nen anderen auf dem Substrat angeordneten elektroni­ schen Elementen verbunden. Zudem ist der Chip vor Um­ gebungsbedingungen geschützt, da er zwischen dem Ver­ teiler und den Hohlraumwänden verschlossen ist.
Bei der Erfindung sind verschiedene Verfahren möglich, um den Verteiler in Position zu halten. Beispielsweise läßt sich der Verteiler am Substrat halten, indem die an den Rand des Hohlraums grenzenden Bahnen mit den gegenüberliegenden Leitungen des Verteilers verlötet werden. Eine derartige Lötverbindung läßt sich z.B. durch eine erste Siebdruck-Lötpaste auf den Verteiler­ leitungen herstellen. Anschließend wird der Verteiler mit nach unten gerichtetem Chip über dem Hohlraum pla­ ziert, so daß die Verteilerleitungen gegen die an den Rand des Hohlraums grenzenden Bahnen anliegen. Dann werden die Ränder des Verteilers erhitzt, um die Löt­ paste zu schmelzen. Wenn sich das Lötmittel wieder ver­ festigt, schafft es eine elektrische und mechanische Verbindung zwischen dem Verteiler und dem Substrat.
Alternativ können gegenüberliegende Leiter auf dem Ver­ teiler und dem Substrat durch ein elektrisch leitendes Polymer aneinander befestigt werden. Das Polymer kann an den Verteilerleitungen in einem Siebdruckvorgang appliziert werden, der demjenigen zum Anwenden der Löt­ paste gleicht. In diesem Fall hält das Polymer nach dem Aushärten den Verteiler fest in Position.
Das Substrat kann auch dreidimensional geformt sein, so daß es das Gehäuse einer elektronischen Vorrichtung bildet. In diesem Fall erfüllt das Substrat drei Funk­ tionen gleichzeitig: es bildet das Gehäuse der Vorrich­ tung, es funktioniert wie eine gedruckte Schaltungskar­ te und dient als Schutzpackung für die integrierte Schaltung.
Im folgenden werden Ausführungsformen der Erfindung im Zusammenhang mit den Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen integrierten Schaltungschip, der in der Mitte einer ersten Ausführungsform des Verteilers be­ festigt ist und der durch Drähte mit den Verteilerlei­ tungen verbunden ist;
Fig. 2 eine erste Ausführungsform des als Formkörper ausgebildeten Substrates mit einem einzigen großen Hohlraum zum Aufnehmen der Chip-Verteiler-Einheit und zwei kleinen Hohlräume zum Aufnehmen anderer Typen von elektronischen Schaltungskomponenten;
Fig. 3 einen Querschnitt des Substrats gemäß Fig. 2 längs der Linie 3-3, und eines integrierten Schaltungs­ chips, eines Verteilers und eines Kühlblechs innerhalb der öffnung des Substrathohlraums;
Fig. 4 einen integrierten Schaltungschip, der in der Mitte einer zweiten Ausführungsform des Verteilers be­ festigt ist, um dessen Rand ein Verschließring ausge­ bildet ist;
Fig. 5 einen Querschnitt des Verteilers gemäß Fig. 4 längs der Linie 5-5, der mit nach unten gerichtetem Chip in einem Substrat gezeigt ist, das einen Ver­ schließring aufweist, der dem Verschließring des Ver­ teilers gegenüberliegt;
Fig. 6 einen Querschnitt einer dritten Ausführungsform, bei der ein Verteiler mit nach unten gerichtetem Chip über einem Hohlraum im Substrat angeordnet ist und um den Umfang des Verteilers eine spitze thermoplastische Verschließkante geformt ist.
Fig. 1 bis 3 zeigen verschiedene Bestandteile der er­ sten Ausführungsform der Chip-Packung mit Befestigungs­ vorrichtung. Fig. 1 ist eine perspektivische Ansicht eines Verteilers 10. In dieser Figur ist ein Chip 12 mit einer metallisierten Bondinsel 14 in der Mitte einer Verteilerplatte 16 verlötet. Die Bondinsel 14 weist eine Kerbe 18 auf, die in Hinblick auf die vier­ seitige Symmetrie des Verteilers 10 und des Chips 12 zur Unterscheidung der Seiten dient, so daß der Vertei­ ler 10 korrekt auf dem Substrat plazierbar ist (vgl. Fig. 3). Feine Drähte 22 dienen zum elektrischen Ver­ binden oder "Drahtbonden" der Bondinseln 24 auf dem Chip 12 mit den passenden Kupferleitungen 26 auf dem Verteiler 10.
Fig. 1 zeigt einen Verteiler 10 mit vierundachtzig Lei­ tungen. ln dieser Figur hat der Verteiler 10 vierund­ vierzig Leitungen 26 mehr, als zum Verbinden jeder Bond­ insel 24 des Chip 12 erforderlich sind. Somit werden entsprechend dieser Figur einige Leitungen 26 nicht benutzt. Wenn jedoch mit dem Verteiler 10 ein Chip ver­ bondet würde, der 84 Außenverbindungen erfordert, wür­ den alle Leitungen 26 verwendet.
Fig. 2 ist eine perspektivische Ansicht eines Substrats 110. Das Substrat 110 weist einen Hohlraum 112 auf, die den Verteiler 10 aufnimmt, wobei der Chip 12 zum Hohlraum hin gerichtet ist. Die freien Enden mehrerer Kupferbahnen 114 sind um den Umfang des Hohlraums 112 angeordnet, so daß sie an den Verteilerleitungen 26 ausgerichtet und mit diesen verbunden sind. Die Bahnen 114 sind innerhalb des Substrats 110 laminiert und ver­ binden den auf dem Verteiler 10 befestigten Chip 12 passend mit verschiedenen anderen elektronischen Be­ standteilen, die auf dem Substrat 110 befestigbar sind.
Das Substrat 110 gemäß Fig. 2 weist zwei zusätzliche Hohlräume 116 auf, die bedarfsweise (nicht gezeigte) herkömmliche getrennte Vorrichtungen aufnehmen und in der Figur lediglich aus Gründen der Anschaulichkeit gezeigt sind. In der Praxis hat jedes Substrat weitere in oder auf ihm befestigte elektronische Komponenten sowie Bahnen, welche diese Komponenten, wie zum Funkti­ onieren der betreffenden Schaltung erforderlich, unter­ einander verbinden.
Die Ausführungsform gemäß Fig. 2 weist zudem leitende Streifen 117 auf, die längs des Randes des Substrates geordnet sind. Bahnen innerhalb des Substrates 110 verbinden die leitenden Streifen 117 und die ver­ schiedenen auf dem Substrat 110 befestigten elektroni­ schen Komponenten. Die Streifen 117 ermöglichen es, daß diese elektronischen Bestandteile über einen herkömm­ lichen Schaltungsplatten-Konnektor elektrisch mit ande­ ren Bestandteilen verbunden werden.
Fig. 3 ist ein Querschnitt des Substrates 110 gemäß Fig. 2 längs der Linie 3-3. Fig. 3 zeigt zudem die Chip-Verteiler-Einheit gemäß Fig. 1 in der Position an der Öffnung der Substratsaussparung 112. Wie aus Fig. 3 ersichtlich ist, ist der Verteiler 10 mit nach unten in den Hohlraum 112 gerichtetem Chip 12 orientiert, so daß der Chip 12 zwischen dem Verteiler 10 und den den Hohlraum 112 bildenden Wänden 210 des Substrats 110 eingekapselt ist.
Fig. 3 zeigt zudem das Kühlblech 212, das an der Seite des Verteilers 10 gegenüber dem Chip 12 befestigt ist. Abbildungsgemäß ist der Verteiler 10 in die Öffnung des Hohlraums 112 eingesetzt, so daß das Kühlblech 212 mit der Oberfläche des Substrats 110 bündig ist. Da das Kühlblech 212 der Atmosphäre ausgesetzt ist und einen größeren Oberflächenbereich als der Chip 12 hat, unter­ stützt das Kühlblech 212 die Kühlung des Chips 12, in­ dem es die Wärme vom Chip über den Verteiler aufnimmt und die aufgenommene Wärme in die umliegende Atmosphäre verteilt. Wunschgemäß können (nicht gezeigte) wärmelei­ tende Teile in die Verteilerplatte 16 eingepreßt sein. Ein Ende der wärmeleitenden Teile wäre mit der Bondin­ sel 14 und das andere Ende mit dem Kühlblech 212 ver­ bunden. Auf diese Weise würde Wärme vom Chip 12 über die wärmeleitenden Teile zum Kühlblech 212 geleitet.
Die Chip-Verteiler-Einheit läßt sich auf verschiedene Weise am Substrat 110 anbringen. Beispielsweise kann Lötpaste durch Siebdruck auf die Kupferleitungen 26 des Verteilers 10 aufgetragen werden. Wenn anschließend der Verteiler 10 über dem Hohlraum 112 plaziert wird, wobei der Chip 12 gemäß Fig. 3 zum Inneren des Hohlraums 112 weist, läßt sich die gesamte Einheit aus dem Substrat 110 und dem Verteiler 10 in einem Ofen plazieren, bis die Lötpaste schmilzt. Durch das geschmolzene Lötmittel wird jede Verteilerleitung 26 mit der gegenüberliegenden Bahn 114 verlötet. Somit müssen das Substrat 110 und der Verteiler 10 aus einem Isolierma­ terial bestehen, das der Temperatur von geschmolzenem Lötmittel standhält.
Nach dem Schmelzen der Lötpaste wird die gesamte Ein­ heit aus dem Ofen entfernt. Wenn sich das geschmolzene Lötmittel wieder verfestigt, verbindet es die Chip-Ver­ teiler-Einheit elektrisch und mechanisch mit dem Sub­ strat 110.
Die Chip-Verteiler-Einheit läßt sich auch am Substrat 110 anbringen, indem ein leitender Polymerleim durch Siebdruck auf die Leitungen 26 des Verteilers 10 aufge­ tragen wird. Zum Anbringen des Verteilers 10 an dem Substrat 110 wird der Verteiler 10 einfach umgekehrt und so über dem Hohlraum 112 plaziert, daß die Vertei­ lerleitungen 26 die an den Umfang des Hohlraums 112 grenzenden Bahnen 114 kontaktieren. Wenn das Polymer aushärtet, hält es den Verteiler 10 fest am Substrat 110 und verbindet die Verteilerleitungen 26 elektrisch mit den Bahnen 114.
Die Verteilerleitungen 26 der in Fig. 1 bis 3 gezeigten Ausführungsform erstrecken sich radial vom Mittelpunkt des Verteilers 10. Da jede Leitung 26 einen Abstand von der benachbarten Leitung 26 hat, könnte Flüssigkeit zwischen benachbarten Leitungen 26 hindurch in den Hohl­ raum 112 sickern und ein Korrodieren der elektrischen Kontakte zwischen dem Chip 12, den Verbindungsdrähten 22 und den Leitungen 26 bewirken. Zur Verhinderung die­ ses Effektes läßt sich gemäß Fig. 3 ein Isolierstreifen 214 zwischen dem Rand des Verteilers 10 und dem Sub­ strat plazieren.
Fig. 4 zeigt eine zweite Ausführungsform des Verteilers 310. Wie die zuvor beschriebene Ausführungsform ist beim Verteiler 310 gemäß Fig. 4 ein Chip 312 an einer Bondinsel 314 in der Mitte des Verteilers 310 befe­ stigt. Auch bei der Ausführungsform gemäß Fig. 4 ist eine Stufe 316 um den Rand des Verteilers 310 vorgese­ hen. Zudem ist ein verlötbarer Kupferdichtring 318 auf der Oberfläche der Stufe plaziert.
Fig. 5 ist ein Querschnitt des Verteilers 310 gemäß Fig. 4 längs der Linie 5-5 in Fig. 4. Fig. 5 zeigt ein Substrat 410 mit einem verlötbaren Kupferdichtring 412, der in einer Stufe 414 an der Öffnung des Substrathohl­ raums 416 ausgebildet ist. Der Dichtring 412 im Hohlraum ist dem Dichtring 318 im Verteiler 310 ge­ genüber angeordnet.
Bevor die Verteiler-Chip-Einheit gemäß Fig. 5 am Sub­ strat 410 angebracht wird, wird Lötpaste durch Sieb­ druck sowohl auf dem Dichtring 318 auf dem Verteiler 310 als auch auf die Leitungen 418 aufgetragen. Die Chip-Verteiler-Einheit wird dann bei abwärtsweisender Chipseite über dem Hohlraum 416 plaziert. Wenn die Lötpaste geschmolzen ist, werden gegenüberliegende Ver­ teilerleitungen 418 und Bahnen 420 wie bei der vorheri­ gen Ausführungsform zusammengelötet. Zusätzlich werden jedoch die beiden gegenüberliegenden Dichtringe 318, 412 zusammengelötet. Deshalb werden beim Wiedererhärten des Lötmittels nicht nur elektrische und mechanische Verbindungen zwischen gegenüberliegenden Leitungen und Bahnen geschaffen, sondern zudem eine hermetische Dich­ tung um den gesamten Hohlraum 416 herum. Diese Dichtung hält Feuchtigkeit vom Hohlraum ab.
Fig. 6 zeigt eine dritte Ausführungsform. Wie die Aus­ führungsform gemäß Fig. 4 weist auch diese Ausführungs­ form eine Stufe 510 um den Rand des Verteilers 512 auf. Der Verteiler 512 und das Substrat 520 bestehen aus einem thermoplastischen Material, und eine spitze Kante 514 ist an die Stufe 510 ausgebildet. Die Kante 514 erstreckt sich entlang der Stufe 510 um alle vier Sei­ ten des Verteilers 512. Bei Plazierung über dem Sub­ strathohlraum d abwärtsgerichtem Chip liegt die Spitze der Kante 514 auf einer Stufe 516, die an der Öffnung des Hohlraums 518 in dem Substrat 520 ausge­ bildet ist. Wie bei den beiden zuvor beschriebenen Aus­ führungsformen sind die Verteilerleitungen 522 mit den gegenüberliegenden Bahnen 524 an der Öffnung des Hohlraums 516 ausgerichtet. Da jedoch der Verteiler 512 auf der spitzen Kante 514 liegt, sind die Verteilerlei­ tungen 522 von den Bahnen 524 ferngehalten.
Wie bei der zuvor beschriebenen Ausführungsform werden die Leitungen 522 des Verteilers 512 mit Lötpaste be­ schichtet, bevor der Verteiler 512 über der Öffnung des Hohlraums 516 plaziert wird. Wenn ein Ultraschall­ schweißer 526 auf die freiliegende Rückfläche des Ver­ teilers 512 einwirkt, läßt die Reibung zwischen der Spitze der Verteilerkante 514 und ihrem Berührungsbe­ reich auf der Substratstufe 518 die Spitze der Kante 514 und die Stufe 518 zusammenschmelzen. Der Verteiler 512 sinkt dann in den Hohlraum 516, bis die Leitungen 522 auf den Bahnen 524 aufliegen. Die geschmolzene Kan­ te 514 bildet eine wasserundurchlässige Dichtung um den Substrathohlraum 516 herum.
Anschließend lassen sich die Leitungen 522 mit den Bah­ nen 524 verlöten, indem man die gesamte Einheit in einem Ofen plaziert, um die Lötpaste schmelzen zu las­ sen, und dann die Einheit abkühlen und die Paste wie­ dererhärten läßt. Auf diese Weise verbindet das Lötmit­ tel den Verteiler 512 elektrisch und mechanisch mit dem Substrat 520. Die durch Ultraschall geschmolzene Kante 514 um den Verteiler 512 unterstützt die Befestigung des Verteilers 512 am Substrat 520 und dichtet gleich­ zeitig den Chip 528 im Substrathohlraum 516 hermetisch ab.
Abgesehen von den drei beschriebenen Ausführungsformen sind verschiedene Abwandlungen der beschriebenen Vor­ richtung möglich. So z.B. können die Dichtringe gemäß Fig. 4 und 5 auf der gleichen Verteilerebene wie die Leitungen plaziert sein. Bei dieser Anordnung gäbe es keine Stufe um die Kante des Verteilers und keine ent­ sprechende Stufe im Substrat. Ebenso kann die spitze Kante gemäß Fig. 6 auf der gleichen Verteilerebene wie die Leitungen angeordnet sein.

Claims (16)

1. Packung für elektronische Bauteile zum Einkapseln und Kontaktieren des Bauteils, gekennzeichnet durch
ein isolierendes Substrat (110, 410, 520) mit einem Hohlraum (112, 416, 516) und mehreren für elektronische Bauteile vorgesehenen Verbindungsstellen, die auf dem Substrat (110, 410, 520) mit Abstand von dem Hohlraum (112, 416, 516) angeordnet sind;
mehrere erste Leiter (114, 420, 524), deren eines Ende jeweils mit Abstand um den Öffnungsumfang des Hohlraums (112, 416, 516) angeordnet ist, wobei die ersten Leiter (114, 420, 524) elektrisch mit den Verbindungsstellen für elektronische Bauteile verbunden sind;
einen Isolierteil (10, 310, 512), der die Öffnung des Hohlraums (112, 416, 516) bedeckt und dessen erste Sei­ te zum Inneren des Hohlraums (112, 416, 516) weist;
mehrere zweite Leiter (26, 418, 522), die derart auf der ersten Seite des Isolierteils (10, 310, 512) ange­ ordnet sind, daß jeder der zweiten Leiter (26, 418, 522) einen der ersten Leiter (114, 420, 524) kontak­ tiert;
einen elektronischen Bauteil (12, 312, 528), der auf der ersten Seite des Isolierteils (10, 310, 512) befestigt ist; und
Verbindungsvorrichtungen (22) zum elektrischen Verbin­ den des elektronischen Bauteils (12, 312, 528) mit den zweiten Leitern (26, 418, 522).
2. Packung nach Anspruch 1, dadurch gekennzeichnet, daß der auf der ersten Seite des Isolierteils (10, 310, 512) befestigte elektronische Bauteil ein intergrierter Schaltungschip (12, 312, 528) mit integrierter elektro­ nischer Schaltung ist.
3. Packung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß eine Dichtung (214; 318, 412) zwischen dem Substrat (110, 410, 520) und dem Isolierteil (10, 310, 512) den Hohlraum (112, 416, 516) hermetisch abdichtet.
4. Packung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß an der der ersten Seite entgegenge­ setzten zweiten Seite des Isolierteils (10, 310, 512) ein Kühlblech (212) befestigt ist.
5. Packung nach Anspruch 1, gekennzeichnet durch einen ersten Dichtmaterialstreifen (412) auf dem Sub­ strat (110, 410, 520), der die Öffnung des Hohlraums (112, 416, 516) außerhalb der Enden der ersten Leiter (114, 420, 524) umgibt;
einen zweiten Dichtmaterialstreifen (318) auf der er­ sten Seite des Isolierteils (10, 310, 512), der die zweiten Leiter (26, 418, 522) derart umgibt, daß der zweite Streifen (318) dem ersten Streifen (412) gegen­ überliegt; und
ein Dichtmittel zwischen dem ersten (412) und dem zwei­ ten Streifen (318) zum hermetischen Abdichten des Hohl­ raums (112, 416, 516).
6. Packung nach Anspruch 5, dadurch gekennzeichnet, daß das Dichtmittel ein Lötmittel ist.
7. Packung nach Anspruch 5, dadurch gekennzeichnet, daß das Dichtmittel ein elektrisch leitendes Polymer ist.
8. Packung für elektronische Bauteile zum Einkapseln und Kontaktieren des Bauteils, gekennzeichnet durch
ein isolierendes Substrat (110, 410, 520) mit einem Hohlraum (112, 416, 516) und mehreren für elektronische Bauteile vorgesehenen Verbindungsstellen, die auf dem Substrat (110, 410, 520) mit Abstand vom Hohlraum (112, 416, 516) angeordnet sind;
mehrere erste Leiter (114, 420, 524), deren eines Ende jeweils mit Abstand um den Öffnungsumfang des Hohlraums (112, 416, 516) angeordnet ist, wobei die ersten Leiter (114, 420, 524) elektrisch mit den Verbindungsstellen für elektronische Bauteile verbunden sind;
einen Isolierteil (10, 310, 512), der die Öffnung des Hohlraums (112, 416, 516) bedeckt und dessen erste Sei­ te zum Inneren des Hohlraums (112, 416, 516) weist;
mehrere zweite Leiter (26, 418, 522), die derart auf der ersten Seite des Isolierteils (10, 310, 512) ange­ ordnet sind, daß jeder der zweiten Leiter (26, 418, 522) einem der ersten Leiter (114, 420, 524) gegenüber­ liegt;
einen elektronischen Bauteil (12, 312, 528), der auf der ersten Seite des Isolierteils (10, 310, 512) befe­ stigt ist;
Verbindungsvorrichtungen (22) zum elektrischen Verbin­ den des elektronischen Bauteils (12, 312, 528) mit den zweiten Leitern (26, 418, 522); und
eine Kante (514) aus thermoplastischem Material, die von der ersten Seite des Isolierteils (10, 310, 512) vorsteht und die zweiten Leiter (26, 418, 522) umgibt.
9. Packung nach Anspruch 8, dadurch gekennzeichnet, daß der auf der ersten Seite des Isolierteils (10, 310, 512) befestigte elektronische Bauteil ein Schaltungs­ chip (12, 312, 528) mit integrierter elektronischer Schaltung ist.
10. Packung nach Anspruch 8, dadurch gekennzeichnet, daß an der der ersten Seite entgegengesetzten zweiten Seite des Isolierteils (10, 310, 512) ein Kühlblech (212) befestigt ist.
11. Packung nach Anspruch 8, dadurch gekennzeichnet, daß das Isoliersubstat (110, 410, 520), der Isolierteil (10, 310, 512) und die Kante (514) aus dem gleichen thermoplastischen Material bestehen.
12. Chip-Packung, gekennzeichnet durch
einen nicht leitenden Teil (10, 310, 512) mit einer ersten Seite;
eine Bondinsel (14, 314) für integrierte Schaltungs­ chips, die in der Mitte auf der ersten Seite angeordnet ist; und
mehrere elektrische Leitungen (26, 418, 522), die nur auf der ersten Seite des nicht leitenden Teils (10, 310, 512) und mit Abstand von der Bondinsel (14, 314) derart angeordnet sind, daß ein Ende jeder Leitung (26, 418, 522) näher zum Mittelpunkt des nicht leitenden Teils (10, 310, 512) angeordnet ist als das entgegen­ gesetzte Ende jeder Leitung (26, 418, 522).
13. Chip-Packung nach Anspruch 12, dadurch gekennzeich­ net, daß auf der ersten Seite ein Dichtmaterialstreifen (214; 318, 412) die Leitungen (26, 418, 522) umgibt.
14. Chip-Packung nach Anspruch 12, dadurch gekennzeich­ net, daß eine Kante (514) aus thermoplastischem Mate­ rial von der ersten Seite vorsteht und die Leitungen (26, 418, 522) umgibt.
15. Chip-Packung nach Anspruch 12, gekennzeichnet durch
einen integrierten Schaltungschip (12, 312, 528), der auf der Bondinsel (14, 314) befestigt ist;
mehrere Drähte (22), wobei das eine Ende jedes Drahtes (22) mit dem Chip (12, 312, 528) verbunden ist und das gegenüberliegende Ende jedes Drahtes (22) mit dem näher zur Mitte hin angeordneten Ende einer der Leitungen (26, 418, 522) verbunden ist.
16. Chip-Packung nach einem der Ansprüche 12, 13, 14 oder 15, dadurch gekennzeichnet, daß an der der ersten Seite entgegengesetzten zweiten Seite des nicht leiten­ den Teils (10, 310, 512) ein Kühlblech (212) befestigt ist.
DE19873708309 1986-03-25 1987-03-14 Chip-packung Ceased DE3708309A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/843,592 US4843188A (en) 1986-03-25 1986-03-25 Integrated circuit chip mounting and packaging assembly

Publications (1)

Publication Number Publication Date
DE3708309A1 true DE3708309A1 (de) 1987-10-01

Family

ID=25290468

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873708309 Ceased DE3708309A1 (de) 1986-03-25 1987-03-14 Chip-packung

Country Status (7)

Country Link
US (1) US4843188A (de)
JP (1) JPH02342A (de)
KR (1) KR900003826B1 (de)
CA (1) CA1266725A (de)
DE (1) DE3708309A1 (de)
FR (1) FR2596608A1 (de)
GB (1) GB2188485B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924823A1 (de) * 1989-07-27 1991-02-21 Telefunken Electronic Gmbh Halbleiteranordnung
DE4021871A1 (de) * 1990-07-09 1992-01-23 Lsi Logic Products Gmbh Hochintegriertes elektronisches bauteil
DE4038168A1 (de) * 1990-11-30 1992-06-04 Daimler Benz Ag Multichip-modul und verfahren zu dessen herstellung
US5929516A (en) * 1994-09-23 1999-07-27 Siemens N.V. Polymer stud grid array
DE4138818B4 (de) * 1990-11-28 2004-04-01 Kitagawa Industries Co., Ltd., Nagoya Gehäuse zur Aufnahme elektronischer Komponenten und Verfahren zu seiner Herstellung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56133775A (en) 1980-03-25 1981-10-20 Canon Inc Image synthesizing and recording method
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
US5196377A (en) * 1990-12-20 1993-03-23 Cray Research, Inc. Method of fabricating silicon-based carriers
US5107328A (en) * 1991-02-13 1992-04-21 Micron Technology, Inc. Packaging means for a semiconductor die having particular shelf structure
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5856914A (en) * 1996-07-29 1999-01-05 National Semiconductor Corporation Micro-electronic assembly including a flip-chip mounted micro-device and method
US5734617A (en) * 1996-08-01 1998-03-31 Micron Technology Corporation Shared pull-up and selection circuitry for programmable cells such as antifuse cells
US5953276A (en) * 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
GB2341482B (en) * 1998-07-30 2003-07-09 Bookham Technology Ltd Lead frame attachment for integrated optoelectronic waveguide device
JP2004165501A (ja) * 2002-11-14 2004-06-10 Alps Electric Co Ltd 回路モジュール
US20040195697A1 (en) * 2003-04-01 2004-10-07 United Test & Assembly Center Ltd. Method of packaging circuit device and packaged device
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN101146657B (zh) * 2005-03-23 2011-12-07 Thk英特克斯股份有限公司 划线装置
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US20120009973A1 (en) * 2010-07-12 2012-01-12 Sony Ericsson Mobile Communications Ab Module Connection in a Printed Wiring Board
JP2019153658A (ja) * 2018-03-02 2019-09-12 富士通株式会社 基板モジュール及び基板モジュールの製造方法
EP3582259B1 (de) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Gestufte baugruppe, die in einem gestuften hohlraum in einem baugruppenträger untergebracht ist
US11540395B2 (en) * 2018-10-17 2022-12-27 Intel Corporation Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates
JP7514655B2 (ja) * 2020-05-28 2024-07-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2703358A1 (de) * 1976-02-03 1977-08-18 Angelucci Thomas L Elektronisches modul und verfahren zu seiner herstellung
DE2607083A1 (de) * 1976-02-21 1977-09-01 Standard Elektrik Lorenz Ag Kunststoffgehaeuse mit elektrischem bauelement
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
US4396935A (en) * 1980-10-06 1983-08-02 Ncr Corporation VLSI Packaging system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514273B2 (de) * 1964-08-21 1974-08-22 Nippon Electric Co., Ltd., Tokio Halbleiteranordmng
DE1614575A1 (de) * 1966-08-16 1970-05-27 Signetics Corp Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues
US3659035A (en) * 1971-04-26 1972-04-25 Rca Corp Semiconductor device package
US4054938A (en) * 1974-05-13 1977-10-18 American Microsystems, Inc. Combined semiconductor device and printed circuit board assembly
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
GB1539470A (en) * 1975-11-13 1979-01-31 Tektronix Inc Electrical connector
GB2013027B (en) * 1978-01-19 1982-09-22 Int Computers Ltd Integrated circuit packages
JPS56137659A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacture
GB2098398A (en) * 1981-05-13 1982-11-17 Honeywell Ltd Electronic packaging system
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
JPS5853848A (ja) * 1981-09-25 1983-03-30 Nec Corp チツプキヤリア
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
FR2535110B1 (fr) * 1982-10-20 1986-07-25 Radiotechnique Compelec Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2703358A1 (de) * 1976-02-03 1977-08-18 Angelucci Thomas L Elektronisches modul und verfahren zu seiner herstellung
DE2607083A1 (de) * 1976-02-21 1977-09-01 Standard Elektrik Lorenz Ag Kunststoffgehaeuse mit elektrischem bauelement
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
US4396935A (en) * 1980-10-06 1983-08-02 Ncr Corporation VLSI Packaging system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Goosey, Martin T.: "Plastics for Electronics", Elsevier Applied Science Publishers, London (1985)S. 304-309 u. 347-349 *
Taubitz, G.: Miniaturleiterphasen für die moderne Mikroelektronik. In: Elektronik 23/16.11.1984, S. 125-129 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924823A1 (de) * 1989-07-27 1991-02-21 Telefunken Electronic Gmbh Halbleiteranordnung
DE4021871A1 (de) * 1990-07-09 1992-01-23 Lsi Logic Products Gmbh Hochintegriertes elektronisches bauteil
US5225710A (en) * 1990-07-09 1993-07-06 Lsi Logic Products Gmbh Highly integrated electronic component with heat-conducting plate
US5428246A (en) * 1990-07-09 1995-06-27 Lsi Logic Products Gmbh Highly integrated electronic component with heat-conductive plate
DE4138818B4 (de) * 1990-11-28 2004-04-01 Kitagawa Industries Co., Ltd., Nagoya Gehäuse zur Aufnahme elektronischer Komponenten und Verfahren zu seiner Herstellung
DE4038168A1 (de) * 1990-11-30 1992-06-04 Daimler Benz Ag Multichip-modul und verfahren zu dessen herstellung
DE4038168C2 (de) * 1990-11-30 1998-09-24 Daimler Benz Ag Verfahren zur Herstellung eines Multichip-Moduls
US5929516A (en) * 1994-09-23 1999-07-27 Siemens N.V. Polymer stud grid array

Also Published As

Publication number Publication date
KR900003826B1 (ko) 1990-06-02
FR2596608A1 (fr) 1987-10-02
CA1266725A (en) 1990-03-13
US4843188A (en) 1989-06-27
GB2188485B (en) 1990-04-04
GB2188485A (en) 1987-09-30
KR870009613A (ko) 1987-10-27
GB8706636D0 (en) 1987-04-23
JPH02342A (ja) 1990-01-05

Similar Documents

Publication Publication Date Title
DE3708309A1 (de) Chip-packung
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
DE3616494C2 (de)
DE69212185T2 (de) Halbleiteraufbau mit flexibler Trägerfolie
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE69432968T2 (de) Gehäuse für elektronische Bauelemente
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69525406T2 (de) Halbleiteranordnung mit Metallplatte
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE3814469C2 (de)
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
DE19818824A1 (de) Elektronisches Bauelement
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE19500655A1 (de) Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE19920444A1 (de) Halbleiterbaustein ultrahoher Dichte mit integrierten Schaltungen sowie Verfahren zum Herstellen desselben
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection