DE69212185T2 - Halbleiteraufbau mit flexibler Trägerfolie - Google Patents

Halbleiteraufbau mit flexibler Trägerfolie

Info

Publication number
DE69212185T2
DE69212185T2 DE69212185T DE69212185T DE69212185T2 DE 69212185 T2 DE69212185 T2 DE 69212185T2 DE 69212185 T DE69212185 T DE 69212185T DE 69212185 T DE69212185 T DE 69212185T DE 69212185 T2 DE69212185 T2 DE 69212185T2
Authority
DE
Germany
Prior art keywords
semiconductor device
lead
thin
thin film
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69212185T
Other languages
English (en)
Other versions
DE69212185D1 (de
Inventor
Neil R Mclellan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69212185D1 publication Critical patent/DE69212185D1/de
Application granted granted Critical
Publication of DE69212185T2 publication Critical patent/DE69212185T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • Diese Erfindung bezieht sich auf Halbleiterbauelemente und insbesondere auf ein Gehäuse, das eine dünne flexible Folie als Kapselungsmaterial verwendet.
  • Das Verlangen nach immer höherer Leiterplattendichte hat zu kleinen Halbleiterbauelementen mit einem niedrigen Profil geführt. Überlegungen zum Leiterplattenplatz wurden traditionell von einer zweidimensionalen Perspektive aus angestellt, und die Motivation für eine dünne Kapselung war ein sekundäres Problem. Jedoch ist in Anbetracht der Tatsache, daß die Elektronikindustrie über eine dünne Kapselung nachdenkt, um sich Dichteproblemen zuzuwenden, die mit Produkten wie Speicherkarten, Chip-Karten oder Emulator-Karten verbunden sind, die Gehäusedicke ein kritischer Faktor.
  • Zu bekannten Gehäusen gehören herkömmliche Kapselungen wie TapePak von National Semiconductor, automatisches Filmbonden (TAB), Gehäuse mit zwei Reihen von Anschlußstiften (DIP) und SO-Gehäuse (SOPs). Die TAB-Kapselung verwendet einen flüssigen Kunststoff, um den Halbleiterchip einzukapseln. Herkömmliche bekannte Gehäuse verwenden Drahtverbindungen, um den Chip mit einem Leiterrahmen zu verbinden. TapePak hat Verbindungen entlang vier Seiten des Gehäuses.
  • JP-A 61-27663 offenbart ein Halbleitergehäuse, bei dem ein Halbleiterchip und die daran angebrachte Verdrahtung zwischen zwei flexiblen Folien eingeschlossen sind, die rund um den Rand herum mit einem Haftmittel aneinander befestigt sind.
  • WO-A 90/05379, auf dem die oberbegriffe der Ansprüche 1 und 7 beruhen, offenbart ein ähnliches Gehäuse für die Verwendung unter Bedingungen, bei denen starke Beschleunigungen auftreten, wobei die Randabschnitte der zwei Folien zwischen den zwei Hälften eines ringförmigen Klemmrahmens festgeklemmt sind.
  • Die Erfindung liefert ein Halbleiterbauelementgehäuse aus dünner Folie, umfassend: ein Halbleiterbauelement; mehrere Anschlußleiter mit einem ersten Ende, das an dem Halbleiterbauelement an Kontakten angebracht ist, einem Anschlußleiterteil, der an die ersten Enden angrenzt und sich von dem Halbleiterbauelement weg erstreckt, und einem zweiten Ende; eine erste dünne flexible Folie auf einer Seite des Halbleiterbauelements und der Anschlußleiter; und eine zweite dünne flexible Folie auf der Seite des Halbleiterbauelements und der Anschlußleiter, die der ersten dünnen Folie gegenüberliegt; bei dem die erste und die zweite dünne Folie zwischen den Anschlußleiterteilen miteinander verbunden sind und mit diesen selbst verbunden sind, um ein abgeschlossenes Gehäuse aus dünner Folie zu bilden, wobei die zweiten Enden der Anschlußleiter aus dem Gehäuse aus dünner Folie herausragen; dadurch gekennzeichnet, daß auf den Anschlußleiterteilen ein Stützring befestigt ist und diejenige der dünnen flexiblen Folien, die auf derselben Seite der Kontakte liegt, in dem Bereich stützt, wo die ersten Anschlußleiterenden an dem Halbleiterbauelement angebracht sind.
  • Die Erfindung liefert außerdem ein Verfahren zur Herstellung eines mit dünner Folie gekapselten Halbleiterbauelements, das die Schritte umfaßt: Verbinden der ersten Enden von mehreren Anschlußleitern an einem Leiterrahmen mit Kontakten eines mit Bump-Kontakten versehenen Halbleiterbauelements nach dem TAB-Bondverbindungsverfahren, wobei die Anschlußleiter Anschlußleiterteile aufweisen, die an die ersten Enden angrenzen und sich von dem Halbleiterbauelement weg erstrecken und darüberhinaus zweite Anschlußleiterenden aufweisen; Anbringen erster und zweiter Bahnen aus dünnem flexiblem Folienmaterial an entgegengesetzten Flächen des Halbleiterbauelements und den Anschlußleitern; und Verbinden der ersten und zweiten Bahnen aus dünner flexibler Folie miteinander und mit den Anschlußleiterteilen, um ein abgeschlossenes, das Halbleiterbauelement und die Anschlußleiterteile einschließendes Gehäuse zu bilden, wobei die zweiten Anschlußleiterenden aus dem Gehäuse aus dünner Folie herausragen; dadurch gekennzeichnet, daß es den Schritt des Befestigens eines Stützrings auf den Anschlußleiterteilen vor dem Schritt des Anbringens der Bahnen aus dünnem flexiblen Folienmaterial enthält.
  • Die Folie schließt das Bauelement hermetisch von der Umwelt ab, gibt dem Bauelement mechanische Festigkeit, liefert ein niedriges Profil und besteht aus einer Vorrichtung mit geringem Gewicht. Das Gehäuse kann im Vergleich zu Standardkapselungsverfahren unter geringen Kosten hergestellt werden.
  • Das Halbleiterbauelement kann ein Halbleiterchip oder eine integrierte Schaltung mit "Bump"-Kontakten sein, die entweder "Chip nach oben" oder "Chip nach unten" angeordnet ist. Versetzte Anschlußleiter können in Verbindung mit dem Stützring verwendet werden, um die Belastung auf die Bumpkontakt-Anschlußleiter-Grenzfläche zu minimieren.
  • In den Zeichnungen ist:
  • Fig. 1 eine Seitenansicht, im Schnitt, einer Form des Halbleiterbauelementgehäuses;
  • Fig. 2 eine Draufsicht des Gehäuses von Fig. 1;
  • Fig. 3 eine Seitenansicht einer zweiten Gehäuseform mit obenliegenden Halbleiterchipkontakten; und
  • Fig. 4 eine Seitenansicht einer Gehäuseform gemäß der Erfindung mit versetzten Anschlußleitern und einem Stützring.
  • Fig. 1 stellt ein Halbleiterbauelement mit einem Gehäuse aus dünner Folie dar. Am Halbleiterchip 10 sind mehrere Bumpkontakte 15. An jeden Bumpkontakt ist ein Anschlußleiter 11 angebracht. Die Rückseite 10a des Halbleiterchips ist mit einer dünnen Folie aus einem Material bedeckt, das z.B. Ryton sein kann, ein eingetragenes Warenzeichen für ein flexibles, von Phillips 66 hergestelltes dünnes Folienmaterial. Diese Folie ist in Bahnen von 125 µm (0.005") Dicke erhältlich. Das Gattungsmaterial ist Polyphenylensulfid-Harz. Die Unterseite des Halbleiterchips und die Anschlußleiter 11 sind ebenfalls mit der Kunststoffolie bedeckt. Eine Ultraschall-Verbindung wird zwischen der Folie und den Anschlußleiteren in den durch die Pfeile A und B angezeigten Bereichen hergestellt. Wahlweise können die Anschlußleiter um die untere Folie gefaltet werden, wie in Fig. 1 dargestellt ist. Die Anschlußleiter wurden in einer Ausführungsform aus einem palladiniertem Leiterrahmen hergestellt.
  • Fig. 2 ist eine Draufsicht des Bauelements von Fig. 1, die die typische Anordnung der Anschlußleiter auf einem Bauelement mit integrierten Schaltungen darstellt. Die Anschlußleiter 11 sind um das Bauelement 10 herum angeordnet und ragen aus den Seiten des Bauelements heraus. Die Kunststoffohe bedeckt das Bauelement und die Anschlußleiter, abgesehen von den Enden ha der Anschlußleiter, die elektrische Außenkontakte zu der integrierten Schaltung liefern. Die Anzahl der Anschlußleiter und die Anordnung der Anschlußleiter ist kein kritischer Faktor, sondern kann in Abhängigkeit von der Konfiguration des Bauelements um das Halbleiterbauelement herum gewählt sein.
  • Das Gehäuse ist leicht und in einer Ausführungsform ungefähr 0.75 mm (0.03") dick. Diese Gehäusevorrichtung aus dünner Folie ist sowohl mechanisch als auch elektrisch zweckmäßig und liefert in den meisten Fällen eine sauberere und besser abgedichtete Vorrichtung als die aus Epoxid geformte Standardvorrichtung. Während der Lagerung oder dem Tauchlöten bei 250ºC beim Auftragen von Bleibt wurde keine mechanische Verschlechterung beobachtet.
  • Der Fertigungsfluß für das Gehäuse enthält die Schritte des Verbindens des Wafers mit einem Leiterrahmen oder Anschlußleitern nach dem TAB-Verfahren, der Unterbringung des Bauelements und der Anschlußleiter zwischen zwei Folienbahnen und des Verklebens der Folie um die Anschlußleiter mit Ultraschall. Die Folie ist zwischen den Anschlußleitern mit sich selbst und mit den Anschlußleitern dicht verbunden, um einen hermetischen Verschluß zu bilden. Das dichte Verbinden der Folie kann vor dem Trennen mehrerer Bauelemente auf einem kontinuierlichen Leiterrahmenstreifen erfolgen. Nach dem dichten Verbinden kann das Bauelement gekennzeichnet und dann vor dem Testen in einzelne Bauelemente getrennt werden.
  • Fig. 3 stellt eine zweite Form eines Gehäuses aus dünner Folie dar. Am Halbleiterbauelement oder der integrierten Schaltung 20 sind mehrere Kontakte 21. Die Anschlußleiter 22 werden mit den Kontakten verbunden und dann nach unten zu der Ebene des Halbleiterbauelements abgebogen. Danach wird der obere Film 23 und der untere Film 24 um das Bauelement und mit den Anschlußleitern 22 dicht verbunden.
  • Fig. 4 zeigt eine Ausführungsform des Gehäuses aus dünner Folie gemäß der Erfindung. Das Halbleiterbauelement 30 ist mit der Kontaktseite nach oben befestigt. Die Anschlußleiter werden mit den Kontakten verbunden und dann nach unten gebogen, so daß sie in der Ebene des Halbleiterbauelements liegen. Ein Stützring 33 aus einem isolierenden Material wird auf dem Teil 32b des Anschlußleiters befestigt, der in der Ebene des Halbleiterbauelements liegt, und erstreckt sich über den Teil 32a des Anschlußleiters hinaus, der mit dem Kontakt 31 verbunden ist. Die Kunststoffohe 34 wird über den Kontakten 32 und dem Stützring 33 angebracht, und eine zweite Folienbahn 35 wird unter dem Halbleiterbauelement 30 plaziert. Der Stützring 33 erleichtert und minimiert die Belastung und den Druck auf die Verbindung des Kontakts 31 und des Anschlußleiterendes 32a. Die Verwendung des Stützrings kann ebenfalls für Bauelemente erfolgen, die mit Drahtbondkontakt versehen sind. Der Stützring kann sich ganz um das Bauelement erstrecken oder nur in dem Bereich der Anschlußleiter/Kontakte gelegen sein.

Claims (8)

1. Halbleiterbauelementgehäuse aus dünner Folie, umfassend:
ein Halbleiterbauelement (30);
mehrere Anschlußleiter (32) mit einem ersten Ende (32a), das an dem Halbleiterbauelement (30) an Kontakten (31) angebracht ist, einem Anschlußleiterteil (32b), der an die ersten Enden (32a) angrenzt und sich von dem Halbleiterbauelement (30) weg erstreckt, und einem zweiten Ende;
eine erste dünne flexible Folie (34) auf einer Seite des Halbleiterbauelements (30) und der Anschlußleiter (32); und
eine zweite dünne flexible Folie (35) auf der Seite des Halbleiterbauelements (30) und der Anschlußleiter (32), die der ersten dünnen Folie (34) gegenüberliegt;
bei dem die erste und die zweite dünne Folie (34,35) zwischen den Anschlußleiterteilen (32b) miteinander verbunden sind und mit diesen selbst verbunden sind, um ein abgeschlossenes Gehäuse aus dünner Folie zu bilden, wobei die zweiten Enden der Anschlußleiter (32) aus dem Gehäuse aus dünner Folie herausragen;
dadurch gekennzeichnet, daß auf den Anschlußleiterteilen (32b) ein Stützring befestigt ist und diejenige der dünnen flexiblen Folien (34), die auf derselben Seite der Kontakte (31) liegt, in dem Bereich stützt, wo die ersten Anschlußleiterenden (32a) an dem Halbleiterbauelement (30) angebracht sind.
2.) Gehäuse aus dünner Folie nach Anspruch 1, bei dem die zweiten Anschlußleiterenden (32) um einen Teil des Gehäuses aus Folie gefaltet sind.
3.) Gehäuse aus dünner Folie nach einem der vorhergehenden Ansprüche, bei dem der Stützring (33) aus Metall ist.
4.) Gehäuse aus dünner Folie nach einem der vorhergehenden Ansprüche, bei dem die erste und die zweite dünne flexible Folie (34,35) aus Polyphenylensulfid-Harz sind.
5.) Gehäuse aus dünner Folie nach einem der vorhergehenden Ansprüche, bei dem die ersten Anschlußleiterenden (32a) an das Halbleiterbauelement (30) mit einer TAB-Bondverbindung angeschlossen sind.
6.) Verfahren zur Herstellung eines mit dünner Folie gekapselten Halbleiterbauelements, das die Schritte umfaßt:
Verbinden der ersten Enden (32a) von mehreren Anschlußleitern (32) an einem Leiterrahmen mit Kontakten (31) eines mit Bump-Kontakten versehenen Halbleiterbauelements (30) nach dem TAB-Bondverbindungsverfahren, wobei die Anschlußleiter (32) Anschlußleiterteile (32b) aufweisen, die an die ersten Enden (32a) angrenzen und sich von dem Halbleiterbauelement (30) weg erstrecken und darüberhinaus zweite Anschlußleiterenden aufweisen;
Anbringen erster und zweiter Bahnen aus dünnem flexiblem Folienmaterial (34,35) an entgegengesetzten Flächen des Halbleiterbauelements (30) und den Anschlußleitern (32); und
Verbinden der ersten und zweiten Bahnen aus dünner flexibler Folie (34,35) miteinander und mit den Anschlußleiterteilen (32b), um ein abgeschlossenes, das Halbleiterbauelement (30) und die Anschlußleiterteile (32b) einschließendes Gehäuse zu bilden, wobei die zweiten Anschlußleiterenden aus dem Gehäuse aus dünner Folie herausragen; dadurch gekennzeichnet, daß es den Schritt des Befestigens eines Stützrings (33) auf den Anschlußleiterteilen (32b) vor dem Schritt des Anbringens der Bahnen aus dünnem flexiblen Folienmaterial (34,35) enthält.
7.) Verfahren nach Anspruch 6, bei dem das Bonden mit Ultraschall durchgeführt wird.
8.) Verfahren nach Anspruch 6 oder 7, bei dem der Schritt des Anbringens durchgeführt wird, bevor die Anschlußleiter (32) von einem kontinuierlichen Leiterrahmenstreifen getrennt worden sind.
DE69212185T 1991-03-04 1992-03-04 Halbleiteraufbau mit flexibler Trägerfolie Expired - Fee Related DE69212185T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/664,170 US5130783A (en) 1991-03-04 1991-03-04 Flexible film semiconductor package

Publications (2)

Publication Number Publication Date
DE69212185D1 DE69212185D1 (de) 1996-08-22
DE69212185T2 true DE69212185T2 (de) 1996-11-21

Family

ID=24664867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69212185T Expired - Fee Related DE69212185T2 (de) 1991-03-04 1992-03-04 Halbleiteraufbau mit flexibler Trägerfolie

Country Status (6)

Country Link
US (1) US5130783A (de)
EP (1) EP0502710B1 (de)
JP (1) JPH0567692A (de)
KR (1) KR100263723B1 (de)
DE (1) DE69212185T2 (de)
TW (1) TW212250B (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
KR100209457B1 (ko) 1992-07-24 1999-07-15 토마스 디스테파노 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
JP3378338B2 (ja) * 1994-03-01 2003-02-17 新光電気工業株式会社 半導体集積回路装置
KR100407055B1 (ko) 1995-09-18 2004-03-31 테세라, 인코포레이티드 유전체층을갖는마이크로전자리드구조
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5786988A (en) * 1996-07-02 1998-07-28 Sandisk Corporation Integrated circuit chips made bendable by forming indentations in their back surfaces flexible packages thereof and methods of manufacture
US5877555A (en) * 1996-12-20 1999-03-02 Ericsson, Inc. Direct contact die attach
DE19653782A1 (de) * 1996-12-21 1998-07-02 Mci Computer Gmbh Halbleiter-Bauelement
US6478229B1 (en) 2000-03-14 2002-11-12 Harvey Epstein Packaging tape with radio frequency identification technology
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007479A (en) * 1976-03-29 1977-02-08 Honeywell Information Systems, Inc. Fixture for an integrated circuit chip
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4870476A (en) * 1986-02-13 1989-09-26 Vtc Incorporated Integrated circuit packaging process and structure
EP0436652A1 (de) * 1988-09-30 1991-07-17 Raychem Limited Verbindungsartikel für hybrid-mikrochip
DE3838085A1 (de) * 1988-11-10 1990-05-17 Rheinmetall Gmbh Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
JPH02240956A (ja) * 1989-02-03 1990-09-25 Motorola Inc プラスチックカプセル収納集積回路デバイスおよびその製造方法
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits

Also Published As

Publication number Publication date
KR100263723B1 (ko) 2000-09-01
JPH0567692A (ja) 1993-03-19
EP0502710B1 (de) 1996-07-17
US5130783A (en) 1992-07-14
TW212250B (de) 1993-09-01
DE69212185D1 (de) 1996-08-22
KR920018878A (ko) 1992-10-22
EP0502710A1 (de) 1992-09-09

Similar Documents

Publication Publication Date Title
DE69212185T2 (de) Halbleiteraufbau mit flexibler Trägerfolie
US4079511A (en) Method for packaging hermetically sealed integrated circuit chips on lead frames
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE69527330T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69229489T2 (de) Herstellungsverfahren einer Halbleiterpackung mit Drähten und eine Oberfläche mit planarisierter Dünnfilmdecke
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE953992T1 (de) Oberflächenmontierte leitfähige Polymer-Bauelemente und Verfahren zur Herstellung derselben
US5819398A (en) Method of manufacturing a ball grid array package
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3708309A1 (de) Chip-packung
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE102014106158A1 (de) Anschlussrahmenstreifen mit trägerelementen
DE69313062T2 (de) Chip-Direktmontage

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee