DE69216867T2 - Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür - Google Patents

Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür

Info

Publication number
DE69216867T2
DE69216867T2 DE69216867T DE69216867T DE69216867T2 DE 69216867 T2 DE69216867 T2 DE 69216867T2 DE 69216867 T DE69216867 T DE 69216867T DE 69216867 T DE69216867 T DE 69216867T DE 69216867 T2 DE69216867 T2 DE 69216867T2
Authority
DE
Germany
Prior art keywords
semiconductor device
plastic film
wiring pattern
chips
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69216867T
Other languages
English (en)
Other versions
DE69216867D1 (de
Inventor
Hiromichi Sawaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69216867D1 publication Critical patent/DE69216867D1/de
Application granted granted Critical
Publication of DE69216867T2 publication Critical patent/DE69216867T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

  • Diese Erfindung bezieht sich auf eine in Plastik verpackte Halbleitervorrichtung, und insbesondere auf eine verpackte Multichip-Halbleitervorrichtung, welche eine Vielzahl von LSI-Chips oder diskreten Halbleiterbauelementen hat, welche in einer einzigen Verpackung transfergepreßt sind, und auf ein Verfahren zur Herstellung der Vorrichtung.
  • In den letzten Jahren wurde viel Aufmerksamkeit auf verpackte Multichip-Halbleitervorrichtungen gerichtet, welche eine Vielzahl von LSI-Chips oder diskreten Halbleiterbauelementen haben, die in einer einzigen Verpackung vergossen sind, welche eine bestimmte Form hat bzw. die gleiche Form hat wie eine Standard IC-Vorrichtung, zur Verbesserung der Dichte und zur Verkleinerung der Halbleitervorrichtung. Die verpackte Halbleitervorrichtung wird kurz als Multichip-Paket (MCP) bezeichnet, und sie kann in Kombination mit konventionellen LSI-Chips oder diskreten Halbleiterbauelementen und einer konventionellen Herstellungsvorrichtung und Testvorrichtung zur Durchführung des LSI-Herstellungsprozesses und Testprozesses verwendet werden. Daher kann die Umlaufzeit (TAT = turn around time) für die Bildung einer Vielzahl von integrierten Schaltungen in einem Chip bei der Entwicklung von neuen integrierten Schaltkreisen verkürzt werden, und die Entwicklungskosten können erniedrigt werden. Ferner, da konventionelle LSIs und diskrete Halbleiterbauelemente verwendet werden, kann das Paket auf die gleiche Weise behandelt werden wie im Stand der Technik. Zusätzlich ist es bei dem MCP nur erforderlich, neue Zuführungsrahmen (lead frames) zu entwickeln, und da ein äußerer Zuführabschnitt verwendet werden kann, welcher die gleiche Form hat wie jene in der Verpackungsaufreihung, ist es nur notwendig, den inneren Zuführabschnitt des Zuführrahmens zu entwerfen. Aus diesem Grund ist das Paket für den Sonderanfertigungs-IC (custom IC) geeignet, und der Sonderanfertigungs-IC kann in einer kürzeren TAT hergestellt werden als in einem Fall, in welchem ein Hybrid-IC oder dergleichen hergestellt wird.
  • Der Erfinder dieser Anmeldung hat die Technik zur Herstellung einer verpackten Multichip-Halbleitervorrichtung entwickelt, bei welcher eine Vielzahl von LSI-Chips oder diskreten Halbleiterbauelementen auf einem Zuführungsrahmen montiert werden und diese zu einem einzigen Paket durch Transferpressen versiegelt werden, und hat verpackte Multichip-Halbleitervorrichtungen der gewerblichen Nutzung zugänglich gemacht. Die Multichip-Verpackungstechnik ist detailliert in "NIKKEI MICRODEVICES" 1989, Februar, Seiten 95 bis 101 offenbart, in einer von dem Erfinder und einigen seiner Kollegen geschriebenen Arbeit. Ferner hat der Erfinder dieser Anmeldung eine US-Patentanmeldung (US-Patentanmeldung Seriennr. 07/506.251) eingereicht, welche sich auf eine Multichip-Verpackungstechnik bezieht, welche am 09. August 1991 erteilt wurde.
  • Während die Integrationsdichte von Halbleitervorrichtungen, wie ICs oder LSIs, größer wird, nimmt die Anzahl von Elektroden-Pads zur Zuführung von Eingangssignalen und Energieversorgungsspannungen bzw. zur Ausgabe von Ausgangssignalen zu, der Energieverbrauch ist ebenfalls erhöht, und die Betriebsgeschwindigkeit wird vergrößert. Wenn die Elektroden-Pads, welche mit Bonddrähten verbunden sind, mit höherer Dichte auf einem Chip mit einer vergrößerten Integrationsdichte der Halbleitervorrichtungen angeordnet werden, wird das Bondwerkzeug mit nebeneinander liegenden Bonddrähten gleichzeitig in Berührung kommen, wodurch ein korrektes Bonden unmöglich wird. Ferner, da die Größe eines Elektroden-Pads und der Elektrodenpad-Abstand nicht kleiner als ein bestimmter Wert gemacht werden können, sogar wenn die Halbleiterbauelemente verkleinert werden können, erfährt die Chipgröße eine Begrenzung, und die Signalverdrahtungslänge kann auf dem Chip nicht verkleinert werden.
  • Zur Lösung des obigen Problems wird die Technik des automatisierten Folienbondens (TAB = tape automated bonding) vorgeschlagen, welche einen Folienträger verwendet. Die TAB- Technik ist ein Verfahren, welches durch Bilden eines Vorrichtungslochs in einem langen, flexiblen Kunststoffilm durchgeführt wird, durch Anordnen von Metallverdrahtungen um das Vorrichtungsloch, welche aus einer Vielzahl von Zuführungen bestehen, und durch Verbinden der Metallverdrahtungen mit Elektroden-Pads auf dem Chip über vorstehende Elektroden (bumps), und dieses Verfahren kann auf eine Halbleitervorrichtung wie eine integrierte GaAs- Schaltung angewendet werden, welche eine hohe Betriebsgeschwindigkeit erfordert. Die TAB-Technik wird detailliert beispielsweise in dem Artikel von KENZO HATADA, MATSUSHITA Electric Industrial Co. "Introduction to TAB Technique", veröffentlicht durch das Industrial Research Committee, beschrieben.
  • In einer unter Verwendung der TAB-Technik gebildeten Halbleitervorrichtung ist es möglich, Elektroden von diskreten Chips herauszuleiten, da es jedoch aber unmöglich ist, Schaltungen unter Verwendung einer Vielzahl von Chips zu bilden, kann diese Technik nicht auf die oben beschriebenen Halbleitervorrichtungen des MCP-Typs angewendet werden. Ferner, da der Folienträger nicht aus einem Material gebildet ist wie ein Zuführungsrahmen mit hoher Wärmeleitfähigkeit, und der thermische Widerstand groß und eine Wärmeabstrahlungseffizienz niedrig ist, unterliegt die Art der Halbleitervorrichtungen, bei welchen die TAB-Technik verwendet werden kann, einer starken Beschränkung. Zusätzlich, da die äußere Zuführung mechanisch schwach ist, ist es unmöglich, diese nach der Trennung vom Folienträger zu falten, und es ist notwendig, eine spezifische Montiervorrichtung auf der Verwenderseite vorzubereiten, was somit die Flexibilität vermindert und die Kosten eines Instruments, welches die TAB-Verpackung verwendet, erhöht.
  • In der japanischen Patentveröffentlichung Nr. 2-121343 wird eine weitere Technik zur Verbindung eines Elektroden-Pads eines Chips mit einem inneren Zuführungsabschnitt eines Zuführungsrahmens unter Verwendung der obigen TAB-Technik offenbart. Durch Verwenden der in der obigen japanischen Patentveröffentlichung offenbarten Technik, können einige der Defekte, welche mit der TAB-Technik einhergehen, beseitigt werden, aber die obige japanische Patentveröffentlichung offenbart nichts bzw. legt nichts nahe über die Anwendung der Technik auf eine Halbleitervorrichtung des MCP-Typs.
  • JP-2290033 offenbart ein integriertes Schaltungsaggregat, in welchem eine Vielzahl von ICs vereinigt werden, durch Verbinden jeder der äußeren Elektroden, welche auf angrenzenden Seiten liegen, unter Verwendung von Blattzuführungen, und indem die Blattzuführungen für jede der äußeren Elektroden herausgeführt werden, außer für angrenzende Seiten. Nach dem Verbinden durch die Blattzuführungen werden die ICS auf einer Wärme abstrahlenden Metalloberfläche auf einem peripheren Keramikrahmen fixiert. Danach wird eine Abdeckung montiert, und die Vorrichtung wird versiegelt.
  • Research Disclosure Nr. 265, Mai 1986, New York, USA, Seite 247 offenbart ein plastikverkapseltes Multichip- Schaltungspaket mit automatisierter Folienbondung. Mehrfachschaltungs-Chips werden auf einer Polymerfolie verbunden, unter Verwendung einer Dünnschicht-Verschaltung, welche auf der Folie aufgebracht ist. Die Schaltungschips werden auf die Polymerfolie durch einen automatisierten Lückenbondungsprozeß gebondet und dann in einem Plastikmodul verkapselt. Die offenbarte Anordnung hat keinen Zuführungsrahmen und keine äußere Zuführungsbondung.
  • EP-0 247 775 A2 offenbart eine Halbleiterverpackung mit I/O- Zuführverbindungen hoher Dichte. Es wird ein System offenbart, in welchem ein Zuführungsrahmen leitfähige Finger enthält, welche nach innen strahlen, von dem festen, bildrahmenartigen Umriß, zu einem in der Mitte befindlichen Paddel. Der Paddel dient dem Montieren einer Halbleitervorrichtung. Vor der Montage einer solchen Halbleitervorrichtung wird ein zusätzliches Element auf dem Paddel vorgesehen, um somit die Lücke zwischen dem Zuführungsrahmen und dem Paddel zu überbrücken, wobei dieses zusätzliche Element leitfähige Finger umfaßt, welche auf einer isolierenden Schicht gebildet sind. Danach wird ein Chip auf dem Paddel montiert und dann per Drahtbondung mit den leitfähigen Fingern des zusätzlichen Elementes verbunden.
  • Eine erste Aufgabe dieser Erfindung ist die Schaffung einer verpackten Multichip-Halbleitervorrichtung, welche bei hoher Dichte montiert werden kann, und ein Verfahren zur Herstellung derselben.
  • Eine zweite Aufgabe dieser Erfindung ist die Schaffung einer verpackten Multichip-Halbleitervorrichtung, welche einen geringen thermischen Widerstand und eine hohe Wärmeabstrahlungseffizienz hat, und welche auf verschiedene Arten von Halbleitervorrichtungen angewendet werden kann, und ein Verfahren zur Herstellung derselben.
  • Eine dritte Aufgabe dieser Erfindung ist es, eine verpackte Multichip-Halbleitervorrichtung zu schaffen, welche nicht die Verwendung einer speziellen Montiervorrichtung auf der Verwenderseite erfordert, welche hochgradig flexibel ist und welche die Kosten eines die Halbleitervorrichtung verwendenden Instruments nicht erhöht, und ein Verfahren zur Herstellung derselben zu schaffen.
  • Eine vierte Aufgabe dieser Erfindung ist es, eine verpackte Multichip-Halbleitervorrichtung zu schaffen, welche hermetisch versiegelt werden kann, und welche höchstzuverlässig ist, und ein Verfahren zur Herstellung derselben.
  • Eine fünfte Aufgabe dieser Erfindung ist es, eine verpackte Multichip-Halbleitervorrichtung zu schaffen, in welcher die Verdrahtung kurz gemacht werden kann, um so die Impedanzkomponente der Verdrahtung zu verkleinern, und die elektrische Charakteristik, wie die Betriebsgeschwindigkeit zu verbessern, und ein Verfahren zur Herstellung derselben.
  • Die Aufgaben dieser Erfindung werden durch eine Vorrichtung mit den in Anspruch 1 beschriebenen Merkmalen und durch ein in Anspruch 17 beschriebenes Verfahren gelöst. Vorteilhafte Ausführungen sind in den Unteransprüchen enthalten.
  • Da die Zuführungen des inneren Zuführungsabschnitts des Zuführungsrahmens und die auf den Halbleiterchips gebildeten Elektroden-Pads mittels des auf der flexiblen Kunststoffolie gebildeten Verdrahtungsmusters verbunden werden, kann die Montage bei einer höheren Dichte durchgeführt werden, als in einem Fall, in welchem die Verbindung unter Einsatz von Drahtbondung durchgeführt wird. Ferner, da eine Schaltung unter Verwendung einer Vielzahl von Halbleiterchips aufgebaut werden kann, durch Miteinanderverbinden einer Vielzahl von Halbleiterchips über das auf der flexiblen Kunststoffolie gebildete Verdrahtungsmuster, kann eine plastikverpackte Halbleitervorrichtung für die MCP unter Verwendung der TAB- Technik verwirklicht werden. Eine Vielzahl von Halbleiterchips werden auf einer Vielzahl von Inseln montiert, welche auf einem Material mit hoher Wärmeleitfähigkeit gebildet sind, so daß der thermische Widerstand reduziert werden kann, die Wärmeabstrahleffizienz erhöht werden kann, und die Beschränkung hinsichtlich der Arten von anwendbaren Halbleitervorrichtungen beseitigt werden kann. Da der Zuführungsrahmen verwendet wird, und die mechanische Stärke des äußeren Zuführungsabschnittes höher ist als in einem Fall, in welchem die TAB-Technik verwendet wird, ist es nicht notwendig, eine spezielle Montiervorrichtung auf der Verwenderseite zu benutzen, die Flexibilität kann verbessert werden und die Kosten für ein Instrument, welches die Halbleitervorrichtung verwendet, werden nicht erhöht. Die Halbleiterchips werden transfergepreßt zu einem Harzpaket, so daß eine exzellente hermetische Versiegelung erzielt werden kann, und es wird eine hohe Zuverlässigkeit erreicht. Ferner, da eine Vielzahl von Halbleiterchips im wesentlichen in der linearen Form miteinander über das auf der flexiblen Kunststoffolie gebildete Verdrahtungsmuster verbunden werden können, kann die Verdrahtung kurz gemacht werden, um so die Impedanzkomponente zu vermindern, und die elektrische Charakteristik, wie die Betriebsgeschwindigkeit, kann verbessert werden.
  • Somit kann gemäß dieser Erfindung eine verpackte Multichip- Halbleitervorrichtung, welche bei hoher Dichte montiert werden kann, und eine Verfahren zur Herstellung derselben geschaffen werden und im Industrieverbrauchergebiet verwendet werden.
  • Diese Erfindung kann aus der folgenden detaillierten Beschreibung besser verstanden werden, zusammengenommen mit den begleitenden Zeichnungen, in welchen:
  • Fig. 1A eine perspektivische Planansicht einer Verpackung ist, zur Veranschaulichung einer Halbleitervorrichtung gemäß einer ersten Ausführung dieser Erfindung;
  • Fig. 1B ist eine Querschnittsansicht entlang der Linie 1B-1B der in Fig. 1A gezeigten Halbleitervorrichtung, zur Veranschaulichung der Halbleitervorrichtung gemäß der ersten Ausführung dieser Erfindung;
  • Fig. 2A bis 2E sind Planansichten zur Veranschaulichung eines Verfahrens zur Herstellung der Halbleitervorrichtung dieser Erfindung;
  • Fig. 3 ist eine Planansicht zur Veranschaulichung eines weiteren Verfahrens zur Herstellung der Halbleitervorrichtung dieser Erfindung;
  • Fig. 4 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführung dieser Erfindung;
  • Fig. 5A ist eine Querschnittsansicht zur Veranschaulichung einer Halbleitervorrichtung gemäß einer dritten Ausführung dieser Erfindung;
  • Fig. 5B ist eine perspektivische Planansicht einer Verpackung, zur Veranschaulichung der Halbleitervorrichtung gemäß der dritten Ausführung dieser Erfindung;
  • Fig. 6 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführung dieser Erfindung;
  • Fig. 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführung dieser Erfindung;
  • Fig. 8 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführung dieser Erfindung;
  • Fig. 9 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer siebten Ausführung dieser Erfindung;
  • Fig. 10 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer achten Ausführung dieser Erfindung;
  • Fig. 11 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer neunten Ausführung dieser Erfindung;
  • Fig. 12 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zehnten Ausführung dieser Erfindung;
  • Fig. 13 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer elften Ausführung dieser Erfindung;
  • Fig. 14A ist eine Planansicht, welche einen Hauptabschnitt einer Halbleitervorrichtung gemäß einer zwölften Ausführung dieser Erfindung zeigt;
  • Fig. 14B ist eine Querschnittsansicht zur Veranschaulichung der Halbleitervorrichtung gemäß der zwölften Ausführung dieser Erfindung;
  • Fig. 15A ist eine Planansicht, welche einen Hauptabschnitt einer Halbleitervorrichtung gemäß einer dreizehnten Ausführung dieser Erfindung zeigt; und
  • Fig. 15B ist eine Querschnittsansicht zur Veranschaulichung der Halbleitervorrichtung gemäß der dreizehnten Ausführung dieser Erfindung.
  • Die Fig. 1A und 1B zeigen eine verpackte Multichip- Halbleitervorrichtung gemäß einer ersten Ausführung dieser Erfindung. Fig. 1A ist eine perspektivische Planansicht einer Verpackung, und Fig. 1B ist eine Querschnittsansicht entlang der Linie 1B-1B der Fig. 1A. Wie in den Fig. 1A und 1B gezeigt, enthält die Halbleitervorrichtung Zuführungsrahmen 11, LSI-Chips (oder diskrete Halbleiterbauelemente) 12-1 und 12-2, eine flexible Kunststoffolie 14, welche Verdrahtungsmuster 13A und 13B hat, und eine Harzverpackung (bzw. Kunststoffverpackung) 15. Inseln 16-1 und 16-2 sind auf dem Zuführungsrahmen 11 vorgesehen, und die LSI-Chips 12-1 und 12-2 sind auf den jeweiligen Inseln 12-1 und 12-2 gebildet. In dieser Ausführung wird ein Folienträger, welcher in der TAB-Technik verwendet wird, als flexible Kunststoffolie 14 verwendet. Das auf der Kunststoffolie 14 gebildete Verdrahtungsmuster hat einen ersten Zuführungsabschnitt 13A, um die inneren Zuführungsteile des Zuführungsrahmens 11 und die Elektroden-Pads auf den Chips 12-1 und 12-2 elektrisch miteinander zu verbinden, und einen zweiten Zuführungsabschnitt 13B, um die Elektroden-Pads auf dem Chip 12-1 und die Elektroden-Pads auf dem Chip 12-2 elektrisch miteinander zu verbinden. Die Kunststoffolie 14 wird als Folie der Fläche-oben/Polyimid-unten-Art bezeichnet, da die Elementbildungsflächen der Chips 12-1 und 12-2 nach oben gerichtet gestellt sind, und die Verdrahtungsmuster 13A und 13B auf der Kunststoffolie 14, welche aus Polyimid gebildet ist, gebildet sind. Enden einer Seite der Zuführungsteile des ersten Zuführabschnitts 13A werden auf die jeweiligen inneren Zuführungsteile des Zuführungsrahmens 11 durch Legierungsbonden (alloy bonding) gebondet, und die Enden anderer Seiten werden auf entsprechende Erhebungen (bumps) 17 gebondet, welche auf den Elektroden-Pads der Chips 12-1 und 12-2 gebildet sind. Die Chips 12-1 und 12-2 werden elektrisch miteinander verbunden, durch Bonden der Zuführteile des zweiten Zuführabschnitts 13B auf die Erhebungen (bumps) 17, welche auf den Chips 12-1 und 12-2 gebildet sind. Wenn die Chips 12-1 und 12-2 miteinander verbunden werden, können die Elektroden-Pads und die Zuführungsteile des Zuführungsabschnitts 13B miteinander verbunden werden, durch Formen der Kunststoffolie 14 so, daß diese sich über die Elektroden-Pads 12-1 und 12-2 erstreckt, dem Bilden von Durchgangslöchern in Teilen der Folie 14, welche auf den Elektroden-Pads liegen, und dem Bilden von Erhebungselektroden in den Durchgangslöchern auf den Elektroden-Pads.
  • Die inneren Zuführungsteile und Inseln 16-1 und 16-2 des Zuführungsrahmens 11, die Chips 12-1 und 12-2, die Kunststoffolie 14 und die Verdrahtungsmuster 13A und 13B werden durch Übertragungsgießen zu einem Paket 15 versiegelt. Der vordere Endteil jeder der äußeren Zuführungsteile des Zuführungsrahmens 11 wird in eine horizontale Richtung gebogen, um so einen Hauptkörper (Paket 15) im Raum zu halten, wenn er auf einer bedruckten Schalttafel oder dergleichen montiert wird. Das bedeutet, daß die äußere Erscheinung der plastikverpackten Halbleitervorrichtung von der Art eines oberflächenmontierten QFP (Quad Flat Package = quadratisches Flachpaket) ist.
  • Als nächstes wird unter Bezugnahme auf die Fig. 2A bis 2E ein Verfahren zur Herstellung der in den Fig. 1A und 1B gezeigten Halbleitervorrichtung beschrieben. Die Fig. 2A bis 2E zeigen den Herstellungsprozeß in der Reihenfolge der Schritte zur Herstellung der Halbleitervorrichtung. Wie in der Fig. 2A gezeigt, werden der Zuführungsrahmen 11 und die Inseln 16-1 und 16-2 durch Stechen von Löchern in eine lange Metallplatte gebildet. Die Metallplatte kann aus einem Material mit hoher Wärmeleitfähigkeit gebildet sein, wie eine Kupferlegierung oder eine Fe-42Ni-Legierung. Die Insel 16-1 wird auf dem Rahmen 10 durch Verbindungshalter 18-1A und 18-1B gehalten, und die Insel 16-2 wird auf dem Rahmen 10 durch Verbindungshalter 18-2A und 18-2B gehalten. Die Zuführungsrahmen 11 sind ausgebildet, um sich in Richtungen zu den im Zentralteil gebildeten Inseln 16-1 und 16-2 zu erstrecken. Die Formen und Größen der Inseln 16-1 und 16-2 sind in dieser Ausführung unterschiedlich, sie können jedoch in gleicher Form und Größe ausgebildet sein, und die Zahl der Inseln kann auf einen gewünschten Wert eingestellt werden. Im Gegensatz zu dem konventionellen Zuführungsrahmen für das MCP, ist in dem Zuführungsrahmen 11 kein Rahmen für die Stützung einer Zuführung zur Verbindung der Chips 12-1 und 12-2 miteinander gebildet.
  • Danach, wie in Fig. 2B gezeigt, werden die Chips 12-1 und 12-2 jeweils auf den Inseln 16-1 und 16-2 durch Druckbondung unter Verwendung eines Materials der Ag-Serie montiert.
  • Als nächstes wird die flexible Kunststoffolie 14, auf welcher die Verdrahtungsmuster 13A und 13B gebildet sind, über den in Fig. 2B gezeigten Zuführungsrahmen 11 gelegt und daran gebondet, und in der Folge werden die inneren Zuführungsteile des Zuführungsrahmens 11 und die Elektroden-Pads der Chips 12-1 und 12-2 elektrisch verbunden, und die Elektroden-Pads der Chips 12-1 und 12-2 werden miteinander elektrisch verbunden. Wie in Fig. 2C gezeigt, hat die Kunststoffolie 14 eine lange Folie 19 als eine aus Polyimid oder dergleichen gebildete Basisplatte, und wird von der langen Folie 19 getrennt. Speisungslöcher 20 zur Speisung der Folie sind in einem regelmäßigen Intervall auf beiden Seitenteilen der langen Folie 19 gebildet. Ferner sind Vorrichtungslöcher 21-1 und 21-2 in der langen Folie 19 gebildet, an Positionen, welche den Chips 12-1 und 12-2 entsprechen. Äußere Zuführlöcher 22-1 bis 22-4 sind in Abschnitten um die Vorrichtungslöcher 21-1 und 21-2 der Folie 19 gebildet. Eine Vielzahl von Testpads 23 sind außerhalb der äußeren Zuführungslöcher 22-1 bis 22-4 gebildet, und ein Verdrahtungsmuster ist ausgebildet, um sich von den Pads 23 in die Gebiete der Vorrichtungslöcher 21-1 und 21-2 zu erstrecken, um so den ersten Zuführungsabschnitt 13A zu bilden. Ein Verdrahtungsabschnitt ist auf einem Teil der Kunststoffolie 14 gebildet, welcher sich zwischen den Vorrichtungslöchern 21-1 und 21-2 befindet, und ist ausgebildet, um sich in ein Gebiet der Vorrichtungslöcher 21-1 und 21-2 zu erstrecken, um so den zweiten Zuführungsabschnitt 13B zu bilden.
  • Die lange Folie 19, welche in Fig. 2C gezeigt ist, wird für jedes MCP auseinandergeschnitten, und wird auf den in Fig. 2D gezeigten Zuführungsrahmen 11 gelegt. Dann werden Teile der Verdrahtungsmuster 13A und 13B, welche innerhalb der Vorrichtungslöcher 21-1 und 21-2 liegen, auf die Elektroden- Pads auf den Chips 12-1 und 12-2 gebondet. Danach wird ein unnötiger Teil der Folie 19 entfernt (die Folie 19 wird entlang der gepunkteten Linie 24 auseinandergeschnitten) und die anderen Enden der Verdrahtungsmuster 13A werden auf die inneren Zuführungsteile des Zuführungsrahmens 11 gebondet.
  • Als nächstes, wie in Fig. 2E gezeigt, werden die inneren Zuführungsteile des Zuführungsrahmens 11, die Inseln 16-1 und 16-2, die Chips 12-1 und 12-2 und die Kunststoffolie 14 mit Harz, wie einem Epoxidharz mittels einer geeigneten Gußtechnik vergossen, wie der Transferpreßtechnik, um so das Paket 15 zu bilden.
  • Der darauffolgende Herstellungsprozeß wird auf die gleiche Weise durchgeführt, wie bei dem konventionellen Verfahren zur Herstellung der Halbleitervorrichtung. Das bedeutet, daß die äußeren Zuführungsteile von dem Rahmen 10 an einem Abschnitt abgetrennt werden, welcher durch die Strichpunktlinie 25 angedeutet wird, welche in Fig. 2E gezeigt ist, und die vorderen Endteile der äußeren Zuführungsteile werden zu einer geeigneten Form gebogen, um so leicht auf einer bedruckten Schalttafel oder dergleichen befestigt zu werden, wodurch eine Halbleitervorrichtung vollendet ist.
  • Wie in Fig. 3 gezeigt, ist es möglich, den unnötigen peripheren Teil der langen Folie 19 entlang der Strichpunktlinie 24 vorher auseinanderzuschneiden, die Folie auf den Zuführungsrahmen 11 zu legen, und das Bonden im Schritt der Fig. 2D durchzuführen. In diesem Fall werden die Enden einer Seite der Zuführungsteile des ersten Zuführungsabschnitts 13A mit den Elektroden-Pads (oder Erhebungen) der Chips 12-1 und 12-2 unter Verwendung eines Bondwerkzeuges verbunden, und die Elektroden-Pads der Chips 12-1 und 12-2 werden über den zweiten Zuführungsabschnitt 13B miteinander verbunden. Da die Chips 12-1 und 12-2 auf den Inseln 16-1 und 16-2 festgemacht sind, kann die Bondung korrekt durchgeführt werden, wenn deren Positionen einmal bestimmt sind. Danach werden die anderen Enden der Zuführungsteile des ersten Zuführungsabschnitts 13A auf die inneren Zuführungsteile des Zuführungsrahmens 11 gebondet, und der Verdrahtungsvorgang ist abgeschlossen.
  • Gemäß dem obigen Aufbau und dem obigen Herstellungsverfahren können die folgenden Wirkungen (a) bis (g) erzielt werden.
  • (a) Da die inneren Zuführungsteile des Zuführungsrahmens 11 über das auf der flexiblen Kunststoffolie 14 gebildete Verdrahtungsmuster 13A mit den Elektroden-Pads verbunden werden, welche auf den Halbleiterchips 12-1 und 12-2 gebildet sind, kann die Montage bei einer höheren Dichte durchgeführt werden, als in einem Fall, in welchem Drahtbondung verwendet wird.
  • (b) Da die Halbleiterchips 12-1 und 12-2 miteinander über das Verdrahtungsmuster 13B, welches auf der flexiblen Kunststoffolie 14 gebildet ist, verbunden werden, um so eine Schaltung unter Verwendung der Vielzahl von Chips 12-1 und 12-2 zu bilden, kann eine plastikverpackte Halbleitervorrichtung für das MCP unter Verwendung der TAB-Technik erhalten werden.
  • (c) Da die Halbleiterchips 12-1 und 12-2 auf den Inseln 16-1 und 16-2 des Zuführungsrahmens 11 gebildet sind, welcher aus einem Material hoher thermischer Leitfähigkeit besteht, kann der thermische Widerstand reduziert werden, die Wärmeabstrahleffizienz verbessert werden, und die Einschränkung bezüglich der Art der verwendbaren Halbleitervorrichtungen beseitigt werden.
  • (d) Da der Zuführungsrahmen 11 verwendet wird, und die mechanische Stärke des äußeren Zuführungsabschnittes höher ist als in einem Fall, in welchem die TAB-Technik verwendet wird, ist es nicht notwendig, eine spezielle Montiervorrichtung auf Verwenderseite zu benutzen, die Flexibilität kann verbessert werden&sub1; und die Kosten eines die Halbleitervorrichtung verwendenden Instruments werden nicht erhöht.
  • (e) Die Halbleiterchips 12-1 und 12-2 werden in dem Harzpaket 15 transfergepreßt, so daß eine exzellente hermetische Versiegelung erreicht werden kann, und dessen Zuverlässigkeit wird hoch.
  • (f) Da eine Vielzahl von Halbleiterchips 12-1 und 12-2 im wesentlichen in linearer Form durch die auf der flexiblen Kunststoffolie 14 gebildeten Verdrahtungsmuster 13A und 13B miteinander verbunden werden können, kann die Verdrahtung kurz gemacht werden, um so die Impedanzkomponente zu reduzieren, und die elektrische Charakteristik, wie die Betriebsgeschwindigkeit, kann verbessert werden.
  • (g) Da eine Vielzahl von Halbleiterchips 12-1 und 12-2 miteinander durch die Verdrahtungsmuster 13A und 13B, welche auf der flexiblen Kunststoffolie 14 gebildet sind, verbunden werden, kann ihr Entwurf und Zusammenbau vereinfacht werden, und die Herstellungskosten können im Vergleich mit einem Fall reduziert werden, in welchem eine bedruckte Schaltungstafel auf der Insel des Zuführungsrahmens montiert wird und eine Vielzahl von Chips miteinander über die bedruckte Schaltungstafel und Bonddrähte verbunden werden.
  • Fig. 4 zeigt die Querschnittsstruktur einer Halbleitervorrichtung gemäß einer zweiten Ausführung dieser Erfindung. In dieser Ausführung sind die Chips 26-1 und 26-2 mit unterschiedlichen Höhen (Dicken) gebildet. In den letzten Jahren fanden tragbare PCs und Textverarbeitungsautomaten große Verbreitung, und es ist erforderlich, daß die elektronischen Teile, wie Halbleitervorrichtungen, welche in den PCs oder Textverarbeitungsautomaten verwendet werden, kleiner und dünner gemacht werden. Ein Halbleitersubstrat (Wafer) mit einem Durchmesser von 8 Zoll kann bei der Halbleitervorrichtung verwendet werden, aber ein Wafer mit großem Durchmesser zerbricht leicht, wenn seine Dicke reduziert wird, so daß es Beschränkungen hinsichtlich der Dicke gibt, auf welche der Chip reduziert wird, um das Paket dünner zu machen. Es besteht daher die Möglichkeit, daß Chips unterschiedlicher Dicke, wie bei dieser Ausführung, bei hoher Integrationsdichte integriert werden, um die Anforderungen des Benutzers zu erfüllen. Um die Chips 26-1 und 26-2 mit unterschiedlichen Höhen, welche auf den Inseln 16-1 und 16-2 des Zuführungsrahmens 11 gebildet sind, miteinander über Verdrahtungsmuster 13A und 13B, welche auf der Kunststoffolie 14 gebildet sind, zu verbinden, kann die Länge L1 des vorderen Endteils einer Zuführung, welche sich in das Vorrichtungsloch erstreckt, größer eingestellt werden als die Länge L2 des vorderen Endteils, welches mit dem inneren Zuführungsteil des Zuführungsrahmens 11 wie erforderlich verbunden wird. Dann kann die Flexibilität des Zuführungsabschnitts 13B verbessert werden, und Teile mit unterschiedlicher Höhe können leicht miteinander verbunden werden.
  • Mit der obigen Struktur können Kurzschlüsse, welche auftreten können, wenn Elektroden-Pads, welche auf einem Chip mit hoher Dichte angeordnet sind, oder Chips unterschiedlicher Dicke durch Drahtbondung verbunden werden, im wesentlichen vollständig verhindert werden, und die Dicke des Pakets 15 kann reduziert werden.
  • Die Fig. 5A und 5B zeigen eine Halbleitervorrichtung gemäß einer dritten Ausführung dieser Erfindung. Fig. 5A ist eine Querschnittsansicht der Halbleitervorrichtung und Fig. 5B ist eine perspektivische Planansicht dessen Pakets. Folienträger (flexible Kunststoffolien) werden gewöhnlich in vier Gruppen unterteilt, entsprechend der Art und Weise, in welcher sie auf eine bedruckte Schaltungstafel montiert werden. Wenn die Oberfläche des Chips, auf welchem die Erhebungselektroden (Bump-Elektroden) gebildet sind, eingestellt wird, um in eine Richtung zu zeigen, welche jener der vorderen Oberfläche der bedruckten Schalttafel entgegensteht, wird er als Fläche- oben-Typ (face-up type) bezeichnet, und wenn die Oberfläche des Chips, auf welchem die Erhebungselektroden (Bumpelektroden) gebildet sind, eingestellt ist, um in die gleiche Richtung zu zeigen, wie die vordere Oberfläche der bedruckten Schalttafel, wird er als Fläche-unten-Typ (face- down type) bezeichnet. Ferner, wenn die Kunststoffolie auf die vordere Oberfläche des Verdrahtungsmusters gesetzt wird, wird sie als Folie-oben-Typ (tape-up type) bezeichnet, und wenn die Kunststoffolie auf die Rückfläche des Verdrahtungsmusters gesetzt wird, wird sie als Folie-unten- Typ (tape-down type) bezeichnet. Die ersten beiden Typen und die letzten beiden Typen werden miteinander verbunden, um vier verschiedene Montierweisen zu schaffen. In der dritten Ausführung wird der Fläche-oben/Folie-oben-Typ verwendet. Das bedeutet, daß jene Oberflächen der auf den jeweiligen Inseln 16-1 und 16-2 des Zuführungsrahmens 11 montierten Chips 12-1 und 12-2, auf welchen die Erhebungselektroden gebildet sind, gestellt sind, um in eine Richtung zu zeigen, welche jener der oberen Oberfläche einer bedruckten Schaltungstafel (nicht abgebildet) entgegensteht, und die Kunststoffolie 14 wird auf die vorderen Oberflächen der Verdrahtungsmuster 13A und 13B plaziert.
  • Das Merkmal der dritten Ausführung ist, daß Enden einer Seite der Zuführungsteile des Zuführungsabschnitts 13A alle mit den jeweiligen inneren Zuführungsteilen des Zuführungsrahmens 11 verbunden sind, aber einige der Zuführungsteile des Zuführungsabschnitts 13A sind auf halbem Weg abgeschnitten und sind weder mit dem Chip 12-1 noch mit dem Chip 12-2 verbunden. Der Grund, warum einige der Zuführungsteile auf halbem Weg abgeschnitten sind, ist die Verbesserung der Flexibilität der Kunststoffolie 14 und der Verdrahtungsmuster 13A und 13B. In diesem Fall können die gleiche Kunststoffolie 14 und die gleichen Verdrahtungsmuster 13A und 13B für Halbleitervorrichtungen verwendet werden, welche unterschiedliche Verdrahtungsmuster erfordern, indem vorher eine große Zahl von Verdrahtungsmustern gebildet wird, und gewünschte Verdrahtungsmuster 13A und 13B selektiv verwendet werden. Es ist ferner möglich, Blinderhebungselektroden (Dummy-bump-Elektroden) zu bilden, welche nicht mit einer inneren Schaltung auf den Chips 12-1 und 12-2 verbunden sind, und die anderen Enden der Zuführungsteile, welche nicht verwendet werden, mit den Blinderhebungselektroden zu verbinden. In diesem Fall gibt es keine Zuführungsteile, welche auf halbem Weg abgeschnitten werden.
  • Die Zuführungsabschnitte 13B, welche die Chips 12-1 und 12-2 miteinander verbinden, können in einigen Schaltungsaufbauten unnötig sein, und in diesem Fall ist es nicht notwendig, die Zuführungsabschnitte 13B zu bilden. Ferner ist es auch möglich, ein Zuführungsteil 13A-1, welches eines der Zuführungsteile des Zuführungsabschnitts 13A ist, in einen tiefen Abschnitt des Vorrichtungslochs zu führen, wie in Fig. 5B gezeigt, und es mit einer Erhebungselektrode (bump electrode) zu verbinden, welche auf dem Zentralteil (oder einem gewünschten Abschnitt) auf dem Chip 12-1 gebildet ist. Der obige Aufbau ist insbesondere geeignet zum Antreiben des Motors eines Druckteils in einem Textverarbeitungsautomaten oder PC. Dies liegt daran, daß gewöhnlich ein großer Strom in dieser Art von Antriebsschaltung fließen wird, und folglich eine große Wärmemenge erzeugt wird. Da die Erzeugung von Wärme, Elemente wie Steuerschaltungen, welche sogar in einem Siliziumchip mit einer Fläche von 5 mm² keine Wärme erzeugen, stark beeinflussen wird, ist es notwendig, die Schaltung so zu entwerfen und die Elemente so anzuordnen, daß der Einfluß auf diese Elemente auf ein Minimum unterdrückt wird. Daher kann der Einfluß auf die andere Schaltung dadurch unterdrückt werden, daß die Erhebungselektrode (Bump-Elektrode) eines Elementes, welches Wärme erzeugt, in einem anderen Abschnitt angeordnet wird, getrennt von einer anderen Erhebungselektrode und beispielsweise nahe des Mittelpunkts des Chips.
  • Als nächstes wird eine vierte Ausführung dieser Erfindung unter Bezugnahme auf Fig. 6 beschrieben. In dieser Ausführung wird ein einziges Zuführungsteil 13-2 auf eine Vielzahl von Erhebungselektroden (Bump-Elektroden) 17-1, 17-2 und 17-3, welche auf einem Chip 12-2 gebildet sind, gebondet. In diesem Beispiel sind drei Erhebungselektroden (Bump-Elektroden) vorgesehen, und das Zuführungsteil 13A-2 ist ausgebildet, um länger zu sein als die anderen Zuführungsteile des Zuführungsabschnitts 13A, um den obigen Aufbau zu bilden. Wenn die drei Erhebungselektroden (Bump-Elektroden) 17-1, 17-2 und 17-3 alle auf das gleiche Potential eingestellt werden, beispielsweise auf das Erdpotential (GND), oder wenn den drei Erhebungselektroden (Bump-Elektroden) das gleiche Signal eingegeben wird, kann die eingenommene Fläche der Verdrahtung bei Verwendung eines einzigen Zuführungsteils im Vergleich mit der Verwendung von drei Zuführungsteilen verkleinert werden. Daher kann die Halbleitervorrichtung weiter verkleinert werden.
  • Fig. 7 zeigt die Querschnittsstruktur einer Halbleitervorrichtung gemäß einer fünften Ausführung dieser Erfindung. In jeder der obigen Ausführungen ist ein Chip auf einer Insel montiert, aber in dieser Ausführung ist eine Vielzahl von Chips 12-1 und 12-2 auf einer Insel 16 montiert. In Fig. 7 sind zwei Chips montiert, aber drei oder mehr Chips können auf einem Chip montiert sein. Unter dieser Bedingung sind die Chips 12-1 und 12-2 jedoch miteinander kurzgeschlossen, und daher ist eine Isolierschicht 27 auf der Insel 16 vorgesehen, und die Chips 12-1 und 12-2 sind auf der Isolierschicht 27 gebildet. Die Isolierschicht 27 kann aus Keramik gebildet sein, beispielsweise aus Aluminiumnitrid oder Aluminiumoxid, oder sie kann aus einem wärmeresistenten Kunststoff wie Polyimid gebildet sein.
  • Wenn die auf der Insel 16 montierten Chips 12-1 und 12-2 in demselben Zustand eingestellt sind, beispielsweise in einem geerdeten Zustand, kann die Isolierschicht weggelassen werden, wie in Fig. 8 gezeigt. Ferner ist es möglich, die Integrationsdichte einer Halbleitervorrichtung des MCP-Typs zu verbessern, durch Bilden von Inseln, auf jeder von welchen ein Chip montiert ist, zusammen mit Inseln, auf jeder von welchen eine Vielzahl von Chips montiert ist.
  • Fig. 9 zeigt die Querschnittsstruktur einer Halbleitervorrichtung gemäß einer siebten Ausführung dieser Erfindung. In dieser Ausführung sind die unteren Teile des Zuführungsrahmens 11 und die Inseln 16-1 und 16-2 freigelegt, um die Wärmeabstrahlungseffizienz zu verbessern. Das bedeutet, daß die Kunststoffolie 14, auf welcher die Verdrahtungsmuster 13A und 13B gebildet sind, die Chips 12-1 und 12-2, die inneren Zuführungsteile, und die Inseln 16-1 und 16-2 in einer Harzverpackung 15 versiegelt sind. Die hinteren Flächen der Inseln 16-1 und 16-2, auf welchen die Chips 12-1 und 12-2 nicht gebildet sind, sind jedoch aus der Verpackung 15 freigelegt. Mit dem obigen Aufbau kann die Wärmeabstrahlungseffizienz wesentlich verbessert werden. Daher kann die obige Vorrichtung auf ein Leistungshalbleiterelement angewendet werden, welches in der Motorantriebsschaltung verwendet wird und eine große Wärmemenge erzeugt. Um die Wärmeabstrahlungseffizienz zu verbessern, ist es bevorzugt, eine Lücke zwischen einer bedruckten Schaltungstafel (nicht abgebildet) und den Inseln 16-1 und 16-2 vorzusehen. Wenn der Fixierung des Pakets 15 mehr Aufmerksamkeit geschenkt wird als der Wärmeabstrahlung, kann Klebeharz 29 in eine Lücke zwischen dem Paket 15 und der bedruckten Schaltungstafel 28 eingefügt werden, wie in Fig. 10 gezeigt. Ferner können die äußeren Zuführungsteile des Zuführungsrahmens 11 in eine Richtung gebogen werden, welche jener der in Fig. 9 und 10 gezeigten entgegensteht, oder in eine Aufwärtsrichtung, um die Inseln 16-1 und 16-2, welche wie in Fig. 11 gezeigt freigelegt sind, in die obere Position zu stellen. Da bei dieser Struktur die Oberflächen der Chips 12-1 und 12-2, auf welchen die Erhebungselektroden 17 gebildet sind, eingestellt sind, um der bedruckten Schaltungstafel 28 gegenüberzustehen, und die Kunststoffolie 14 auf die untere Oberfläche der Verdrahtungsmuster 13A und 13B gesetzt ist, wird die Halbleitervorrichtung als eine Vorrichtung vom Fläche-unten/Folie-unten-Typ bezeichnet. Da bei diesem Typ die Inseln 16-1 und 16-2 auf dem obersten Teil angeordnet sind, kann die Wärmeabstrahlungseffizienz weiter verbessert werden, indem ein Kühlkörper 30 auf die Inseln 16-1 und 16-2 montiert wird, wie in Fig. 12 gezeigt.
  • Eine Halbleitervorrichtung gemäß einer elften Ausführung wird unter Bezugnahme auf Fig. 13 beschrieben. Die Halbleitervorrichtung ist vom Fläche-oben/Folie-oben-Typ. Die Inseln 16-1 und 16-2 sind in der Ausführung der Fig. 9 freigelegt, aber in der elften Ausführung ist eine Kunststoffolie 14, welche auf den Verdrahtungsmustern 13A und 13B angeordnet ist, teilweise freigelegt. Da das Harzpaket 15 mit dieser Struktur dünn gemacht werden kann, wird es möglich, die Dicke der Halbleitervorrichtung zu reduzieren.
  • Die Fig. 14A und 14B zeigen eine Halbleitervorrichtung gemäß einer zwölften Ausführung dieser Erfindung. Fig. 14A ist eine Planansicht, welche einen Hauptabschnitt einer Halbleiterstruktur zeigt, welche vor der Versiegelung in ein Harzpaket 15 erhalten wird, und Fig. 14B ist eine Querschnittsansicht, welche eine vollständige Halbleitervorrichtung zeigt, welche erhalten wird, nachdem die Halbleiterstruktur in dem Harzpaket 15 versiegelt ist. Wenn bei dieser Ausführung die Chips miteinander verbunden werden, werden zwei Chips 12-1 und 12-3 über Zuführungsteile miteinander verbunden, welche sich über ein Chip 12-2 erstrecken, welcher zwischen den Chips 12-1 und 12-3 liegt. Vorrichtungslöcher 21-1 und 21-2 sind in der Kunststoffolie 14 an Positionen gebildet, welche den Chips 12-1 und 12-3 entsprechen, und in der Position, welche dem Chip 12-2 entspricht, ist kein Vorrichtungsloch gebildet. Somit ist ein Teil 14A der Kunststoffolie 14 auf dem Chip 12-2 angeordnet, welcher für die Verbindung nicht verwendet wird, und Zuführungsteile 13C werden auf die Folie 14A gelegt, so daß die Chips 12-1 und 12-3, welche an getrennten Positionen angeordnet sind, um nicht kurzgeschlossen zu werden, über die Zuführungsteile 13C elektrisch miteinander verbunden werden können.
  • In der obigen Ausführung kann die Verdrahtung für den Chip 12-2 durchgeführt werden, nachdem eine weitere Kunststoffolie unter der Kunststoffolie 14 angeordnet wird. Da die Verdrahtungsmuster der unterschiedlichen Kunststoffolien einander kreuzen dürfen, durch Überlagerung einer Vielzahl von Kunststoffolien übereinander, kann die Verdrahtung mit kürzestem Abstand gebildet werden.
  • Die Fig. 15A und 15B zeigen eine Halbleitervorrichtung gemäß einer dreizehnten Ausführung dieser Erfindung. Wenn in dieser Ausführung die Chips miteinander verbunden werden, werden wie bei der zwölften Ausführung zwei Chips 12-1 und 12-3 miteinander über Zuführungsteile verbunden, welche sich über einen Chip 12-2 erstrecken, der sich zwischen den Chips 12-1 und 12-3 befindet. Ferner sind in dieser Ausführung zwei Kunststoffolien 14-1 und 14-2, in welchen sich jeweils Vorrichtungslöcher 21-1 und 21-2 befinden, teilweise überlappt ausgebildet. Ein Durchgangsloch ist in dem überlappten Abschnitt der Kunststoffolie 14-1 gebildet, und die Erhebungselektroden 31 sind in dem Durchgangsloch gebildet, um so die hintere Oberfläche der Folie zu erreichen, und somit sind die Zuführungsteile 32 und 33 elektrisch miteinander verbunden.
  • Mit der obigen Struktur können die Chips 12-1 und 12-3, welche an getrennten Positionen angeordnet sind, unter Verwendung eines Folienträgers der konventionellen Art miteinander verbunden werden. Somit können die Chips, welche an entfernten Abschnitten angeordnet sind, leicht elektrisch verbunden werden, durch teilweises Überlappen einer Vielzahl von Kunststoffolien.
  • Diese Erfindung ist nicht auf die oben beschriebenen Ausführungen beschränkt und kann verschiedentlich modifiziert werden. Beispielsweise ist es nicht notwendig, die Verdrahtungsmuster zu verwenden, welche auf der flexiblen Kunststoffolie gebildet sind, um die Verbindung zwischen dem Zuführungsrahmen und dem Chip oder die Verbindung zwischen den Chips herzustellen, sondern es ist auch möglich, Drahtbondung für einen Teil der Verdrahtung zu verwenden. Ferner ist es nicht notwendig, Erhebungselektroden (Bump- Elektroden) auf dem Chip zu bilden, sondern es ist auch möglich, Erhebungselektroden (Bump-Elektroden) auf der Oberfläche des Zuführungsteils zu bilden, welches auf der Chipseite liegt, oder auf beiden Teilen. Es ist ebenfalls möglich, das Vorderende der Erhebungselektrode (Bump- Elektrode) spitz zu machen.

Claims (22)

1. Plastikverpackte Halbleitervorrichtung, umfassend:
eine Vielzahl von Halbleiterchips (12-1, 12-2), wovon jeder Elektroden-Pads hat und auf jedem mindestens ein Halbleiterelement gebildet ist;
eine flexible Kunststoffolie (14), welche Vorrichtungslöcher (21-1, 21-2) hat, die in Positionen gebildet sind, welche den Montierpositionen der Halbleiterchips (12-1, 12-2) entsprechen, und ein Verdrahtungsmuster (13A, 13B) hat, um die Elektroden- Pads der Halbleiterchips (12-1, 12-2) elektrisch zu verbinden; und
eine Plastikverpackung, welche die Vielzahl von Halbleiterchips versiegelt; gekennzeichnet durch
einen Zuführungsrahmen (11), welcher einen inneren Zuführungsabschnitt hat, einen äußeren Zuführungsabschnitt und mindestens eine Chiptrageinsel (16-1, 16-2), wobei die Vielzahl von Halbleiterchips (12-1, 12-2) auf der Insel (16-1, 16-2) des Zuführungsrahmens (11) montiert ist, und wobei das Verdrahtungsmuster (13A, 13B) der flexiblen Kunststoffolie die Elektroden-Pads der Halbleiterchips (12-1, 12-2) direkt mit dem inneren Zuführungsabschnitt des Zuführungsrahmens (11) verbindet.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Elektroden-Pads und das Verdrahtungsmuster (13A, 13B) über Erhebungselektroden (17) verbunden sind, welche auf den Elektroden-Pads und/oder dem Verdrahtungsmuster gebildet sind.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Zuführungsrahmen (11) eine Vielzahl von Inseln (16-1, 16-2) hat, auf jeder von welchen ein entsprechender Halbleiterchip (12-1, 12-2) montiert ist.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von Halbleiterchips (12-1, 12-2) auf einer einzigen Insel (16) montiert ist.
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß sie ferner ein Isolierteil (27) umfaßt, welches zwischen der Insel (16) und mindestens einem der Vielzahl von Halbleiterchips (12-1, 12-2) gebildet ist.
6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Isolierteil (27) aus einem Material gebildet ist, welches aus einer Gruppe ausgewählt wird, die aus Keramik und wärmeresistentem Harz besteht.
7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Verdrahtungsmuster, welches auf der flexiblen Kunststoffolie (14) gebildet ist, Zuführungsteile (13B) hat, welche mit den Elektroden-Pads verbunden sind, die auf verschiedenen Chips der Vielzahl von Halbleiterchips (12-1, 12-2) gebildet sind, um so die Halbleiterchips (12-1, 12-2) elektrisch miteinander zu verbinden.
8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens einer der Vielzahl von Halbleiterchips (12-1, 12-2) mit einer Dicke gebildet ist, welche von jener der anderen Halbleiterchips verschieden ist.
9. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Plastikverpackung eine Kunststoffverpackung (15) umfaßt, welche die Insel (16-1, 16-2) und den inneren Zuführungsabschnitt des Zuführungsrahmens (11), die Vielzahl von Halbleiterchips (12-1, 12-2) und die flexible Kunststoffolie (14) versiegelt.
10. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Plastikverpackung eine Kunststoffverpackung (15) umfaßt, welche die Montageoberfläche der Insel (16-1, 16-2), auf welcher die Halbleiterchips (12-1, 12-2) montiert sind, den inneren Zuführungsabschnitt des Zuführungsrahmens (11), die Vielzahl von Halbleiterchips (12-1, 12-2) und die flexible Kunststoffolie (14) versiegelt, so daß die hintere Oberfläche der Insel (16-1, 16-2), welche der Montageoberfläche, auf welcher die Halbleiterchips (12-1, 12-2) montiert sind, entgegengesetzt ist, freigelegt ist.
11. Haibleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Plastikverpackung eine Kunststoffverpackung (15) umfaßt, welche die Insel (16-1, 16-2) und den inneren Zuführungsabschnitt des Zuführungsrahmens (11), die Vielzahl von Halbleiterchips (12-1, 12-2) und zumindest einen Teil der hinteren Oberfläche der flexiblen Kunststoffolie (14), welche entgegengesetzt zu jener Oberfläche ist, auf welcher das Verdrahtungsmuster (13A, 13B) gebildet ist, versiegelt, so daß ein Teil der flexiblen Kunststoffolie (14) freiliegt.
12. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Verdrahtungsmuster eine Vielzahl von Zuführungen umfaßt, wobei mindestens eine (13A-2) der Zuführungen des Verdrahtungsmusters mit einer Vielzahl von Elektroden-Pads, welche auf einem der Halbleiterchips (12-2) gebildet ist, verbunden ist.
13. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Verdrahtungsmuster eine Vielzahl von Zuführungen umfaßt, wobei zumindest eine (13A-1) der Zuführungen des Verdrahtungsmusters ausgebildet ist, um sich in das Vorrichtungsloch zu erstrecken, und mit einem Elektroden-Pad verbunden ist, welches an einer gewünschten Position von mindestens einem der Halbleiterchips (12-1) gebildet ist.
14. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie eine zweite flexible Kunststoffolie (14-2) umfaßt, welche ein Verdrahtungsmuster (33) hat und ausgebildet ist, um teilweise mit der flexiblen Kunststoffolie (14-1) zu überlappen.
15. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß das Verdrahtungsmuster (33) der zweiten flexiblen Kunststoffolie (14-2) die Vielzahl von Halbleiterchips (12-1, 12-2) elektrisch miteinander verbindet.
16. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß ein Durchgangsloch in der ersten flexiblen Kunststoffolie (14-1) oder der zweiten flexiblen Kunststoffolie (14-2) in deren Überlappungsabschnitt gebildet ist, und das Verdrahtungsmuster (32), welches auf der flexiblen Kunststoffolie (14-1) gebildet ist, und mindestens ein Teil des Verdrahtungsmusters (33), welches auf der zweiten flexiblen Kunststoffolie (14-2) gebildet ist, elektrisch miteinander verbunden sind, über Erhebungselektroden (31), welche in dem Durchgangsloch gebildet sind.
17. Halbleitervorrichtungs-Herstellungsverfahren für eine plastikverpackte Halbleitervorrichtung, welche einen ersten Schritt zur Montage einer Vielzahl von Halbleiterchips (12-1, 12-2) auf mindestens einer Chiptrageinsel (16-1, 16-2) eines Zuführungsrahmens (11), welcher innere und äußere Zuführungsabschnitte hat, umfaßt;
einen zweiten Schritt zur Anordnung einer flexiblen Kunststoffolie (14), welche ein erstes Verdrahtungsmuster (13A) und eine Vielzahl von Vorrichtungslöchern (21-1, 21-2) hat, auf dem Zuführungsrahmen (11);
einen dritten Schritt zur direkten Verbindung eines Endes des ersten Verdrahtungsmusters (13A), welches auf der flexiblen Kunststoffolie (14) gebildet ist, mit Elektroden-Pads, welche auf der Vielzahl von Halbleiterchips (12-1, 12-2) gebildet sind;
einen vierten Schritt zur direkten Verbindung des anderen Endes des ersten Verdrahtungsmusters (13A), welches auf der flexiblen Kunststoffolie (14) gebildet ist, mit einem inneren Zuführungsabschnitt des Zuführungsrahmens (11); und
einen fünften Schritt zur Versiegelung der Vielzahl von Chips in einer Plastikverpackung.
18. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 17, dadurch gekennzeichnet, daß der dritte Schritt ausgeführt wird unter Verwendung von Erhebungselektroden, welche auf den Elektroden-Pads gebildet sind.
19. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 17, dadurch gekennzeichnet, daß der vierte Schritt unter Verwendung von Legierungsbonden durchgeführt wird.
20. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 17, dadurch gekennzeichnet, daß
die flexible Kunststoffolie (14) ein zweites Verdrahtungsmuster (13B) hat; und
ein weiterer Schritt zwischen den dritten und vierten Schritten vorgesehen ist, in welchem das zweite Verdrahtungsmuster (13B), welches auf der flexiblen Kunststoffolie (14) gebildet ist, direkt mit Elektroden- Pads verbunden wird, welche auf der Vielzahl von Halbleiterchips (12-1, 12-2) gebildet sind, um so die Halbleiterchips elektrisch miteinander zu verbinden.
21. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 20, dadurch gekennzeichnet, daß der weitere Schritt unter Verwendung von Erhebungselektroden, welche auf den Elektroden-Pads gebildet sind, durchgeführt wird.
22. Halbleitervorrichtungs-Herstellungsverfahren nach Anspruch 20, dadurch gekennzeichnet, daß der weitere Schritt unter Verwendung von Legierungsbonden durchgeführt wird.
DE69216867T 1991-02-08 1992-02-07 Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür Expired - Fee Related DE69216867T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1802791 1991-02-08
JP4021857A JP2582013B2 (ja) 1991-02-08 1992-01-11 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69216867D1 DE69216867D1 (de) 1997-03-06
DE69216867T2 true DE69216867T2 (de) 1997-06-05

Family

ID=26354636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69216867T Expired - Fee Related DE69216867T2 (de) 1991-02-08 1992-02-07 Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (2) US5245215A (de)
EP (1) EP0498446B1 (de)
JP (1) JP2582013B2 (de)
DE (1) DE69216867T2 (de)
MY (1) MY108168A (de)
TW (2) TW331441U (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005038755B4 (de) * 2005-08-17 2016-03-10 Robert Bosch Gmbh Mikromechanisches Bauelement

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273451A (ja) * 1991-02-28 1992-09-29 Nippon Steel Corp 半導体装置
DE69222084T2 (de) * 1991-05-17 1998-01-22 Fujitsu Ltd Oberflächenmontierbare Halbleiterpackung
US5831332A (en) * 1991-05-17 1998-11-03 Fujitsu Limited Semiconductor package for surface mounting
JP2801810B2 (ja) * 1992-04-14 1998-09-21 株式会社東芝 樹脂封止型半導体装置
JPH05299456A (ja) * 1992-04-20 1993-11-12 Toshiba Corp 樹脂封止型半導体装置
MY109101A (en) * 1992-05-25 1996-12-31 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JP2714335B2 (ja) * 1992-12-16 1998-02-16 株式会社東芝 半導体装置
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
JP2701712B2 (ja) * 1993-11-11 1998-01-21 日本電気株式会社 半導体装置
JP2866572B2 (ja) * 1994-02-07 1999-03-08 三菱電機株式会社 半導体製造方法
JPH0888312A (ja) * 1994-09-14 1996-04-02 Nec Corp 樹脂封止型半導体装置
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
DE19507132A1 (de) * 1995-03-01 1996-09-05 Siemens Ag Anordnung von elektronischen Bauelementen auf einem Trägerstreifen
SE516160C2 (sv) 1995-04-28 2001-11-26 Ericsson Telefon Ab L M Kapslad optoelektronisk komponent
FR2734984B1 (fr) * 1995-05-29 1997-08-22 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JP2798040B2 (ja) * 1996-02-21 1998-09-17 日本電気株式会社 半導体装置の製造方法
US6271584B1 (en) 1996-02-28 2001-08-07 Siemens Aktiengesellschaft Arrangement of electronic components on a bearer strip
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
JP2812303B2 (ja) * 1996-07-04 1998-10-22 日本電気株式会社 Ｔａｂテープ半導体装置
US5905750A (en) * 1996-10-15 1999-05-18 Motorola, Inc. Semiconductor laser package and method of fabrication
US5881084A (en) * 1997-03-10 1999-03-09 Motorola, Inc. Semiconductor laser for package with power monitoring system
US5953355A (en) * 1997-04-02 1999-09-14 Motorola, Inc. Semiconductor laser package with power monitoring system
US6355881B1 (en) 1997-05-05 2002-03-12 Brant P. Braeges Means for sealing an electronic or optical component within an enclosure housing
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6300687B1 (en) 1998-06-26 2001-10-09 International Business Machines Corporation Micro-flex technology in semiconductor packages
US6777785B1 (en) * 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US6146984A (en) * 1999-10-08 2000-11-14 Agilent Technologies Inc. Method and structure for uniform height solder bumps on a semiconductor wafer
FR2805083A1 (fr) * 2000-02-10 2001-08-17 Bull Sa Procede de montage et de fabrication de circuits integres sur un support et support en resultant
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US6552416B1 (en) * 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US20040069289A1 (en) * 2001-01-24 2004-04-15 Takashi Ito Ignition device of internal combustion engine
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
US6791166B1 (en) 2001-04-09 2004-09-14 Amkor Technology, Inc. Stackable lead frame package using exposed internal lead traces
DE10125697B4 (de) * 2001-05-25 2019-01-03 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
KR100426330B1 (ko) * 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
KR100444172B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 멀티 칩 반도체 패키지
JP2004103703A (ja) * 2002-09-06 2004-04-02 Ricoh Co Ltd 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム
JP4357344B2 (ja) * 2004-04-16 2009-11-04 株式会社ルネサステクノロジ 半導体装置
JP2005300485A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置
JP4666592B2 (ja) 2005-03-18 2011-04-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
CN101068005B (zh) * 2006-05-02 2010-12-29 捷敏服务公司 由多个金属层制成的半导体装置封装引线框架
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance
DE102007003182B4 (de) * 2007-01-22 2019-11-28 Snaptrack Inc. Elektrisches Bauelement
JP2009099905A (ja) * 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置
JP5233341B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233336B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233338B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233339B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233337B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2009224529A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP5233340B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8253241B2 (en) 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
US7847375B2 (en) * 2008-08-05 2010-12-07 Infineon Technologies Ag Electronic device and method of manufacturing same
US20100252918A1 (en) * 2009-04-06 2010-10-07 Jiang Hunt H Multi-die package with improved heat dissipation
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
TWI455253B (zh) * 2010-06-30 2014-10-01 Alpha & Omega Semiconductor 一種通過印刷粘接材料封裝的半導體裝置及其製造方法
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
JP6081229B2 (ja) * 2013-03-01 2017-02-15 株式会社東芝 半導体装置、無線装置、及び記憶装置
CN104681509A (zh) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 一种改进型的双基岛封装结构
CN106298724B (zh) * 2015-06-25 2019-05-10 台达电子工业股份有限公司 塑封型功率模块
US10665766B2 (en) * 2016-03-15 2020-05-26 Signify Holding B.V. Elongated lead frame and a method of manufacturing an elongated lead frame
JP6636846B2 (ja) 2016-04-14 2020-01-29 ローム株式会社 半導体装置および半導体装置の製造方法
DE102018206482B4 (de) 2018-04-26 2024-01-25 Infineon Technologies Ag Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
JP7089995B2 (ja) * 2018-09-14 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN112185267B (zh) * 2019-06-12 2022-03-29 云谷（固安）科技有限公司 电路基板、显示面板及显示装置
CN112786558B (zh) * 2019-11-05 2023-02-28 珠海格力电器股份有限公司 一种半导体器件及其可靠性验证方法
WO2024195426A1 (ja) * 2023-03-23 2024-09-26 住友電気工業株式会社 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524477A (en) * 1978-08-09 1980-02-21 Nec Corp Integrated circuit
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
JPS634636A (ja) * 1986-06-25 1988-01-09 Hitachi Vlsi Eng Corp 半導体装置
JPS63137439A (ja) * 1986-11-28 1988-06-09 Nec Corp 集積回路チツプ
US4755866A (en) * 1987-02-27 1988-07-05 United Technologies Corporation Electronic circuit module
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
IT1214254B (it) * 1987-09-23 1990-01-10 Sgs Microelettonica S P A Dispositivo a semiconduttore in contenitore plastico o ceramico con "chips" fissati su entrambi i lati dell'isola centrale del "frame".
JPH01105551A (ja) * 1987-10-19 1989-04-24 Hitachi Ltd 電子装置
JPH01187959A (ja) * 1988-01-22 1989-07-27 Matsushita Electron Corp 樹脂封止型半導体装置
KR970011649B1 (ko) * 1988-03-10 1997-07-12 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치의 제조방법
EP0337485A3 (de) * 1988-04-15 1991-04-03 Nippon Telegraph And Telephone Corporation Filmträger für integrierte RF-Schaltung
JPH02290033A (ja) * 1988-04-26 1990-11-29 Nec Corp 集積回路集合体
GB2219435B (en) * 1988-06-02 1991-07-03 Burr Brown Corp Plastic encapsulated multichip hybrid integrated circuit
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
JPH01308058A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd 電子装置
JPH02121343A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア
JPH02130947A (ja) * 1988-11-11 1990-05-18 Mitsubishi Electric Corp 半導体装置
US5032542A (en) * 1988-11-18 1991-07-16 Sanyo Electric Co., Ltd. Method of mass-producing integrated circuit devices using strip lead frame
JPH02161738A (ja) * 1988-12-15 1990-06-21 Hitachi Cable Ltd Ｔａｂ用テープキャリア
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
JPH02230749A (ja) * 1989-03-03 1990-09-13 Toshiba Corp 半導体チップ及び該チップを用いた半導体装置
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
JPH0777256B2 (ja) * 1989-08-25 1995-08-16 株式会社東芝 樹脂封止型半導体装置
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005038755B4 (de) * 2005-08-17 2016-03-10 Robert Bosch Gmbh Mikromechanisches Bauelement

Also Published As

Publication number Publication date
TW329533B (en) 1998-04-11
EP0498446A2 (de) 1992-08-12
EP0498446B1 (de) 1997-01-22
US5352632A (en) 1994-10-04
MY108168A (en) 1996-08-30
EP0498446A3 (en) 1993-10-20
DE69216867D1 (de) 1997-03-06
JP2582013B2 (ja) 1997-02-19
US5245215A (en) 1993-09-14
JPH0661406A (ja) 1994-03-04
TW331441U (en) 1998-05-01

Similar Documents

Publication Publication Date Title
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69605286T2 (de) Organischer chipträger für chips des drahtbondtpys
DE69524855T2 (de) Bauelementstapel in mehrchiphalbleiterpackungen
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE69428898T2 (de) Mehrschichtige gedruckte leiterplatte und raumsparendes speichermodul
DE19520700B4 (de) Halbleiterbausteinanordnung
DE69325232T2 (de) Leistungshalbleitermodul
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007002707A1 (de) System-in Package-Modul
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE69524724T2 (de) Elektronische schaltungspackung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE112021001976T5 (de) Halbleiterbauteil
DE102009035623A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee