FR2805083A1 - Procede de montage et de fabrication de circuits integres sur un support et support en resultant - Google Patents

Procede de montage et de fabrication de circuits integres sur un support et support en resultant Download PDF

Info

Publication number
FR2805083A1
FR2805083A1 FR0001662A FR0001662A FR2805083A1 FR 2805083 A1 FR2805083 A1 FR 2805083A1 FR 0001662 A FR0001662 A FR 0001662A FR 0001662 A FR0001662 A FR 0001662A FR 2805083 A1 FR2805083 A1 FR 2805083A1
Authority
FR
France
Prior art keywords
conductors
semiconductor
frame
components
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0001662A
Other languages
English (en)
Inventor
Patrick Courant
Jean Joly
Daniel Lambert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Priority to FR0001662A priority Critical patent/FR2805083A1/fr
Priority to PCT/FR2001/000368 priority patent/WO2001059829A2/fr
Publication of FR2805083A1 publication Critical patent/FR2805083A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

La présente invention concerne un procédé de montage de circuits intégrés (a à f) comportant des plots les circuits intégrés (a à f) étant montés sur un support flexible du type ruban, caractérisé en ce qu'il comporte les étapes suivantes :- une étape de formation d'une araignée constituée d'un cadre isolant (21) supportant une pluralité de conducteurs comportant des extrémités internes (221ai à 221fi) et des extrémités externes (221ae à 221fe) au cadre;- une étape de montage des composants semi-conducteurs (11a à 11f) constituant les circuits intégrés sur une plaque de positionnement et de maintien de ces composants;- une étape de positionnement relatif de l'araignée par rapport aux composants montés sur la plaque;- une étape de liaison par ultrasons des extrémités des conducteurs internes (221ai à 221fi) constituant l'araignée sur les plots (111b 110a, 113b) d'un des composants semi-conducteurs;- une étape de déplacement de la tête de soudure et de réitération des étapes de soudure jusqu'à ce que tous les composants semi-conducteurs soient liés par au moins une extrémité interne de conducteurs de l'araignée.

Description

<U>Procédé de</U> montac <B><U>-</U></B> rés <U>sur un</U> ie <U>et de fabrication de circuits</U> intég <U>support et support en résultant</U> L'invention se rapporte<B>à</B> un procédé de montage de circuits intégrés sur un support de type bande utilisant la technologie communément appelée TAB (Tape Automated Bonding). Les pastilles de semi-conducteurs, par exemple en silicium, dans lesquelles sont constitués les circuits intégrés, forment de fines plaquettes de matériau de semi-conducteurs de forme carrée ou rectangulaire et pourvues de plots de connexion en aluminium. Ces pastilles sont généralement montées sur une céramique, par exemple en alumine, laquelle est traversée par des conducteurs en cuivre pour aboutir<B>à</B> plages de connexion sur la face de la céramique opposée<B>à</B> celle supportant la pastille de silicium. La jonction entre plots de la pastille semi-conducteurs et les conducteurs traversant céramique se fait par technologie dite "Wire Bonding" permettant de relier les plots de connexion semi-conducteur aux plages de connexion la céramique supportant semi-conducteur et formant avec le capot vient protéger l'ensemble boîtier semi-conducteur. Le boîtier de circuits intégrés ainsi constitue ensuite relié<B>à</B> un circuit imprimé par la technologie TAB en établissant liaisons électriques<B>à</B> l'aide de rubans conducteurs entre les plages connexion traversant la céramique et les pistes de conducteur prévues circuit imprimé. Ce type de technologie représenté en liaison avec figure 4A et est également connu par le brevet français déposé<B>13106/96</B> par la demanderesse intitulé "Procédé de montage d'un circuit intégré sur un support et support en résultant" et publié sous le numéro 974.
général pour souder sans additif les rubans conducteurs sur le circuit intégré, on utilise la technique dite de thermocompression qui permet de faire diffuser les matériaux<B>à</B> une température d'environ et de les lier entre eux. Cette technologie de soudure est utilisable sur circuit imprimé ou sur boîtier de circuit intégré possédant des boules de connexion (bumps) en or, cuivre doré ou nickel-or équipé de sa céramique en alumine mais ne peut pas être utilisée directement sur la pastille de semi-conducteur car elle risquerait d'endommager les circuits par excès d'échauffement.
De même, le brevet américain<B>5</B> 2<B>259</B> propose un procédé de fixation de ruban TAB sur un boîtier semi-conducteur.
Cette technologie de soudure sans boule (Bumpless) du ruban TAB sur le boîtier de circuit intégré n'est pas applicable directement sur la pastille de semi-conducteur car elle génère des températures trop élevées de l'ordre de<B>500'.</B> D'autre part une telle soudure supporte pas un environnement difficile. En effet, l'expérience a démontré que cette technologie de liaison soumise<B>à</B> des températures de fonctionnement de<B>1750</B> pendant plusieurs années et des vibrations générait des défaillances dans le fonctionnement du matériel résultant des ruptures des soudures provoquées par la masse de la céramique.
Le but de l'invention est donc de proposer un procédé de liaison de circuits intégrés avec le circuit imprimé supportant un environnement difficile dans lequel les circuits sont soumis<B>à</B> des températures de l'ordre de<B>1750</B> et <B>à</B> des vibrations.
Ce but est atteint par le fait que le procédé de montage de circuits intégrés (a<B>à f),</B> comportant des plots, les circuits intégrés (a<B>à f)</B> étant montés sur un support flexible du type ruban est caractérisé en ce qu'il comporte les étapes suivantes<B>:</B> <B>-</B> une étape de formation d'une araignée constituée d'un cadre isolant supportant une pluralité de conducteurs comportant des extrémités internes et des extrémités externes au cadre<B>;</B> <B>-</B> une étape de montage composants semi-conducteurs constituant les circuits intégrés sur plaque de positionnement et de maintien de ces composants; <B>-</B> une étape de positionnement relatif de l'araignée par rapport aux composants montés sur la plaque; <B>-</B> une étape de liaison par ultrasons des extrémités conducteurs internes constituant l'araignée sur les plots d'un des composants semi- conducteurs <B>;</B> <B>-</B> une étape de déplacement de la tête de soudure réitération étapes de soudure jusqu'à ce que tous les composants semi- conducteurs soient liés par au moins une extrémité interne conducteurs l'araignée.
Selon une autre particularité, le procédé comporte une étape de pliage d'un conducteur interne dont l'extrémité définit surface plus importante que celle des autres conducteurs internes et étape, après retrait de la plaque, de liaison de la plage de ce conducteur interne<B>à</B> la face composant semi-conducteur opposée<B>à</B> la face recevant les connexions avec les autres conducteurs internes.
Selon une autre particularité, les étapes de déplacement de la tête soudure amènent celle-ci dans des zones adjacentes<B>à</B> deux composants.
Selon une autre particularité, les extrémités internes des conducteurs ont une largeur deux<B>à</B> trois fois inférieure<B>à</B> la largeur des conducteurs supportés par le cadre isolant ou des extrémités externes.
Selon une autre particularité, les extrémités externes après avoir été découpées pour être libérées d'un deuxième cadre entourant le premier cadre sont connectées par une soudure par thermiocompression aux pistes conductrices d'un circuit imprimé.
Selon une autre particularité, la soudure par ultrasons des extrémités des conducteurs internes en cuivre doré est effectuée métal sur métal en soudant cette extrémité en cuivre doré avec les plots de connexion aluminium formé directement sur les composants semi-conducteurs.
Un autre but de l'invention est de proposer un procédé de fabrication ensemble de circuits semi-conducteurs.
Ce but est atteint par le fait que le procédé de fabrication d'un ensemble de circuits semi-conducteurs est caractérisé en ce qu'il comprend une premiere étape de connexion électrique, de chacun des plots d'une pluralité plots de connexion formés sur chaque composant semi- conducteur <B>à</B> au moins une extrémité interne d'une portion de conducteurs appartenant<B>à</B> une pluralité de conducteurs formés sur un cadre isolant, par soudure thermosonique et une seconde étape suivant la première étape de fixation plages conductrices de plus grande surface les extrémités internes s'étendant vers l'intérieur du cadre sur la surface opposée du composant semi-conducteur par une colle conductrice adhesive.
autre but de l'invention est de proposer un ensemble de circuits semi-conducteurs but est atteint par le fait que l'ensemble circuits semi- conducteurs comprenant une structure de conducteurs isoles du composant semi-conducteur supportés par un cadre isolant et se terminant par une extrémite interne dont une partie est dépourvue d'isolant, caractérisé en ce que conducteurs internes sont connectés aux plots connexion des composants semi-conducteurs par soudure thermosonique au moins un des conducteurs internes connecté<B>à</B> l'un desdits plots connexion passe dans une zone adjacente<B>à</B> au moins deux composants semi-conducteurs et au moins un autre des conducteurs internes se termine une plage conductrice de plus grande surface que les autres extremites internes et s'étendant vers l'intérieur du cadre sur la surface opposée d'un desdits composants semi-conducteurs pour<B>y</B> être collé par une colle conductrice adhésive.
Selon une autre particularité, les composants semi-conducteurs sont montés sur une rendue solidaire des composants semi-conducteurs, la plaque est pourvue d'ouvertures ou découpes permettant passage etla mise en place des conducteurs se terminant par les plages conductrices (223ai, 223di, 223ei, 223fi) de liaison<B>à</B> la masse des composants respectifs (11a,<B>11d,</B> lle, <B>11f).</B>
Un autre but de l'invention est de proposer support d'un composant semi-conducteur. but est atteint par le fait que le support, d'au moins un composant semi-conducteur, comprenant une structure de conducteurs isolés du composant semi-conducteur par un substrat isolant, les conducteurs étant connectes aux plots de connexion des composants semi-conducteurs respectifs est caractérisé en ce que les conducteurs sont connectés aux plots de connexion et au moins un des conducteurs connectés au dits plots de connexion passe dans une zone adjacente<B>à</B> au moins deux composants semi-conducteurs.
Selon une autre particularité, le support comporte des prolongements du matériau isolant formant le cadre de l'araignée, ces prolongements s'étendant vers l'intérieur du cadre et ayant pour de supporter ou les conducteurs internes passant dans une zone adjacente<B>à</B> au moins deux composants semi-conducteurs.
Selon une autre particularité, les prolongements sont en forme L. Selon une autre particularité, la zone de prolongement est forme de T.
Selon une autre particularité, la zone de prolongement est forme de croix.
Selon une autre particularité, les cuivres ont une épaisseur<B>25</B> microns avec une finition or d'une épaisseur d'environ<B>1</B> micron, le substrat isolant est polyimide et a une épaisseur de<B>50</B> microns.
Selon une autre particularité, les points de soudure sont effectués en appliquant l'électrode transmettant l'énergie thermosonique avec une force l'ordre de<B>60</B> grammes pendant un temps de l'ordre de<B>60</B> millisecondes et un déplacement de<B>là</B> 2 pm.
D'autres particularités et avantages de la présente invention apparaitront plus clairement<B>à</B> la lecture de la description ci-après faite en référence aux dessins annexés dans lesquels<B>:</B> <B>-</B> la figure<B>1</B> représente une vue en coupe de l'outillage de montage de circuits intégrés selon le procédé de l'invention<B>;</B> <B>-</B> la figure 2 représente une vue de dessus de l'araignee utilisée dans le procédé de montage selon l'invention<B>;</B> <B>-</B> la figure<B>3</B> représente une vue en coupe des circuits intégrés assemblés sur le ruban TAB selon l'invention, lui-même assemblé<B>à</B> un circuit imprimé; <B>-</B> la figure 4A représente une vue en coupe d'un boitier semi- conducteur de l'art antérieur <B>-</B> la figure 4B représente une vue de dessus des semi-conducteurs du circuit intégré sur la céramique en alumine une fois le capot enlevé; <B>-</B> la figure 4C représente un plan schématique de la disposition des pastilles de semi-conducteurs constituant le boîtier de circuit intégré.
<B>-</B> la figure<B>5</B> représente une variante de réalisation de la liaison des conducteurs extérieurs au circuit imprimé <B>-</B> la figure<B>6</B> représente une vue schématique en coupe partielle, illustrant une variante de réalisation d'une superposition d'ensembles araignée-composants conformes<B>à</B> l'invention.
Comme expliqué précédemment dans la technologie antérieure, les pastilles de semi-conducteurs,. par exemple en silicium,<B>(l 1, 11</B> a,<B>1<I>1 b, 1</I>1</B> c, <B>11 d, 11</B> e,<B>11 f)</B> sont montées sur une céramique<B>(l 0)</B> aux emplacements (a, <B>b,</B> c,<B>d,</B> e,<B>f)</B> représentés sur la figure 4C. Cette céramique<B>(l 0)</B> est pourvue<B>à</B> sa périphérie de plages de connexion<B>(15, 13),</B> lesquelles traversent l'épaisseur de la céramique et sont constituées d'or. Les semi-conducteurs <B>(l 1</B> a<B>à 11</B> e, figure 4B) disposent chacun de plots de contact en aluminium qui sont reliés aux plages de contact<B>(15, 13)</B> de la céramique<B>(10)</B> par la technologie de liaison par fils (Wire Bonding comme représenté<B>à</B> la figure 4B) par des fils conducteurs<B>(l</B> 4, 12) pour chaque semi-conducteur<B>(l l</B>a<B>à</B> <B>11f).</B> Le boîtier de circuit intégré est ensuite relié par ses plages de connexion extérieure<B>(15, 13) à</B> une araignée formée dans un ruban, laquelle est elle-même connectée<B>à</B> un circuit imprimé<B>(7).</B>
Par araignée, l'homme de métier comprend un support TAB classique dont les conducteurs en cuivre ayant une épaisseur d'environ<B>17 à</B> <B>70</B> microns et une largeur variable selon les besoins forment des rubans. Une partie de ces rubans est supportée par un substrat électriquement isolant réalisé dans un matériau organique souple tel que par exemple un polyimide. Les extrémités des rubans conducteurs situées<B>à</B> l'extérieur du cadre sont rendues libres après découpe et enlèvement d'un cadre périphérique servant<B>à</B> positionner l'ensemble pendant les opérations de montage. Les conducteurs libres vers l'intérieur sont représentés<B>à</B> la figure 4A par la référence (22i), les conducteurs libres<B>à</B> l'extérieur par la référence (22e)<B>;</B> entre ces deux extrémités du même conducteur formée la zone (22) dans laquelle le conducteur repose sur le substrat polyimide (21) en général en forme de cadre. Les conducteurs (22) se prolongent par une partie qui, au départ, est rendue solidaire d'un deuxième cadre en substrat isolant et qui, après découpe, permet d'obtenir les pattes externes libres (22e) de l'araignée. La technologie de l'art antérieur pose problèmes que l'on vus précédemment et particulièrement lorsque boîtier de circuit intégré est constitué d'un substrat en alumine<B>(10)</B> lequel reposent plusieurs pastilles de semi-conducteurs constituant différents circuits intégrés et apportant différentes fonctionnalités. Dans ce cas, la technologie de antérieur n'est pas applicable directement sur les pastilles de silicium car celles-ci peuvent comporter des structures en nid d'abeille qui sont très fragiles et ne résisteraient pas aux soudures<B>à</B> des températures de<B>5000.</B> Ainsi dans l'exemple pris comme art antérieur, le boîtier circuit intégré comporte six semi-conducteurs<B>(l l</B>a<B>à 11 f)</B> et l'objet de l'invention a pour but de proposer un procédé de montage de ces semi-conducteurs selon la technique sans boule TAB pour supporter un environnement difficile en température et en vibration.
L'invention consiste, comme représenté<B>à</B> l'aide figures<B>1 à 3, à</B> disposer les plaquettes de semi-conducteurs<B>(l 1</B> a<B>à 11 f)</B> un outil support <B>(6)</B> pourvu de canaux<B>(61 à</B> 64) d'aspiration destinés<B>à</B> maintenir en place par aspiration chaque composant semi-conducteur (lla <B>à</B> llf) pendant l'opération de soudure des conducteurs formant les extrémités internes de l'araignée, extrémités qui comportent la lettre i<B>à</B> la fin de leurs références. De meme, des moyens connus permettent d'assurer un positionnement relatif précis de l'araignée et des extrémités internes de celle-ci par rapport aux composants montés sur la plaque. Les extrémités externes, comme représenté sur la figure 2, comportent la lettre e dans leurs références. premiere lettre qui suit le chiffre de référence indique le semi-conducteur auquel se rapporte la référence et sur lequel vient se connecter conducteur référencé constitutif des pattes de l'araignée. Les figures<B>1</B> représentent une vue en coupe respectivement de l'outillage de montage pour figure<B>1</B> et des circuits assemblés sur le ruban pour la figure<B>3,</B> selon l'axe coupe AA de la figure 2. La figure 2 représente une vue de dessus du support constitutif de l'araignée une fois la bande périphérique substrat supportant les conducteurs découpée de façon<B>à</B> libérer extrémités de conducteurs constitutives des extrémités externes par rapport au cadre (21) du substrat constituant le corps de l'araignée. Pour raisons, les extrémités qui, au départ, ne sont pas libres et ne sont externes, sont représentées sur la figure 2 et les autres figures avec référence e de façon<B>à</B> faire comprendre au lecteur que celles-ci, en fin montage, sont externes et sont reliées aux pistes de conducteurs<B>(71, 72)</B> circuit imprimé<B>(7)</B> figure<B>3.</B> Le support (21) est, comme représenté<B>à</B> figure 2, partagé en autant de zones que de pastilles de semi-conducteurs constitutives chacune de circuits intégrés élémentaires et comporte,<B>à</B> titre d'exemple,<B>6</B> zones dans lesquelles seront implantés successivement<B>6</B> circuits intégrés (a,<B>b,</B> c,<B>d,</B> e,<B>f).</B> Dans chacune des zones respectives, extrémités libres internes d'un ruban conducteur (22) débouchent vers l'intérieur de la zone. Ainsi, dans la zone a, on peut constater qu'il<B>y</B> a un premier conducteur intérieur (221ai), un deuxième conducteur intérieur (222ai) et une plage intérieure (223ai) de connexion<B>à</B> la masse du semi- conducteur Chacun des conducteurs intérieurs se prolonge sur le substrat (21) des conducteurs portant les références respectives (221a, 222a, 223a) ces conducteurs se prolongent<B>à</B> l'extérieur du substrat (21) par des conducteurs externes (221 ae, respectivement 222ae, respectivement 223ae). En fait, le conducteur (223ae) est également commun<B>à</B> un conducteur (222be) provenant d'une zone<B>b</B> et qui se prolonge par le conducteur (222ab) pour déboucher dans la zone<B>b</B> par le conducteur interne (222bi). Ceci permet de constituer entre les deux zones a et<B>b,</B> un conducteur commun qui se sépare pour terminer au niveau de la zone a sous forme du conducteur interne (222ai) et au sein de la zone<B>b</B> sous forme du conducteur interne (222bi). Cette partie commune est supportée par une bande substrat (212), laquelle est en forme de L et délimite dans l'angle supérieur gauche de l'araignée une zone de surface carrée au sein laquelle viendra se positionner la pastille de semi-conducteur correspondant au circuit intégré a. Cette zone (212) permet égaiement de supporter, dans une zone adjacente aux semi-conducteurs a et c, un conducteur (221 c) se termine vers l'intérieur par l'extrémité (221ci) et vers l'extérieur l'extrémite (221ce). L'extrémité intérieure (221ci) de ce conducteur orientée selon une direction perpendiculaire<B>à</B> la direction correspondant a l'extrémite (221ce). De même, les extrémités intérieures des conducteurs (222ai et 222bi) sont orientées perpendiculairement<B>à</B> l'extrémité extérieure commune (221abe). Les zones adjacentes c et e sont départagées des deux zones adjacentes<B>d</B> et<B>f à</B> l'aide d'une bande de substrat isolant (21<B>0)</B> en forme T dont la jambe centrale est reliée, dans la zone adjacente aux composants c et e, au côté longitudinal (21 L) du cadre (21) orienté vers le bas rapport<B>à</B> l'orientation de figure de la feuille et la barre horizontale est reliee sa droite au côté latéral vertical (21LV) du cadre (21) lorsque celui-ci regardé conformément<B>à</B> l'orientation de la référence de la figure. L'isolant forme de T (210) délimite ainsi un quadrilatère fermé dans lequel se situe la zone e, un quadrilatère ouvert dans lequel se situe zone c et grand rectangle ouvert sur le côté débouchant dans la zone et constituant successivement les zones<B>d</B> et<B>f.</B> Dans la zone c, deux conducteurs internes (222ci, 223ci) débouchent perpendiculairement au côte longitudinal inférieur et se prolongent sur le substrat (21) par un seul conducteur (222c) pour se terminer<B>à</B> l'extérieur substrat par un conducteur unique externe (222ce). Sur la barre du opposée<B>à</B> ce côté longitudinal (21L) débouche, perpendiculairement<B>à</B> cette barre, un conducteur (224ci), lequel se prolonge sur cette barre T vers la barre centrale et sur la barre centrale par un conducteur (224c) débouche vers l'extérieur le conducteur libre (224ce). Dans la zone e, un premier conducteur (221 ei) débouche<B>à</B> l'intérieur de cette zone se prolonge sur le substrat conducteur (22le) pour finir<B>à</B> l'extérieur par le conducteur (221 ee). remarquera que les conducteurs intérieurs une largeur au minimum fois plus faible que la portion de conducteur parcourant le substrat débouchant<B>à</B> l'extérieur du substrat, constituant les conducteurs externes. Une seule exception est constituée par les plages conductrices (223ai, 223di, 223fi, 223ei) venant déboucher dans les parties centrales zones respectives (a,<B>d, f,</B> eJ et permettant de constituer les contacts mise<B>à</B> la masse des composants semi-conducteurs. Ainsi, une plage conductrice (223ei) débouche sur le substrat par le conducteur (223e) et<B>à</B> l'extérieur de celui-ci par le conducteur (223ee). Cette plage conductrice (223ei) encadrée, d'une part par le premier conducteur interne (221 ei), et d'autre par un *deuxième conducteur interne (222ei), lequel est disposé perpendiculairement au côté latéral droit du cadre isolant (21). Dans la zone <B>f,</B> est également constituée une plage conductrice (223fi) interne, laquelle est reliée<B>à</B> un conducteur<B>(223f)</B> du substrat débouche par un conducteur externe (223fe) <B>à</B> l'extérieur du substrat. conducteur interne (221fi) débouche perpendiculairement<B>à</B> la barre du T<B>0)</B> et se prolonge sur la barre de T reliée au côté latéral droit du cadre un conducteur <B>(221f),</B> lequel débouche<B>à</B> l'extérieur du cadre isolant (21) un conducteur extérieur (221fe). Cette plage conductrice (223fi) est entourée par un premier conducteur interne (221fi) et par un deuxième conducteur interne (222fi), lequel débouche perpendiculairement au côté longitudinal supérieur du cadre (21 Ce ou ces conducteurs (221fi, 222fi) peuvent au départ être solidaires la plage conductrice adjacente et découpés pour rendre la plage indépendante des conducteurs adjacents de façon<B>à</B> permettre le pliage de la plage conductrice Ce deuxième conducteur interne (222fi) se prolonge sur côté latéral supérieur du cadre par un conducteur<B>(222f)</B> et se termine<B>à</B> l'extérieur par le conducteur (222fe). De même, une plage intérieure<B>à</B> zone<B>d</B> constituée par le conducteur (223di) contourne le deuxième conducteur interne (222di) et vient déboucher sur côté longitudinal supérieur du cadre isolant (21) par un conducteur<B>(223d)</B> se termine<B>à</B> l'exterieur par le conducteur (223de). Le deuxième contact interne (222di) se prolonge sur le substrat par le conducteur<B>(222d)</B> et<B>à</B> l'exterieur de celui-ci le conducteur (222de). De même, le premier conducteur interne (221 de la zone<B>d</B> se prolonge par le conducteur (221 se termine par conducteur (221 de).
Le montage de l'araignée décrite en liaison avec la figure 2 s'effectue la façon suivante.
fois que les différents composants de silicium ont été disposés sur l'outil maintien<B>(6),</B> les extrémités internes de l'araignée constituant les plages conductrices (223ai, 223di, 223ei, 223fi) de connexion<B>à</B> masse sont recourbées et les extrémités intérieures des conducteurs formant des extrémités étroites de dimension inférieure<B>à</B> celle des conducteurs externes et des conducteurs de liaison entre l'extérieur et l'intérieur sont reliées, comme représenté<B>à</B> la figure<B>1,</B> aux plots de connexion en aluminium<B>(l 11</B> a) du composant semi-conducteur respectif<B>(l l</B>a<B>à 11 f).</B> Ainsi, les conducteurs internes (221bi, 222bi) sont reliés aux plots d'aluminium<B>(113b, 1 lb)</B> du composant semi-conducteur (llb) et la plage de connexion<B>(Il</B> 4b) en aluminium recouverte d'or formée sur le composant semi-conducteur<B>(l 1 b)</B> est reliée soudure thermosonique <B>à</B> l'extrémité interne (224bi) du conducteur cuivre (224b) dont l'extrémité externe (224be) sera ensuite reliée, par une soudure par thermocompression, <B>à</B> la plage conductrice<B>(71)</B> du circuit imprimé<B>(7,</B> figure<B>3).</B> Une fois cette opération de soudure des conducteurs internes effectuée, les plages de connexion<B>à</B> la masse des semi-conducteurs (a,<B>d,</B> e,<B>f)</B> sont cambrées pour venir s'appliquer sur la face composant semi-conducteur opposée<B>à</B> la face comportant les plots connexion des conducteurs internes. Ces plages (223ai, 223ei, 223fi 223di) sont reliées électriquement par une colle au dos du semi-conducteur permettent d'assurer la liaison<B>à</B> la masse du semi-conducteur.
La figure<B>5</B> représente une variante de réalisation de la liaison conducteurs extérieurs aux pistes conductrices<B>(72, 71)</B> du circuit imprime <B>(7).</B> Cette liaison peut s'effectuer par une soudure avec boule<B>(8),</B> comme représenté sur cette figure. Cette liaison avec boule<B>(8)</B> peut servir a superposer plusieurs araignées selon l'invention, chacune étant reliée<B>à</B> plusieurs composants semi-conducteurs. Dans ce cas, une partie (2) cadre externe<B>(23)</B> du substrat isolant sera conservée et cette partie cadre<B>(23)</B> sera percée de trous<B>(330)</B> de dimension suffisante pour assurer contact électrique entre la boule<B>(8)</B> et l'extrémité (223ae) du conducteur respectif, Ainsi, on comprend que le ruban TAB doit inclure le routage entre différents composants de semi-conducteur et les pistes conductrices prevues sur le circuit imprimé correspondant<B>à</B> la disposition des contacts sur un boîtier final. Le montage ainsi réalisé sur un ruban flexible permet conserver, pour l'ensemble, des dimensions correspondant<B>à</B> celles boîtier céramique prévu originellement, sans que ceci présente inconvénients évoqués précédemment. L'accessibilité des conducteurs permet de tester chacun des circuits formés sur les substrats en semi- conducteur et<B>à</B> chaque emplacement de circuits dont la face arrière doit être connectée, il existe une plage de connexion qui est coupée, puis pliee, pour ne pas gêner le report sur la face active. Après la liaison conducteurs, on réalise la protection de l'ensemble en noyant connexions et (es parties non protégées de conducteurs dans une résine <B>(30),</B> comme représenté<B>à</B> la figure 4A.
Afin de mieux fixer les idées, les largeurs des extrémités internes des conducteurs sont de l'ordre de<B>50</B> microns et permettent la fixation (Inner Leads Bonding) alors que les largeurs des extrémités externes permettant la fixation OLB (Outer Leads Bending) sont de l'ordre de<B>30</B> microns, c'est-à-dire 2<B>à 3</B> fois plus larges que les conducteurs internes. Les cuivres ont une épaisseur de<B>25</B> microns avec une finition or d'une épaisseur d'environ micron. Le polyimide (21) a une épaisseur de<B>50</B> microns et les points de soudure sont effectués en appliquant l'électrode transmettant l'énergie thermosonique avec une force de<B>60</B> grammes pendant un temps de<B>60</B> millisecondes pour un déplacement de<B>1 à</B> 2 pm, et une puissance de <B>70</B> Volts Ampère ce qui permet de produire un échauffement local l'ordre de<B>800</B> assurant la liaison entre l'aluminium, l'or et le cuivre. Le montage est livré sous forme de ruban remplaçant un circuit céramique et permet, par exemple, d'effectuer un pliage pour fournir des circuits sous forme d'accordéon intégrant les fonctions les plus diverses de façon pliée et surmoulée, permettant ainsi d'associer des fonctions micro controleurs et mémoire des blocs de plusieurs mémoires ensemble. Le dispositif dans sa forme la plus simple permet un placement au plus près des points de mesure et des amplificateurs associés ou dans des endroits nécessitant une grande compacité.
Dans une variante de réalisation l'outil support<B>(6)</B> en forme de plaque peut être rendu solidaire des composants semi-conducteurs qu'il supporte. Dans ce cas l'outil support est pourvu d'ouvertures ou découpes permettant le passage et la mise en place des conducteurs se terminant par les plages conductrices (223ai, 223di, 223ei, 223fi) de liaison<B>à</B> masse des composants respectifs<B>(11</B> a,<B>11 d, 11</B> e,<B>11 f).</B>
Dans une autre variante le montage selon l'invention peut permettre d'assembler les composants sur un support isolant flexible qui peut être plié sous forme d'accordéon ou gerbé avec d'autres ensembles flexibles pour en faire un ensemble<B>3D</B> utilisant la technologie BGA.
La figure<B>6</B> illustre une autre variante de réalisation possible et avantageuse d'un ensemble<B>(10)</B> multicomposants tridimensionnel conforme <B>à</B> l'invention utilisant la superposition de trous métallisés et d'éléments de connexion<B>(Il 5).</B> Dans le boîtier<B>(10)</B> de la figure<B>6,</B> les supports<B>(1</B>2) sont des boîtiers monocomposants ou multicomposants bidimensionnels de type BGA, tels que décrits dans le brevet français 2<B>747 235.</B> Dans un boîtier ordinaire, un cadre entourant le ou les circuits intégrés incorpore plusieurs plans conducteurs superposés, par exemple, Pl, P2, P3. Les plans sont séparés entre eux par des couches isolantes et connectés entre eux par des traversées conductrices TCI, TC2, TC3. Les traversées sont ordinairement faites de trous métallisés percés<B>à</B> travers toute la hauteur du cadre du boîtier et sont en liaison avec des boules<B>5)</B> selon la technologie BGA ou des broches selon la technologie PGA (Pin Grid Array). La liaison peut être directe ou indirecte, par l'intermédiaire de courts conducteurs externes (22e) appartenant<B>à</B> l'araignée. La connexion composants semi-conducteurs au substrat peut être faite également un ruban TAB, en particulier, pour les applications hautes fréquences<B>10</B> 40 GHz. Le substrat n'a alors qu'un seul niveau de connectique sauf l'on a besoin d'un signal<B>(CE)</B> de validation sélective des composants appartenant<B>à</B> une araignée. Dans ce cas, il peut exister un deuxième niveau Les trous sont ordinairement bouches, par exemple, par une résine. Selon la variante représentée sur figure<B>6,</B> le boîtier<B>(10)</B> est formé par empilage de plusieurs boitiers par l'intermédiaire de leurs boules<B>(15).</B> La liaison des boules aux trous correspondants fait que l'autre côté du cadre présente des plages de liaison avec trous respectifs placés en correspondance avec les boules boîtier BGA supérieur adjacent. Les boules et les trous métallisés superposés constituent ainsi un chemin d'entrée-sortie. Bien sûr, les boules pourraient être remplacées par des broches introduites dans les traversées correspondantes du support et du support inférieur. En variante, des supports (12) pourraient être pourvus de broches des deux côtés et servir de supports mâles, tandis que d'autres pourraient ne porter que des trous métallises et servir de supports femelles. On comprend aussi que ce type de boîtier<B>0)</B> pourrait incorporer tout type de circuits intégrés. Par exemple, le boîtier<B>0)</B> peut être fait de huit circuits intégrés<B>(l 1),</B> dont quatre sont des processeurs et quatre sont les antémémoires correspondantes. Les supports<B>(l</B> 2) seraient adaptés aux connexions nécessaires<B>à</B> chaque type de circuit, un type de support serait adapté aux processeurs et l'autre type de support serait adapté<B>à</B> la connexion des antémémoires. Le boîtier<B>(10)</B> aurait donc comme avantages majeurs, d'être très compact, d'éviter l'emploi d'un bus d'offrir des connexions très courtes, propices aux très hautes fréquences, d'utiliser des supports ou PGA classiques et d'avoir un coût relativement faible par rapport montage classique. De même, le boîtier peut comporter un assemblage d'un nombre quelconque d'étages comportant des circuits différents tels que circuit d'entrée-sortie, mémoire cache, CPU ou autres.
D'autres modifications<B>à</B> la portée de l'homme métier font également partie de l'esprit de l'invention.

Claims (1)

  1. <B><U>REVENDICATIONS</U></B> <B>.</B> Procédé de montage de circuits intégrés (a<B>à f)</B> comportant des plots, circuits intégrés (a<B>à f)</B> étant montés sur un support flexible du type ruban, caractérisé en ce qu'il comporte les étapes suivantes: <B>-</B> une étape de formation d'une araignée constituée d'un cadre isolant<B>)</B> supportant une pluralité de conducteurs comportant des extrémites internes (22lai <B>à</B> 221fi) et des extrémités externes (221ae <B>à</B> 221fe) au cadre; une étape de montage des composants semi-conducteurs (Illa <B>à</B> <B>1</B> Ilf) constituant les circuits intégrés sur une plaque de positionnement et de maintien de ces composants; une étape de positionnement relatif de l'araignée rapport aux composants montés sur la plaque; une étape de liaison par ultrasons des extrémités conducteurs internes (22lai <B>à</B> 221fi) constituant l'araignée sur les plots<B>(111111J</B> 110a, <B>11 3b)</B> d'un des composants semi-conducteurs<B>;</B> <B>-</B> une étape de déplacement de la tête de soudure et réitération des étapes de soudure jusqu'à ce que tous les composants semi- conducteurs soient liés par au moins une extrémité interne conducteurs de l'araignée. 2. Procédé selon la revendication<B>1,</B> caractérisé en<B>1</B> comporte une étape de pliage d'un conducteur interne dont l'extrémite définit une surface plus importante que celle des autres conducteurs internes et une étape, après retrait de la plaque, de liaison de la plage (223ai, 223di, 223ei, 223fi) ce conducteur interne<B>à</B> la face du composant semi-conducteur opposee <B>à</B> la face recevant les connexions avec les autres conducteurs internes. Procédé selon la revendication<B>1</B> ou 2, caractérisé ce que les étapes déplacement de la tête de soudure amènent celle<B>'</B> dans des zones adjacentes<B>à</B> deux composants. Procédé selon la revendication<B>1,</B> caractérisé en ce que extrémités internes (221 ai) des conducteurs ont une largeur deux<B>à</B> trois fois inférieure<B>à</B> la largeur des conducteurs supportés par le cadre isolant ou des extrémités externes (221ae). Procédé selon la revendication précédente, caractérisé en ce les extrémités externes après avoir été découpées pour être libérées deuxième cadre<B>(23)</B> entourant le premier cadre (21) sont connectées une soudure par thermocompression aux pistes conductrices<B>(71, 72)</B> circuit imprimé<B>(7).</B> Procédé selon la revendication<B>1,</B> caractérisé en ce que soudure ultrasons des extrémités des conducteurs internes en cuivre effectuée métal sur métal en soudant cette extrémité en cuivre recouverte d'or avec plots de connexion en aluminium formé directement sur composants semi-conducteurs. Procédé selon la revendication<B>6 ,</B> caractérisé en ce que soudure ultrasons est effectuée en appliquant l'électrode transmettant l'énergie thermosonique avec une force de l'ordre de<B>60</B> grammes pendant un temps l'ordre de<B>60</B> millisecondes et un déplacement de<B>1 à</B> 2 pm. Procédé selon la revendication<B>6,</B> caractérisé en ce que cuivres une épaisseur de<B>25</B> microns avec une finition or d'une épaisseur d'environ micron, le substrat isolant est un polyimide et a une épaisseur <B>50</B> microns. <B>9.</B> Procédé de fabrication d'un ensemble de circuits semi conducteurs caractérisé en ce qu'il comprend une première étape connexion électrique de chacun des plots d'une pluralité de plots connexion formés sur chaque composant semi-conducteur<B>à</B> au moins une extrémité interne d'une portion de conducteurs appartenant<B>à</B> une pluralité de conducteurs formés sur un cadre isolant, par soudure thermosonique une seconde étape suivant la première étape de fixation des plages conductrices de plus grande surface que les extrémités internes s'étendant vers l'intérieur du cadre sur la surface opposée composant semi-conducteur par une colle conductrice adhésive. <B>10.</B> Ensemble de circuits semi-conducteurs comprenant une structure de conducteurs isolés du composant semi-conducteur supportés par un cadre isolant et se terminant par une extrémité interne dont une partie est dépourvue d'isolant, caractérisé en ce que conducteurs internes sont connectés aux plots de connexion des composants semi- conducteurs par soudure thermosonique et au moins un conducteurs internes connecté<B>à</B> l'un desdits plots de connexion passe dans une zone adjacente<B>à</B> au moins deux composants semi-conducteurs au mains un autre conducteurs internes se termine par une plage conductrice de plus grande surface que les autres extrémités internes et s'etendant vers l'intérieur du cadre sur la surface opposée d'un desdits composants semi- conducteurs pour<B>y</B> être collé par une colle conductrice adhésive. <B>1.</B> Ensemble de circuits semi-conducteurs selon la revendication <B>10,</B> caractérisé en ce que les composants semi-conducteurs sont montés sur une plaque<B>(6)</B> rendue solidaire des composants semi-conducteurs, la plaque pourvue d'ouvertures ou découpes permettant le passage et la mise en place des conducteurs se terminant par les plages conductrices (223ai, 223di, 223ei, 223fi) de liaison<B>à</B> la masse des composants respectifs <B>(Il l</B>a,<B>1</B> Il e, llf). Support, d'au moins un composant semi-conducteur, comprenant une structure de conducteurs isolés du composant semi-conducteur par un substrat isolant, les conducteurs étant connectés aux plots de connexion des composants semi-conducteurs respectifs, caractérisé en ce que les conducteurs sont connectés aux plots de connexion et au moins un des conducteurs connectés au dits plots de connexion passe dans une zone adjacente<B>à</B> au moins deux composants semi-conducteurs. <B>3.</B> Support selon la revendication précédente, caractérisé en ce qu'il comporte des prolongements (210, 212) du matériau isolant formant le cadre<B>)</B> de l'araignée, ces prolongements s'étendant vers l'intérieur du cadre et ayant pour but de supporter le ou les conducteurs internes passant dans une zone adjacente<B>à</B> au moins deux composants semi-conducteurs (a, <B>b)</B> -, (c, 4. Support selon la revendication précédente, caracterisé en ce que les prolongements sont en forme de L. <B>5.</B> Support selon la revendication<B>13,</B> caractérisé en ce la zone de prolongement est en forme de T. <B>6.</B> Support selon la revendication<B>13,</B> caractérisé en ce la zone de prolongement est en forme de croix.
FR0001662A 2000-02-10 2000-02-10 Procede de montage et de fabrication de circuits integres sur un support et support en resultant Withdrawn FR2805083A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0001662A FR2805083A1 (fr) 2000-02-10 2000-02-10 Procede de montage et de fabrication de circuits integres sur un support et support en resultant
PCT/FR2001/000368 WO2001059829A2 (fr) 2000-02-10 2001-02-08 Procede de montage de circuits integres sur un support conducteur et support en resultant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0001662A FR2805083A1 (fr) 2000-02-10 2000-02-10 Procede de montage et de fabrication de circuits integres sur un support et support en resultant

Publications (1)

Publication Number Publication Date
FR2805083A1 true FR2805083A1 (fr) 2001-08-17

Family

ID=8846857

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0001662A Withdrawn FR2805083A1 (fr) 2000-02-10 2000-02-10 Procede de montage et de fabrication de circuits integres sur un support et support en resultant

Country Status (2)

Country Link
FR (1) FR2805083A1 (fr)
WO (1) WO2001059829A2 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01310589A (ja) * 1988-06-08 1989-12-14 Seiko Instr Inc 積重基板の表裏導通構造
US4917286A (en) * 1987-05-20 1990-04-17 Hewlett-Packard Company Bonding method for bumpless beam lead tape
EP0498446A2 (fr) * 1991-02-08 1992-08-12 Kabushiki Kaisha Toshiba Dispositif encapsulé à plusieurs puces semi-conductrices et procédé pour sa fabrication
US5612259A (en) * 1993-07-29 1997-03-18 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
FR2749974A1 (fr) * 1996-06-13 1997-12-19 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036439C2 (de) * 1980-09-26 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Rückseitenkontaktes bei filmmontierten integrierten Schaltkreisen
FR2584236B1 (fr) * 1985-06-26 1988-04-29 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
US5702527A (en) * 1995-02-22 1997-12-30 Minnesota Mining And Manufacturing Company Restricted flow die

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4917286A (en) * 1987-05-20 1990-04-17 Hewlett-Packard Company Bonding method for bumpless beam lead tape
JPH01310589A (ja) * 1988-06-08 1989-12-14 Seiko Instr Inc 積重基板の表裏導通構造
EP0498446A2 (fr) * 1991-02-08 1992-08-12 Kabushiki Kaisha Toshiba Dispositif encapsulé à plusieurs puces semi-conductrices et procédé pour sa fabrication
US5612259A (en) * 1993-07-29 1997-03-18 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
FR2749974A1 (fr) * 1996-06-13 1997-12-19 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EDWARDS J C: "NO-BUMP BEAM TAPE", IBM TECHNICAL DISCLOSURE BULLETIN,US,IBM CORP. NEW YORK, vol. 25, no. 4, 1 September 1982 (1982-09-01), pages 1948 - 1949, XP000577277, ISSN: 0018-8689 *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 112 (E - 0897) 28 February 1990 (1990-02-28) *

Also Published As

Publication number Publication date
WO2001059829A2 (fr) 2001-08-16
WO2001059829A3 (fr) 2002-03-28

Similar Documents

Publication Publication Date Title
EP0239494B1 (fr) Boîtier de circuit intégré
TWI543309B (zh) 用於具有多個微電子元件及倒裝型連接之封裝的嵌入式熱分散器
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
CN100438024C (zh) 半导体封装及层叠型半导体封装
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
US6867486B2 (en) Stack chip module with electrical connection and adhesion of chips through a bump for improved heat release capacity
US20020074637A1 (en) Stacked flip chip assemblies
US5751554A (en) Testable chip carrier
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
US20060081976A1 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
CN101268548A (zh) 微电子封装及其方法
JPH10163413A (ja) アーチ形はんだ柱を用いた超小型電子パッケージング
JPH0767002B2 (ja) 回路パッケージ構造
KR20010098592A (ko) 반도체패키지 및 그 제조방법
US6090633A (en) Multiple-plane pair thin-film structure and process of manufacture
US20070007645A1 (en) Stack package and semiconductor module implementing the same
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d&#39;une puce à circuit intégré, et module multipuces ainsi obtenu.
US20060278962A1 (en) Microelectronic loop packages
JP2004056135A (ja) 1つの金属層を備え折り返されたテープ領域アレイ・パッケージ
JP5522886B2 (ja) コア電源および接地の分配を容易にするための第2基板を有する集積回路
FR3000325A1 (fr) Dispositif d&#39;interconnexion pour circuits electroniques, notamment des circuits electroniques hyperfrequence
FR2805083A1 (fr) Procede de montage et de fabrication de circuits integres sur un support et support en resultant
US8441132B2 (en) Packaged microelectronic devices recessed in support member cavities, and associated methods
FR2760289A1 (fr) Boitier de puce de semiconducteur ayant une structure combinee de conducteurs situes sur la puce et de conducteurs normaux standards
JPH10242379A (ja) 半導体モジュール

Legal Events

Date Code Title Description
ST Notification of lapse