WO2001059829A3 - Procede de montage de circuits integres sur un support conducteur et support en resultant - Google Patents

Procede de montage de circuits integres sur un support conducteur et support en resultant Download PDF

Info

Publication number
WO2001059829A3
WO2001059829A3 PCT/FR2001/000368 FR0100368W WO0159829A3 WO 2001059829 A3 WO2001059829 A3 WO 2001059829A3 FR 0100368 W FR0100368 W FR 0100368W WO 0159829 A3 WO0159829 A3 WO 0159829A3
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuits
support
conductors
bond pads
resulting
Prior art date
Application number
PCT/FR2001/000368
Other languages
English (en)
Other versions
WO2001059829A2 (fr
Inventor
Patrick Courant
Jean Joly
Daniel Lambert
Original Assignee
Bull Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull Sa filed Critical Bull Sa
Publication of WO2001059829A2 publication Critical patent/WO2001059829A2/fr
Publication of WO2001059829A3 publication Critical patent/WO2001059829A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

Le support comprend un substrat (21) formant un cadre porteur de conducteurs (22) dont une partie sont disposés entre au moins deux des circuits intégrés (11a-11f) placés à l'intérieur du cadre de façon que leurs extrémités internes (22 ai-221fi) se répartissent en zones (a-f) correspondant aux emplacements des circuits intégrés pour être connectées à leurs plots respectifs. Lorsque des circuits intégrés ont une surface de contact de masse sur leur face opposée à la face présentant les plots de connexion, le montage comprend la formation, sur le substrat du support TAB, de conducteurs additionnels pourvus d'extrémités internes respectives (223ai, 223di, 223fi) plus larges que celles des autres conducteurs et pliées pour permettre la connexion des autres conducteurs aux plots des circuits intégrés et pour être connectées aux surfaces de contact de masse des circuits intégrés respectifs.
PCT/FR2001/000368 2000-02-10 2001-02-08 Procede de montage de circuits integres sur un support conducteur et support en resultant WO2001059829A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR00/01662 2000-02-10
FR0001662A FR2805083A1 (fr) 2000-02-10 2000-02-10 Procede de montage et de fabrication de circuits integres sur un support et support en resultant

Publications (2)

Publication Number Publication Date
WO2001059829A2 WO2001059829A2 (fr) 2001-08-16
WO2001059829A3 true WO2001059829A3 (fr) 2002-03-28

Family

ID=8846857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/000368 WO2001059829A2 (fr) 2000-02-10 2001-02-08 Procede de montage de circuits integres sur un support conducteur et support en resultant

Country Status (2)

Country Link
FR (1) FR2805083A1 (fr)
WO (1) WO2001059829A2 (fr)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036439A1 (de) * 1980-09-26 1982-04-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung eines rueckseitenkontaktes bei filmmontierten integrierten schaltkreisen
EP0207852A1 (fr) * 1985-06-26 1987-01-07 Bull S.A. Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
JPH01310589A (ja) * 1988-06-08 1989-12-14 Seiko Instr Inc 積重基板の表裏導通構造
US4917286A (en) * 1987-05-20 1990-04-17 Hewlett-Packard Company Bonding method for bumpless beam lead tape
EP0498446A2 (fr) * 1991-02-08 1992-08-12 Kabushiki Kaisha Toshiba Dispositif encapsulé à plusieurs puces semi-conductrices et procédé pour sa fabrication
US5612259A (en) * 1993-07-29 1997-03-18 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
EP0812237A1 (fr) * 1995-02-22 1997-12-17 Minnesota Mining And Manufacturing Company Filiere a debit limite
FR2749974A1 (fr) * 1996-06-13 1997-12-19 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036439A1 (de) * 1980-09-26 1982-04-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung eines rueckseitenkontaktes bei filmmontierten integrierten schaltkreisen
EP0207852A1 (fr) * 1985-06-26 1987-01-07 Bull S.A. Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
US4917286A (en) * 1987-05-20 1990-04-17 Hewlett-Packard Company Bonding method for bumpless beam lead tape
JPH01310589A (ja) * 1988-06-08 1989-12-14 Seiko Instr Inc 積重基板の表裏導通構造
EP0498446A2 (fr) * 1991-02-08 1992-08-12 Kabushiki Kaisha Toshiba Dispositif encapsulé à plusieurs puces semi-conductrices et procédé pour sa fabrication
US5612259A (en) * 1993-07-29 1997-03-18 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
EP0812237A1 (fr) * 1995-02-22 1997-12-17 Minnesota Mining And Manufacturing Company Filiere a debit limite
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
FR2749974A1 (fr) * 1996-06-13 1997-12-19 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EDWARDS J C: "NO-BUMP BEAM TAPE", IBM TECHNICAL DISCLOSURE BULLETIN,US,IBM CORP. NEW YORK, vol. 25, no. 4, 1 September 1982 (1982-09-01), pages 1948 - 1949, XP000577277, ISSN: 0018-8689 *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 112 (E - 0897) 28 February 1990 (1990-02-28) *

Also Published As

Publication number Publication date
WO2001059829A2 (fr) 2001-08-16
FR2805083A1 (fr) 2001-08-17

Similar Documents

Publication Publication Date Title
WO2002068320A3 (fr) Dispositifs a substrats dotes d'ouvertures traversantes, conducteurs disposes dans lesdites ouvertures, et procedes de fabrication
EP0913866A4 (fr) Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
WO2004015771A3 (fr) Dispositif a semi-conducteurs et son procede de fabrication
EP0961533A3 (fr) Plaque à circuit et son procédé de fabrication
WO2002075783A3 (fr) Interposeur pour semi-conducteur a l'etat de tranche
EP1081991A3 (fr) Panneau à circuit flexible, dispositif électro-optique et équipement électronique
WO2003019653A3 (fr) Procede d'etablissement de contacts et boitiers de circuits integres
HK1029662A1 (en) Semiconductor device and method for manufacturing the same circuit substrate and electronic device.
EP0980096A4 (fr) Plaquette pour monter un element a semi-conducteur, procede permettant de la produire et dispositif a semi-conducteur
EP1111676A3 (fr) Substrat à interconnexion pour unité d'un dispositif electronique
EP1041633A4 (fr) Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique
WO2005011343A3 (fr) Carte de circuits imprimes a composants incorpores et procede de fabrication de celle-ci
EP2178112A3 (fr) Capteur d'image à l'état solide et son procédé de fabrication
EP0987748A3 (fr) Plaquette de circuit pour module de puce semiconductrice et son procédé de fabrication
WO2002100140A3 (fr) Carte de circuits imprimes pourvue d'au moins un composant electronique
HK1020394A1 (en) Substrate for semiconductor device, semiconductor device and method for manufacturing the same, circuit board, and electronic equipment
WO2002075810A3 (fr) Circuit integre dote d'elements de connexion electrique
AU2003254588A1 (en) Data support with transponder coil
EP1102523A4 (fr) Carte a circuits imprimes et procede de fabrication
EP1041618A4 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
CA2462252A1 (fr) Circuit electronique comportant des ponts conducteurs et methode de realisation de tels ponts
WO2002071482A8 (fr) Structure creuse dans un circuit integre et procede d'obtention d'une telle structure dans un circuit integre
WO2004015773A3 (fr) Plaquette a semiconducteurs comportant des surfaces de contact et de controle electriquement connectees
EP1207554A4 (fr) Composant electronique
WO2001059829A3 (fr) Procede de montage de circuits integres sur un support conducteur et support en resultant

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 2001907734

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 559055

Kind code of ref document: A

Format of ref document f/p: F

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWW Wipo information: withdrawn in national office

Ref document number: 2001907734

Country of ref document: EP

AK Designated states

Kind code of ref document: A3

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

122 Ep: pct application non-entry in european phase