CN101068005B - 由多个金属层制成的半导体装置封装引线框架 - Google Patents
由多个金属层制成的半导体装置封装引线框架 Download PDFInfo
- Publication number
- CN101068005B CN101068005B CN 200710090879 CN200710090879A CN101068005B CN 101068005 B CN101068005 B CN 101068005B CN 200710090879 CN200710090879 CN 200710090879 CN 200710090879 A CN200710090879 A CN 200710090879A CN 101068005 B CN101068005 B CN 101068005B
- Authority
- CN
- China
- Prior art keywords
- lead frame
- encapsulation
- metal level
- plane
- small pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
通过将至少两个金属层结合在一起来制造一种具有凸起形体的用于半导体装置封装的引线框架。第一金属层可界定包括任何电路小片焊垫及引线的引线框架的横向尺寸。结合至第一金属层的第二金属层可界定引线框架的凸起形体,例如用于在实体上将引线框架紧固于封装本体内的阶梯。所述多个金属层可通过许多可能的技术结合到一起,包括(但不限于)超声波焊接、软焊、或使用环氧树脂。在结合之前或之后,可对一个或一个以上金属层进行压花或冲压以形成其他形体,例如分岔或沟槽。
Description
相关申请案交叉参考
本非临时申请案主张基于2005年6月15日提出申请的第60/690,958号美国临时专利申请案的优先权,该美国临时专利申请案出于各种目的以引用方式并入本文中。
技术领域
本发明涉及一种具有凸起形体的用于半导体装置封装的引线框架,其可通过将至少两个金属层结合在一起来制造。
背景技术
图1A显示一用于容纳半导体装置的传统方形扁平无引脚(QFN)封装的底侧平面图。图1B显示定位于PC板上的图1A所示传统QFN封装沿线B-B′截取的剖面图。
QFN封装100包括上面制作有电有源结构的半导体电路小片102。电路小片102通过粘合剂106粘附至下面引线框架104的电路小片焊垫104a部分上。显示于图1B中的电路小片及引线框架的相对厚度及本专利申请案的所有其它图式均未按比例绘制。引线框架104还包括通过焊线108与电路小片102进行电连通的非整体引脚部分104b。焊线108还实现电路小片102与电路小片焊垫104a之间的电连通。
塑料模件109囊封除分别为引线框架部分104a及104b的外露部分104a′及104b′外的所有部分。出于本专利申请案的目的,术语“囊封”是指将元件部分地或全部地包封于周围材料中,通常是将引线框架的金属包封于周围介电材料(例如塑料)内。
引线框架104上表面的某些部分带有通过电镀所形成的银(Ag)105。引线框架104的下表面带有通过电镀形成的Pd/Ni或Au/Ni层107。
QFN封装100通过较佳具有所示圆形形状的焊料114紧固至下面PC板112上的迹线110。焊料114的导电属性使电信号能够在引线框架部分104a及104b与下面的迹线110之间传送。
图1C仅显示图1A-B所示QFN封装100的引线框架104的平面图。引线框架104通常通过完全穿透一片均匀的铜片蚀刻出孔图案来形成。图1D显示在一卷铜118中的这样一种孔图案116的一个实例。这些孔图案界定包括原始电路小片焊垫124及原始非整体部分126的原始引线框架122。原始电路小片焊垫124通过系杆120紧固至周围金属框架上。原始非整体引脚部分126通过凸耳128紧固至周围金属框架上。
通过以下操作将图1D中所示图案化金属部分处理至封装中:将电路小片胶粘至电路小片焊垫上,并连接所述电路小片与非整体部分及/或所述电路小片焊垫之间的焊线。当电路小片焊垫与非整体部分仍附连至周围金属时,将焊线、电路小片焊垫的一部分及非整体引线框架部分囊封于介电材料(如塑料)内。通过切断凸耳及系杆以将单个封装从其周围金属框架及与其相关联的其他封装单分出来,来完成单个封装的制造。
尽管刚才所述的传统QFN封装能满足许多目的,然而其可能具有某些缺陷。可能缺陷之一是难以在引线框架上形成凸起形体。
例如,图1B显示非整体引线框架引脚部分104b呈现出一紧靠电路小片焊垫的变薄的区域104b′。变薄的引脚区域104b′的在三个侧上由封装本体的塑料囊封剂109环绕,从而在实体上将非整体引脚部分104b紧固于封装内。
此外,图1B还显示电路小片焊垫部分104a呈现出一紧靠非整体引脚的变薄的区域104a′。变薄的电路小片焊垫区域104a′在三个侧上由封装本体的塑料囊封剂环绕,从而实体上将电路小片焊垫紧固于该封装内。
图1E-1H显示用来制造具有变薄部分的引线框架的传统工艺步骤的剖面图。在图1E中,在倒置的Cu片118的底面上电镀Au/Pd/Ni组合或Ag/Ni组合,以形成层107。对于Au/Pd/Ni组合而言,Au的厚度在大约0.01-0.015μm之间、Pd的厚度在大约0.02-0.2μm之间、且Ni的厚度在大约0.5-2.5μm之间。对于Ag/Ni电镀涂层而言,Ag和Ni的厚度各在约0.5-2.5μm之间。
在图1F中,在层107上将光阻剂掩模150图案化,以露出要变薄的区域152。然后将外露区域152暴露在蚀刻剂中达受控的时间段,以移除Cu材料至预定深度Y。
在图1G中,移除光阻剂掩模,然后将Cu卷118重新定向成使正确的面朝上。然后对Cu卷118的上表面有选择地进行电镀以形成银层105。在该步骤中,可利用掩模(未示出)只在衬底上的特定区域中电镀银。
在图1H中,用光阻剂掩模119对经局部蚀刻的Cu片118的背面进行图案化,以留下对应于变薄区域的外露区域121。然后,在外露区域121中将经局部蚀刻的Cu片118彻底蚀刻透,以形成孔图案116,从而将电路小片焊垫104a与非整体引脚104b分离。
随后,通过如下步骤来完成QFN封装的制造:将电路小片粘附至电路小片焊垫上,附连电路小片、电路小片焊垫与非整体引脚部分之间的焊线,并然后将该结构包封在塑料囊封内,此在所属领域中众所周知。
图1F中所示QFN封装制造过程的蚀刻阶段相对难以精确地进行控制。具体而言,在小的区域中蚀刻Cu引线框架的精确度大约是引线框架总厚度的20-25%。这是因为一旦开始发生化学蚀刻反应,便不能快速且可再现地中止化学蚀刻反应的进行。超出上述容差范围的蚀刻可导致许多引线框架报废,从而增加封装成本。
此外,进行局部蚀刻以形成变薄的形体形状的传统方法限制引线的间距,并因而限制在给定QFN封装本体尺寸情况下可使用的引脚的数量。此种引线间距限制是由蚀刻工艺的至少局部各向同性特性引起一其在横向及竖向上移除材料。
在传统上,经蚀刻形成的引线框架一直用于制作新产品的原型,及用于快速地生产初始的有限生产量。当引线框架被接受且所装运的产品数量开始增加时,大部分的引线框架设计均使用工具加工,以对铜片或其他金属片进行冲孔而形成引线框架。通过工具加工来生产经冲孔形成的引线框架的初始成本通常大大高于第一批经蚀刻形成的引线框架。然而,随着生产量的增加,经冲孔形成的引线框架的每一引线框架的成本仅占蚀刻引线框架的成本的一小部分。然而,简单的冲孔工艺不能形成上文所述的“阶梯状边缘”形体。
另一在过去一直广泛应用于冲压引线框架的制造工艺是“压花”。该术语取自于在金属中冲压出各种形体(如在冲压硬币时一样)的工艺。对于半导体引线框架,这最常用于形成有助于在回流焊接过程中阻止软焊料的扩散的“壕沟”状形体、及会改善电路小片粘附环氧树脂或囊封剂的粘着性的表面图案。图2A及2B显示具有这一特点的引线框架的简化的透视及剖面图。
然而,压花工艺不移除金属,其只对金属进行整形。因此,如果要变薄的区域遍及引线框架形体的较大比例,则压花通常并不是适用于引线框架的工艺。
因此,在此项技术领域中,需要一种改进的、且具有更大成本效益的技术来制造用于QFN或类似无引线半导体装置封装的引线框架。
发明内容
根据本发明具有凸起形体的用于半导体装置封装的引线框架的一实施例可通过将至少两个金属层结合在一起来制造。第一金属层界定包括任何电路小片焊垫及引线的引线框架的横向尺寸。结合至第一金属层上的第二金属层界定引线框架的凸起形体,例如用于在实体上将引线框架紧固至封装本体中的阶梯。可通过许多可能的技术将多个金属层结合在一起,这些技术包括(但不限于)超声波焊接、软焊、或使用环氧树脂。在结合之前或之后,可对一个或多个金属层进行压花或冲压,以形成其他形体,例如分岔或沟槽。
提供一种根据本发明的用于制造半导体装置封装用引线框架的方法的实施例,该方法包括:提供界定引线框架的第一金属层,提供界定引线框架凸起形体的第二金属层,并将所述第一金属层结合至所述第二金属层上。
一种根据本发明的用于半导体装置封装的引线框架的实施例包括:界定引线框架的第一金属层,以及结合至第一金属层上并界定凸起形体的第二金属层。
一种根据本发明的半导体装置封装的实施例包括支撑于引线框架上的电路小片,该引线框架包括结合至第二金属层上的第一金属层,所述第二金属层界定引线框架的凸起形体。
本发明的这些及其它实施例以及其特征和一些潜在的优点将结合下面的正文及附图更详尽地加以阐述。
附图说明
图1A显示一传统的QFN封装的简化的底侧平面图。
图1B显示图1A所示封装沿线B-B′截取的简化剖面图。
图1C显示图1A-B所示传统封装的仅引线框架的简化平面图。
图1D显示带有用于制造图1A-B所示封装的孔图案的铜合金金属片的简化平面图。
图1E-1H显示用于制造图1C所示引线框架的具体步骤的简化剖面图。
图2A-B分别显示一包括典型焊料壕沟及防潮层的引线封装的简化透视图及剖面图。
图3A显示在层压前一多层引线框架的两部分的简化分解图。
图3B-C分别显示在层压这两个金属层后图3A所示引线框架的简化剖面图及平面图。
图3D-E分别显示包括多个金属层的引线框架的一替代实施例的简化剖面图及平面图。
图3F显示具有图3D-E所示引线框架且带有外露的电路小片焊垫的经囊封封装的简化底侧图。
图3G显示具有根据本发明的引线框架的一替代实施例且不带有外露电路小片焊垫的封装的简化底侧图。
图4A显示一种根据本发明的用于自多个金属层制成引线框架的方法的一个实施例的简化示意图。
图4B显示根据本发明一实施例的一多金属层引线框架的实施例的简化分解图,其特点是通过压花形成沟槽。
图4C显示用于无引线功率封装的引线框架的倒置的简化分解图,其中结合区域下沉(在图中为凸起)至约等于电路小片厚度的水平。
图4D显示使用图4C所示引线框架且带有外露的电路小片焊垫的经囊封的封装的仰视图。
图5A-D显示一经焊线连接的电路小片的不同的简化图,其中使接触电路小片的电触点(焊线)重新分布以利用电路小片的更紧凑的布局规则。
图6A显示包括根据本发明的多层引线框架的封装的实施例的简化平面图,该多层引线框架在每一电路小片结合焊垫上具有用标准焊球制成的电气及机械附连件。
图6AA显示图6A所示封装沿线A-A’截取的一简化剖面图。
图6AB显示图6A所示封装沿线B-B’截取的一简化剖面图。
图6B显示一包含根据本发明一实施例的多层引线框架的封装的替代实施例的简化平面图,该多层引线框架在每一电路小片结合焊垫上具有用标准焊块制成的电气及机械附连件。
图6BA显示图6B所示封装沿线A-A’截取的一简化剖面图。
图6BB显示图6B所示封装沿线B-B’截取的一简化剖面图。
图7A显示包含根据本发明的多层引线框架的单电路小片封装的一实施例的简化平面图。
图7AA显示图7A所示封装沿线A-A’截取的简化剖面图。
图7AB显示图7A所示封装沿线B-B’截取的一简化剖面图。
图7B显示一包含根据本发明一实施例的多层引线框架的双电路小片封装的一实施例的简化平面图。
图7BA显示图7B所示封装沿线A-A’截取的简化剖面图。
图7BB显示图7B所示封装沿线B-B’截取的一简化剖面图。
具体实施方式
根据本发明一实施例具有凸起形体的用于半导体装置封装的引线框架可通过将至少两个金属层结合在一起来制造。第一金属层界定包括任何电路小片焊垫及引线的引线框架的横向尺寸。结合至第一金属层上的第二金属层界定引线框架的凸起形体,例如用于在实体上将引线框架紧固至封装本体内的阶梯。可通过许多可能的技术将多个金属层结合在一起,这些技术包括但不限于超声波焊接、软焊、或使用环氧树脂。在结合之前或之后,可对一个或多个金属层进行压花或冲压,以形成其他形体,例如分岔或沟槽。
在根据本发明的一个实施例中,可通过以下方式在具有与前面所述类似形状的形体中实现锁定及防潮:冲压两个引线框架,其中顶部引线框架450的区域形成引线框架的顶部或电路小片侧(图3A)上的区域,且下面的一半452形成将暴露在外的用于封装底部(图3B)上电及热连接的铜。所得到的占用面积如图3F所示。引线框架的这两个层450及452也可经层压以形成具有前面针对引脚所述的锁定形体的单个铜引线框架,且大的区域(如电路小片焊垫404a(图3E))可为单个层,此使其能够用塑料进行囊封而不会在封装底部上外露(图3E)。
这两个引线框架层的层压可使用数种方法中的一种来实现。一种层压方法是使用两个具有压印电路小片500及502的铜引线框架层,这两个压印电路小片500及502使用线性馈送超声波焊接工艺504熔合到一起。在进行大批量生产时,该工艺可设置成从两卷铜506直接通过两个平行的线性冲压台508来获得引线框架材料,使其对齐并馈送过线性超声波焊接台,然后将引线框架切割成馈送过现有处理设备的长度(图4A)。
本发明的实施例并不仅限于两个相同材料的层、或两个厚度相同的层-甚至并不仅限于两个层。使用两种不同的基于铜的合金可有利于优化与电路小片或与PC板的结合或增加外露表面的坚固性。层压两种不同的金属层也可证明是有利的。若干种金属组合适用于超声波焊接层压方法,且如果一个表面预先镀有界面或屏障材料,则可组合使用许多其他材料。
可如同单层铜引线框架一样,将可在引线框架表面中压花形成的形体(例如焊料壕沟或防潮层)包括在同一工艺中(图4B)。经层压的引线框架也可进行冲压而在引线框架的层压部分上形成例如上凸或下凹等形体(图4C)。可设计一种允许在层压之前对各单个层进行压花或胶印的多层引线框架工艺。在这些情况下,将引线框架切割成一定长度并利用一经设计以对各别或成组的标准矩阵长度段施加热和压力的台来对层进行层压证明是有利的。
一种可证明比较经济的替代层压方法是将两层引线框架软焊在一起。仔细控制焊料在两半引线框架之间的布置及量,可最大程度地减少沿缝外侧“挤出”的量。沿接合处挤出的任何焊料均难于除去,且会使最终封装中的塑料封装剂变薄,从而可能导致塑料材料破裂。尽管可将简单的引线框架设计制作成更能容忍焊料挤出,且几种控制焊料布置及量的方法可证明在制造环境中是经济、可靠的,但是根据一个实施例,软焊工艺将是对一半引线框架材料预先镀上一薄层焊料。然后,可在一线性级上完成层压,该线性级将引线框架材料加热至焊料回流温度,并在受控压力下将引线框架层结合在一起。
另一替代实施例使用环氧树脂来层压引线框架层。当前的环氧树脂沉积控制足以用来层压简单的引线框架。随着用导电性及非导电性两种环氧树脂对半导体晶圆进行“丝网印刷”变得更加常见,其可充分成为一种可选的层压方法。
环氧树脂所提供的一个优点是可选择导电性及非导电性结合材料,这些结合材料可印制成一种允许存在两个重叠的引线框架层的图案,或者一电路小片-引线框架接口可进行电及/或热接触(参见图5C所示的实施例的电路小片焊垫604a),而同一引线框架/电路小片上的其他两个可在机械上附连但仍然电绝缘(参见图5C所示实施例的引线604b)。与在各层之间留出用于注射成型的空间来进行填充并提供隔离相比,这可成为一种具有更低矮外形、更可控制、且更可靠的用于隔离两个相邻层的方法。
当通过进行电路小片附连/电连接的倒装芯片方法将多层引线框架组合时,电路小片焊垫可完全消除。图6A-AB图解说明用一种“球”工艺进行电路小片附连。图6A显示一以“倒装芯片”形式附连有电路小片(102)的经组装的多层引线框架(层104a和104b)组合件,其中使用标准的焊球(108)在每一电路小片结合焊垫上进行电和机械附连。与相同封装的以前的焊线接合型式相比,图6A所示的倒装芯片附连构造的优点是大大增加了电路小片的大小。此种构造的缺点是其迫使电路小片符合PC板的布局及间距规则。与PC板的触点仍为0.5mm的间距,在超过此间距时,PC板的制造会变得昂贵得多,而电路小片间距规则允许具有紧密得多的间距,从而会浪费电路小片上的空间。
图6B-BB图解说明使用“焊块”工艺进行电路小片附连。图6B显示一以“倒装芯片”形式附连有电路小片(102)的经组装的多层引线框架(层104a和104b)组合件,其中在每一电路小片结合焊垫上使用标准的焊料“块”(108)来进行电和机械附连。
根据本发明的其他实施例可允许在以倒装芯片形式附连的电路小片下面使用引线框架,以重新分配引脚输出或互连两个或更多个电路小片。例如,电路小片上的形体大小远小于PC板上的形体大小,因此,在传统上,须对用于导线或用于焊块或焊球电连接的焊垫的间距及大小加以确定,以与传统封装(其须满足与PC板技术兼容的引脚间距)的间距及大小相匹配。克服该问题的一种方法是重新分布电路小片上的互连焊垫(焊球或焊块),以节省硅面积。当对与电路小片的电连接进行丝焊时,可证明具有该优点,但当电路小片通过焊块附连至或通过以倒装芯片形式附连至引线框架时,该优点更加突出。
在焊块焊垫的布置及大小得到优化从而使电触点在电路小片上占据最小的空间的情况下,引线框架的底部可根据本发明的实施例进行设计,以将连接扩展至引线-其与PC板设计规则相一致地布置成一行或多行。图7A-AB图解说明一标准0.5mm间距的QFN封装(100),其中结合焊垫及焊球或焊块(108)的间距为0.25mm,以节省(单个)电路小片(102)上的空间。所有“选路”均在引线框架的上层(104b)上完成,且在囊封后,外露于封装背面上的唯一引线框架是引线框架的下层(104a)。
该方法也可用来实现与容纳于单个封装内的多个电路小片的空间有效的连接。图7B-BA图解说明一标准0.5mm间距的QFN封装(100),其中结合焊垫及焊球或焊块(108)以一种在实体上支撑双电路小片(102)的图案分布。该实例中显示用于电路小片之间互连的两种替代方案。互连线104d是与104b相同的层,且对这两个电路小片上的电节点进行电连接,而不连接至引至封装外侧的引脚。另一互连104c(同样是未外露于封装背面上的104b层)电连接这两个电路小片上的节点并还连接至外部引脚。
此外,在多电路小片组合件中,在无需在引脚上引至外侧的不同电路小片上对节点进行互连是常见的情况。因此,根据本发明的另外的实施例,在多电路小片组合件中,可在电路小片下面敷设迹线,以互连单独电路小片上的节点。通过将互连迹线制作成单个层,可对其进行完全囊封。
类似于图7A-B所示的本发明的实施例可满足如经调制DC-DC功率转换等应用的需求,在经调制DC-DC功率转换中,连续升高频率以使分量减小并提高效率。使PWM控制器一功率级-至输出装置连接尽可能地接近、以及尽可能地不存在杂散电感这一需要可能很重要。在某个频率上,电路小片可共同位于共用封装内,且仅焊线需要进行焊块或焊球附连。压花形成的形体及/或冲压形成的“上凸”或“下凹”形体可与根据本发明实施例的多层引线框架结合使用,以在电路小片之间实现绝缘的互连,其中相对于在单独的丝焊封装中使用电路小片的传统解决方案而言,杂散电感大约减小一个数量级。
除了使用根据上文中所述本发明实施例的多层铜引线框架外,使封装中的各层或各层的某些部分进行绝缘可能需要在将电路小片附连及电连接或热连接至引线框架之前,对引线框架的各层或各层的某些部分进行“预囊封”。对各层或各层的某些部分进行预囊封也可增加额外的能力,如使互连线搭接焊垫保持绝缘、以及在高能量结合过程及/或切割或“撕裂”过程(如在铝带结合过程中所要求)中为牢固夹紧引线框架提供经绝缘的支撑。
通过使用根据本发明实施例的多金属层而形成的引线框架上的凸起图案可适用于QFN封装以及其他封装型式,这些封装型式包括但不限于DPAK、D2PAK、TO-220、TO-247、SOT-223、TSSOP-x、SO-x、SSOP-x、TQFP、以及J型引线封装系列,包括SE70-8、TSOP-8和TSOP12。
虽然上文已全面阐述了各具体实施例,但也可使用各种修改形式、替代构造及等效形式。因此,上文说明及例示不应视为限定由随附权利要求书所界定的本发明的范围。
Claims (13)
1.一种制造用于半导体装置封装的引线框架的方法,所述方法包括:
提供界定引线框架的第一金属层;
提供界定引线框架的多个凸起形体的平面第二金属层;以及
将所述第一金属层结合至所述平面第二金属层,
其中对所述平面第二金属层进行图案化,以形成所述多个凸起形体作为用于连接封装内两个电路小片的迹线,并且其中所述多个凸起形体彼此分离且没有单个凸起形体与所述封装内的所述两个电路小片均相接触。
2.如权利要求1所述的方法,其中通过超声波焊接将所述第一金属层结合至所述平面第二金属层。
3.如权利要求1所述的方法,其中通过环氧树脂将所述第一金属层结合至所述平面第二金属层。
4.如权利要求1所述的方法,其中通过焊料将所述第一金属层结合至所述平面第二金属层。
5.如权利要求1所述的方法,其中对所述平面第二金属层进行图案化,以在功率型封装的电路小片焊垫上形成所述凸起形体,所述功率型封装选自由以下封装组成的群组:DPAK、D2PAK、TO-220、TO-247、SOT-223、TSSOP-x、SO-x、SSOP-x、TQFP、SE70-8、TSOP-8以及TSOP12。
6.如权利要求1所述的方法,其中对所述平面第二金属层进行图案化,以形成所述凸起形体作为用于将引线紧固在塑料本体中的阶梯。
7.如权利要求1所述的方法,其中对所述平面第二金属层进行图案化,以形成所述凸起形体作为用于将电路小片触点连接分布至所述封装的周缘的迹线。
8.一种用于半导体装置封装的引线框架,所述引线框架包括:
第一金属层,其用于界定引线框架;以及
平面第二金属层,其结合至所述第一金属层并界定所述引线框架的多个凸起形体,
其中所述多个凸起形体包括用于连接封装中的两个电路小片的导电迹线,并且其中所述多个凸起形体彼此分离且没有单个凸起形体与所述封装内的所述两个电路小片均相接触。
9.如权利要求8所述的引线框架,其中所述平面第二金属层焊接至所述第一金属层。
10.如权利要求8所述的引线框架,其进一步在所述第一与平面第二金属层之间包括环氧树脂。
11.如权利要求8所述的引线框架,其进一步在所述第一与平面第二金属层之间包括焊料。
12.如权利要求8所述的引线框架,其中所述凸起形体包括用于将引线紧固在塑料封装本体中的阶梯。
13.如权利要求8所述的引线框架,其中所述凸起形体包括用于将电路小片触点分布至封装周缘的导电迹线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/416,994 | 2006-05-02 | ||
US11/416,994 US20070130759A1 (en) | 2005-06-15 | 2006-05-02 | Semiconductor device package leadframe formed from multiple metal layers |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101068005A CN101068005A (zh) | 2007-11-07 |
CN101068005B true CN101068005B (zh) | 2010-12-29 |
Family
ID=38769289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710090879 Active CN101068005B (zh) | 2006-05-02 | 2007-04-09 | 由多个金属层制成的半导体装置封装引线框架 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007300088A (zh) |
CN (1) | CN101068005B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101521164B (zh) * | 2008-02-26 | 2011-01-05 | 上海凯虹科技电子有限公司 | 引线键合芯片级封装方法 |
US8309400B2 (en) * | 2010-10-15 | 2012-11-13 | Advanced Semiconductor Engineering, Inc. | Leadframe package structure and manufacturing method thereof |
CN103928431B (zh) * | 2012-10-31 | 2017-03-01 | 矽力杰半导体技术(杭州)有限公司 | 一种倒装封装装置 |
CN102915988A (zh) * | 2012-10-31 | 2013-02-06 | 矽力杰半导体技术(杭州)有限公司 | 一种引线框架以及应用其的倒装封装装置 |
CN103594448A (zh) * | 2013-11-15 | 2014-02-19 | 杰群电子科技(东莞)有限公司 | 一种引线框架 |
US11298775B2 (en) | 2018-05-24 | 2022-04-12 | Honda Motor Co., Ltd. | Continuous ultrasonic additive manufacturing |
CN110524891A (zh) * | 2018-05-24 | 2019-12-03 | 本田技研工业株式会社 | 连续超声波增材制造 |
JP7071631B2 (ja) | 2018-06-25 | 2022-05-19 | 日亜化学工業株式会社 | パッケージ、発光装置及びそれぞれの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5352632A (en) * | 1991-02-08 | 1994-10-04 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
CN1449583A (zh) * | 2000-07-25 | 2003-10-15 | Ssi株式会社 | 塑料封装基底、气腔型封装及其制造方法 |
CN1532925A (zh) * | 2003-03-18 | 2004-09-29 | ��·��֥���Ӳ�Ʒ��ʽ���� | 引线框架以及使用引线框架的电子零件 |
-
2007
- 2007-04-09 CN CN 200710090879 patent/CN101068005B/zh active Active
- 2007-04-12 JP JP2007104458A patent/JP2007300088A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5352632A (en) * | 1991-02-08 | 1994-10-04 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
CN1449583A (zh) * | 2000-07-25 | 2003-10-15 | Ssi株式会社 | 塑料封装基底、气腔型封装及其制造方法 |
CN1532925A (zh) * | 2003-03-18 | 2004-09-29 | ��·��֥���Ӳ�Ʒ��ʽ���� | 引线框架以及使用引线框架的电子零件 |
Also Published As
Publication number | Publication date |
---|---|
CN101068005A (zh) | 2007-11-07 |
JP2007300088A (ja) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101068005B (zh) | 由多个金属层制成的半导体装置封装引线框架 | |
CN100490140C (zh) | 双规引线框 | |
CN102132402B (zh) | 薄箔半导体封装 | |
CN101807533B (zh) | 半导体管芯封装及其制作方法 | |
US8415789B2 (en) | Three-dimensionally integrated semicondutor device and method for manufacturing the same | |
TWI496262B (zh) | 多導線架封裝 | |
DE102015100011B4 (de) | Chipeinbettungsgehäuse mit rückseitiger Chipverbindung | |
CN101826501B (zh) | 高密度接点的无引脚集成电路元件及其制造方法 | |
CN102725914B (zh) | 压配合端子及半导体装置 | |
US20040080025A1 (en) | Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same | |
US20070130759A1 (en) | Semiconductor device package leadframe formed from multiple metal layers | |
CN104835746B (zh) | 具有被结合到金属箔的半导体管芯的半导体模块 | |
TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
EP2005470A2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
CN104681525B (zh) | 一种多芯片叠层的封装结构及其封装方法 | |
KR20140032923A (ko) | 와이어리스 모듈 | |
CN101335217A (zh) | 半导体封装件及其制法 | |
CN103137613B (zh) | 制备有源芯片封装基板的方法 | |
CN106030788A (zh) | 具有具堆叠芯片的经部分薄化引线框架及内插件的转换器 | |
US6034428A (en) | Semiconductor integrated circuit device having stacked wiring and insulating layers | |
TW201240044A (en) | Packaging substrate with well structure filled with insulator and manufacturing method | |
CN109065518A (zh) | 一种半导体芯片封装阵列 | |
CN205141022U (zh) | 芯片封装结构 | |
CN1312763C (zh) | 芯片埋入式半导体元件封装结构 | |
JP2008084998A (ja) | 板状体およびそれを用いた回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |