CN102915988A - 一种引线框架以及应用其的倒装封装装置 - Google Patents

一种引线框架以及应用其的倒装封装装置 Download PDF

Info

Publication number
CN102915988A
CN102915988A CN2012104285788A CN201210428578A CN102915988A CN 102915988 A CN102915988 A CN 102915988A CN 2012104285788 A CN2012104285788 A CN 2012104285788A CN 201210428578 A CN201210428578 A CN 201210428578A CN 102915988 A CN102915988 A CN 102915988A
Authority
CN
China
Prior art keywords
lead frame
chip
pins
leads
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012104285788A
Other languages
English (en)
Inventor
谭小春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201410146977.4A priority Critical patent/CN103928431B/zh
Priority to CN2012104285788A priority patent/CN102915988A/zh
Publication of CN102915988A publication Critical patent/CN102915988A/zh
Priority to TW102130825A priority patent/TWI517335B/zh
Priority to US14/022,877 priority patent/US8853838B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种引线框架以及应用其的倒装封装装置。依据本发明的引线框架包括一组引脚，每一所述引脚包括相互连接的中间部件和外延部件，所述中间部件位于所述引线框架的内部区域，并向所述引线框架的第一侧边延伸，所述外延部件位于所述引线框架的不同于所述第一侧边的外围区域。依据本发明的引线框架以及应用其的倒装封装装置引脚排列紧凑，体积较小，具有很好的适用性和通用性。

Description

一种引线框架以及应用其的倒装封装装置
技术领域
本发明涉及半导体技术领域，尤其涉及一种引线框架以及应用其的倒装封装装置。
背景技术
随着半导体集成电路的集成度越来越高，工作速率和功耗越来越大，对封装结构的要求也日益严苛。现有的封装结构中，一般有引线键合封装结构和倒装封装结构。引线键合封装结构将位于芯片上的焊球通过金线键合至引线框架，并通过引线框架的一组引脚实现与外围电路的电气连接。一般倒装封装结构的实现方式为，通过焊点将倒置的芯片放置于基板（PCB板）上，从而不通过引脚而直接实现电气和机械连接。但是，采用现有技术的封装结构，对一集成电路而言，采用一定的封装形式完成封装后，当需要对集成电路的性能参数进行改变时，则原先的封装结构将不再适用，需要重新设计封装结构，通用性能较差，并且封装结构体积也较大。
发明内容
有鉴于此，本发明的目的在于提供一种新型的引线框架以及应用其的倒装封装装置，以解决现有技术中引线框架以及倒装封装装置体积大，通用性差的问题。
依据本发明一实施例的引线框架，包括，
一组引脚，每一所述引脚包括相互连接的中间部件和外延部件，所述中间部件位于所述引线框架的内部区域，并向所述引线框架的第一侧边延伸，所述外延部件位于所述引线框架的不同于所述第一侧边的外围区域。
所述引脚的中间部件的第一部分呈平行排列，并向所述第一侧边延伸。
所述引脚包括至少一个外延部件。
所述外延部件位于所述引线框架的不同于所述第一侧边的部分或者全部外围区域。
所述中间部件呈矩形形状或者弯折形状。
所述一组引脚包括一组第一类型引脚和一组第二类型引脚，其中，所述第一类型引脚位于所述引线框架中靠近所述第一侧边的第一区域，所述第二类型引脚位于与所述第一区域相对的第二区域。
当所述引脚的数目为奇数时，所述一组引脚还包括第三类型引脚，来实现所述外延部件的对称排列。
一种倒装封装装置，其特征在于，包括至少一个芯片，一塑封壳，以及任一引线框架；其中，
所述芯片的上表面包括一组凸块；
所述凸块与所述引线框架的引脚的中间部件连接；
所述塑封壳将所述芯片和所述引线框架进行塑封，并使所述外延部件部分裸露，来实现所述倒装封装装置与外围电路的电气连接。
所述芯片包括一单片集成开关电源芯片，所述第一类型凸块包括输入凸块，输出凸块和接地凸块，所述第一类型引脚包括输入引脚，输出引脚和接地引脚。
所述芯片包括至少一个功率器件芯片和一控制芯片。
依据本发明的引线框架以及应用其的倒装封装装置，倒装封装装置的引脚排列紧凑，体积较小；实现与外部连接的引脚的配置方便；在不改变原有倒装封装结构的基础上，通过引脚的延伸以及相应的封装面积的增加，可以方便的实现芯片的功能拓展，具有很好的适用性和通用性。
附图说明
图1所示为依据本发明第一实施例的引线框架的结构示意图；
图2所示为依据本发明第二实施例的引线框架的结构示意图；
图3所示为依据本发明第三实施例的引线框架的结构示意图；
图4所示为依据本发明一实施例的倒装封装装置的结构示意图。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
参考图1，所示为依据本发明第一实施例的引线框架的结构示意图。引线框架100包括一组引脚，引脚101，引脚102和引脚103。每一引脚包括相互连接的中间部件和外延部件。例如，引脚101包括中间部件101-1和一个外延部件101-2；引脚102包括中间部件102-1和两个外延部件102-2；引脚103包括中间部件103-1和三个外延部件103-2。当应用该引线框架对芯片进行封装时，中间部件用以接收芯片上的焊垫的电位，以使该引脚具有相应的电位；外延部件用以将该引脚所具有的电位向外引出，实现与外围电路的电气连接。
其中，中间部件位于引线框架100的内部区域。在该实施例中，三个中间部件101-1，102-1和103-1沿着轴线A-A’向引线框架100的第一侧边延伸。中间部件101-1，102-1和103-1中向侧边延伸的第一部分呈平行排列设置。引脚的外延部件位于引线框架100的不同于第一侧边的外围区域。在该实施例中，外延部件101-2，102-2和103-2均匀分布在与轴线A-A’垂直的引线框架100的相对的两侧，方便后续的封装工艺。
在实际应用中，根据封装工艺的要求，引线框架100的外延部件需要进行相应的配置，例如，外延部件的数目以及位置等。因此，多个引脚之间也需要进行相应的排列，引脚的形状也会相应的不同。例如，在该实施例中，位于外侧的引脚101和引脚103的中间部件101-1和103-1为规则的矩形形状，而位于中间部分的引脚102的中间部件102-1则为弯折形状，以延伸至引脚框架的外围区域，方便外延部件102-2的设置。当然，外延部件位于所述引线框架的不同于所述第一侧边的部分或者全部外围区域。
通过图1所示的依据本发明实施例的引线框架，分立的呈指状的多个引脚的排列较紧凑，引线框架的面积较小；引脚的形状规则并且简洁；通过对多个引脚沿轴线A-A’扩展，可以很方便的实现引线框架的拓展。另外，根据封装工艺的要求，可以灵活的设置不同形状的引脚，方便引脚的配置。
参考图2，所示为依据本发明第二实施例的引线框架的结构示意图。在该实施例中，引线框架200包括两类不同的引脚，即一组第一类型引脚201，202，203和204，以及一组第二类型引脚205和206。
其中，第一类型引脚201，202，203和204的具体实施方式可以与图1所示的实施例的具体实施方式类似。第一类型引脚201，202，203和204的中间部件201-1，202-1，203-1和204-1向引线框架200的第一侧边延伸。当需要进行扩展时，则沿着该延伸方向增加中间部件201-1，202-1，203-1和204-1的长度，引线框架的面积相应的增大。所有引脚的外延部件位于不同于第一侧边的引线框架200的外围区域，例如，可以是引线框架200除去第一侧边的剩余的任一侧边，或者其中两个侧边，或者全部三个侧边。在该实施例中，外延部件位于与第一侧边垂直的引线框架200的相对的两个侧边。
多个第一类型引脚201，202，203和204位于引线框架200的第一侧边侧，多个第二类型引脚205和206位于引线框架200的相对的另一侧，以方便第一类型引脚201，202，203和204的扩展。
通过图2所示的依据本发明实施例的引线框架，将不同的引脚进行区域划分，对需要进行面积扩展的第一类型引脚设置在引线框架的第一区域，将剩余的第二类型引脚设置引线框架的第二区域，并且第二类型引脚不会影响第一类型引脚的面积扩展。通过这样的引脚配置，不仅可以很方便的实现引线框架的扩展，同时也保证了引线框架的面积能够最小化。
参考图3，所示为依据本发明第三实施例的引线框架的结构示意图。与图2所示的引线框架的实施例不同的是，在该实施例中，引线框架300包括三个第一类型引脚301，302和303，第二类型引脚304和305，以及第三类型引脚306。
通常的封装工艺中，封装完成后的封装装置用以实现与外部电气连接的引脚一般位于封装装置的相对的两侧，引脚的排列和数目一般是对称的。在图3所示的实施例中，引线框架300包括奇数个（3个）第一类型引脚，对应的外延部件的数目为奇数。因此，为了达到封装装置引脚的对称配置，一种方法是，我们可以采用图1所示的实施例的实现方式，将其中一个引脚的外延部件设置为两个，来达到要求的引脚的数目。另一种方法，在封装装置中对应的引脚的区域，设置一第三类型引脚306，通过第三类型引脚306的外延部件来实现封装装置引脚的对称配置。在实际的封装装置中，第三类型引脚306可以设置为空置引脚。类似的，当第二类型引脚的数目为奇数时，同样可以设置第三类型引脚，来实现封装装置引脚的对称配置。
根据上述依据本发明实施例的引线框架的具体实施方式，根据引线框架所包含的引脚的数目以及封装工艺的要求，通过对不同类型引脚的布置排列，以使外延部件依次间隔排列，并且，不会重叠或者交叉，获得最优化的引线框架的排列分布。
以下结合具体实施例详细说明采用依据本发明实施例的引线框架的倒装封装装置的具体实施方式。
参考图4，所示为依据本发明一实施例的倒装封装装置的结构示意图。在该实施例中，倒装封装装置400包括芯片401，一组凸块402，由多个引脚组成的引线框架403和塑封壳404。
凸块402位于芯片401的上表面的一组焊垫上，以将芯片401的电位引出，并直接与引线框架403的多个引脚的中间部件连接；引线框架403可以为依据本发明的任何合适形式的引线框架，例如，可以为图1-3所示的任一引线框架。
塑封壳404将芯片401，凸块402和引线框架403进行塑封，并使引线框架403的引脚的外延部件部分裸露，来实现与外围电路的电气连接。
这种凸块402直接键合到引线框架403的实现方式，有利于芯片401的散热，并且降低了引线框架和芯片之间的封装电阻，降低了功率损耗。
图4所示的倒装封装装置的实施例，尤其适用于大功率的集成电路的封装。以单片集成开关电源为例，集成开关电源通常均包括大功率的功率器件和用以控制所述功率器件的开关状态的控制电路，其中，功率器件需要处理较大的电流，占用了集成开关电源的大部分的面积；控制电路的电流较小一些，面积也相对较小。
引脚405的中间部件连接至表征输入电压电位的一组凸块；引脚406的中间部件连接至表征输出电压电位的一组凸块；引脚407的中间部件连接至表征地电位的一组凸块。相应的，裸露的引脚405的外延部件作为倒装封装装置400的输入引脚；裸露的引脚406的外延部件作为倒装封装装置400的输出引脚；裸露的引脚407的外延部件作为倒装封装装置400的接地引脚。引脚405，406和407的中间部件向左侧边延伸。
当需要对集成开关电源的性能参数进行改变时，则只需要相应的改变芯片中功率器件的面积；同时，第一类型引脚405，406和407的面积也进行相应的变化。这种改变可以通过对第一类型引脚405，406和407中延伸部分的中间部件的长度的改变来实现。
第二类型引脚408和409位于引线框架400的右侧，以将控制电路的相应电位向外引出。
第三类型引脚410位于引线框架400的下侧中间区域，以保证倒装封装装置400的引脚的对称。
图4所示的倒装封装装置的实施例同样适用于多芯片的封装。例如，以开关电源为例，所述倒装封装装置可以包括至少一功率器件芯片和一控制芯片。其中，功率器件芯片位于引线框架的左侧区域，控制芯片位于引线框架的右侧区域。类似的，当进行扩展时，增加第一类型引脚的延伸的中间部分的面积。
依据本发明实施例的上述倒装封装装置，引脚排列紧凑，体积较小；在不改变原有倒装封装结构的基础上，通过引脚的延伸以及相应的封装面积的增加，可以方便的实现芯片的功能拓展，具有很好的适用性和通用性。
以上详细说明了依据本发明实施例的引线框架和应用该引线框架的倒装封装装置。其他合适结构的引线框架以及倒装封装装置均适用于本发明，并不限定于以上公开的形式。例如，引脚的形状，外延部件的数目和结构等。
另外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种引线框架，其特征在于，包括一组引脚，每一所述引脚包括相互连接的中间部件和外延部件，所述中间部件位于所述引线框架的内部区域，并向所述引线框架的第一侧边延伸，所述外延部件位于所述引线框架的不同于所述第一侧边的外围区域。
2.根据权利要求1所述的引线框架，其特征在于，所述引脚的中间部件的第一部分呈平行排列，并向所述第一侧边延伸。
3.根据权利要求1所述的引线框架，其特征在于，所述引脚包括至少一个外延部件。
4.根据权利要求1所述的引线框架，其特征在于，所述外延部件位于所述引线框架的不同于所述第一侧边的部分或者全部外围区域。
5.根据权利要求1所述的引线框架，其特征在于，所述中间部件呈矩形形状或者弯折形状。
6.根据权利要求1所述的引线框架，其特征在于，所述一组引脚包括一组第一类型引脚和一组第二类型引脚，其中，所述第一类型引脚位于所述引线框架中靠近所述第一侧边的第一区域，所述第二类型引脚位于与所述第一区域相对的第二区域。
7.根据权利要求6所述的引线框架，其特征在于，当所述引脚的数目为奇数时，所述一组引脚还包括第三类型引脚，来实现所述外延部件的对称排列。
8.一种倒装封装装置，其特征在于，包括至少一个芯片，一塑封壳，以及权利要求1-7所述的任一引线框架；其中，
所述芯片的上表面包括一组凸块；
所述凸块与所述引线框架的引脚的中间部件连接；
所述塑封壳将所述芯片和所述引线框架进行塑封，并使所述外延部件部分裸露，来实现所述倒装封装装置与外围电路的电气连接。
9.根据权利要求8所述的倒装封装装置，其特征在于，所述芯片包括一单片集成开关电源芯片，所述第一类型凸块包括输入凸块，输出凸块和接地凸块，所述第一类型引脚包括输入引脚，输出引脚和接地引脚。
10.根据权利要求8所述的倒装封装装置，其特征在于，所述芯片包括至少一个功率器件芯片和一控制芯片。
CN2012104285788A 2012-10-31 2012-10-31 一种引线框架以及应用其的倒装封装装置 Pending CN102915988A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410146977.4A CN103928431B (zh) 2012-10-31 2012-10-31 一种倒装封装装置
CN2012104285788A CN102915988A (zh) 2012-10-31 2012-10-31 一种引线框架以及应用其的倒装封装装置
TW102130825A TWI517335B (zh) 2012-10-31 2013-08-28 A lead frame, and a flip-chip device to which it is applied
US14/022,877 US8853838B2 (en) 2012-10-31 2013-09-10 Lead frame and flip packaging device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012104285788A CN102915988A (zh) 2012-10-31 2012-10-31 一种引线框架以及应用其的倒装封装装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410146977.4A Division CN103928431B (zh) 2012-10-31 2012-10-31 一种倒装封装装置

Publications (1)

Publication Number Publication Date
CN102915988A true CN102915988A (zh) 2013-02-06

Family

ID=47614300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012104285788A Pending CN102915988A (zh) 2012-10-31 2012-10-31 一种引线框架以及应用其的倒装封装装置

Country Status (3)

Country Link
US (1) US8853838B2 (zh)
CN (1) CN102915988A (zh)
TW (1) TWI517335B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101904730B1 (ko) * 2012-07-31 2018-10-08 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
CN101015054A (zh) * 2004-06-09 2007-08-08 飞兆半导体公司 用于封装集成电路晶片的封装和方法
CN101068005A (zh) * 2006-05-02 2007-11-07 捷敏服务公司 由多个金属层制成的半导体装置封装引线框架
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US20070130759A1 (en) 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
CN101015054A (zh) * 2004-06-09 2007-08-08 飞兆半导体公司 用于封装集成电路晶片的封装和方法
CN101068005A (zh) * 2006-05-02 2007-11-07 捷敏服务公司 由多个金属层制成的半导体装置封装引线框架
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置

Also Published As

Publication number Publication date
US8853838B2 (en) 2014-10-07
US20140117520A1 (en) 2014-05-01
TWI517335B (zh) 2016-01-11
TW201417232A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
US7291869B2 (en) Electronic module with stacked semiconductors
US9129947B2 (en) Multi-chip packaging structure and method
CN101202260B (zh) 以带有突出球的囊封式引线框架为特征的半导体装置封装
EP2647047B1 (en) Semiconductor device with stacked power converter
JP2005217072A (ja) 半導体装置
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
US8063472B2 (en) Semiconductor package with stacked dice for a buck converter
US8536713B2 (en) System in package with heat sink
CN101859755A (zh) 一种功率mosfet封装体及其封装方法
US20160118314A1 (en) Power module and method of packaging the same
CN103928431B (zh) 一种倒装封装装置
WO2017012329A1 (zh) 一种方形扁平无引脚封装结构的功率模块
CN210516706U (zh) 一种新型功率器件的封装结构
EP3108503B1 (en) Converter having partially thinned leadframe with stacked chips and interposer
JP4250191B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
US9379088B2 (en) Stacked package of voltage regulator and method for fabricating the same
KR101652423B1 (ko) 핑거 클립 본딩 반도체 패키지
CN102915988A (zh) 一种引线框架以及应用其的倒装封装装置
US8097952B2 (en) Electronic package structure having conductive strip and method
JP4250193B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP2008053748A (ja) 半導体装置
KR20080067891A (ko) 멀티 칩 패키지
US20170025388A1 (en) Backside Stacked Die In An Integrated Circuit (IC) Package
JP2011181970A (ja) 半導体装置
US10600769B2 (en) Electronic component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130206