CN101335217A - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN101335217A
CN101335217A CNA2007101268879A CN200710126887A CN101335217A CN 101335217 A CN101335217 A CN 101335217A CN A2007101268879 A CNA2007101268879 A CN A2007101268879A CN 200710126887 A CN200710126887 A CN 200710126887A CN 101335217 A CN101335217 A CN 101335217A
Authority
CN
China
Prior art keywords
metal
metal level
semiconductor package
package part
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101268879A
Other languages
English (en)
Other versions
CN101335217B (zh
Inventor
李春源
洪孝仁
林宥纬
张锦煌
赖正渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN2007101268879A priority Critical patent/CN101335217B/zh
Publication of CN101335217A publication Critical patent/CN101335217A/zh
Application granted granted Critical
Publication of CN101335217B publication Critical patent/CN101335217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种半导体封装件及其制法，是提供一载板且于该载板上形成有多个金属块，并于该载板上形成包覆该金属块的金属层，以将至少一半导体芯片电性连接至该金属层，再于该金属载板上形成包覆该半导体芯片的封装胶体，接着移除该载板及金属块，藉以相对在该封装胶体表面形成有多个的凹槽，其中该凹槽底面及侧边即覆盖有金属层，以供导电元件有效定位于该凹槽中，并充分与该金属层接合。

Description

半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件及其制法，特别涉及一种毋需承载件的半导体封装件及其制法。
背景技术
传统以导线架作为芯片承载件的半导体封件的型态及种类繁多，就四边扁平无导脚(Quad Flat Non-leaded，QFN)半导体封装件而言，其特征在于未设置有外导脚，即未形成有如现有四边形平面(Quad Flatpackage，QFP)半导体封装件中用以与外界电性连接的外导脚，如此，将得以缩小半导体封装件的尺寸。
然而伴随半导体产品轻薄短小的发展趋势，传统导线架的QFN封装件往往因其封装胶体厚度的限制，而无法进一步缩小封装件的整体高度，因此，业界便发展出一种无承载件(carrier)的半导体封装件，通过减低公知的导线架厚度，以令其整体厚度得以较传统导线架式封装件更为轻薄。
请参阅图1，为美国专利第5,830,800号所公开的无承载件的半导体封装件，该半导体封装件主要先于一铜板(未图示)上形成多个电镀焊垫(Pad)12，接着，再于该铜板上设置芯片13并通过焊线14电性连接芯片13及电镀焊垫12，复进行封装模压制程以形成封装胶体15，然后再蚀刻移除该铜板以使电镀焊垫12显露于外界，接着以拒焊层11定义出该电镀焊垫12位置，以供植设焊球16于该电镀焊垫12上，藉以完成一无需芯片承载件以供芯片接置使用的封装件。相关的技术内容亦可参阅美国专利第6,770,959、6,989,294、6,933,594及6,872,661等。
但是，前述的无承载件的半导体封装件中，须先以拒焊层定义出电镀焊垫位置，方可使焊球植设于该电镀焊垫上，然而该铜板于蚀刻移除后，若制程采批次方式进行时，整个封装胶体结构是呈一阵列形状，因封装胶体结构产生的翘曲影响，难以有效且精准将拒焊层及拒焊层开口设置于该封装件上，造成制程的不便；相对地，若制程以单颗封装件进行时，对应于小面积的拒焊层涂布及曝光、显影作业，其生产效率不高，造成制程成本的增加。另外，若不以拒焊层定义出焊垫位置，则于植设时焊球很难定位于该电镀焊垫上，易造成回焊(reflow)时，焊球于电镀焊垫发生位移(shift)及焊球脱层问题。
鉴此，请参阅图2A至图2D，美国专利第6,072,239号遂提供一种无承载件的半导体封装件及其制法，主要是提供一铜板20，并于该铜板20上形成阻层21，且令该阻层21定义出欲电镀开孔210，以于该开孔210中电镀形成金属焊垫22(如图2A所示)；移除该阻层21，并以该金属焊垫22作为蚀刻屏蔽而半蚀刻该铜板20，以令该铜板20形成有相对高、低表面(如图2B所示)；于该铜板20相对较低表面上接置半导体芯片23，并以焊线24电性连接该半导体芯片23及该铜板20上相对较高表面的金属焊垫22，再于该铜板20上形成覆盖该半导体芯片23及焊线24的封装胶体25(如图2C所示)；蚀刻移除该铜板20，以令该封装胶体25表面形成有相对内凹的凹槽250，且该金属焊垫22即位于该凹槽250底部，亦即使该金属焊垫22相对内凹于该封装胶体25中，藉以在相对内凹于该封装胶体25中的金属焊垫22上植设焊球26，以有效定位该焊球26(如图2D所示)。
但是，前述制程中，在进行铜板的半蚀刻制程时，该蚀刻深度不易控制，亦即容易导致内凹于封装胶体的凹槽深浅不同，造成后续植设于该凹槽底部金属焊垫上的焊球高度不稳定。再者，该焊球仅在其底部与金属焊垫形成共金结构，且相对在该凹槽开口角端处因应力集中的效应，易导致焊球发生裂损(crack)C(如图3A所示)。此外，由于该金属焊垫为约0.5至5μm厚的电镀层，且其仅在凹槽底部与封装胶体接触，彼此附着力明显有限，易因焊球的应力造成该金属焊垫与封装胶体间发生脱层(delamination)D，如图3B所示。
因此，如何解决上述问题而能提供一种无承载件的半导体封装件及其制法，可有效定位焊球，且避免焊球应力集中造成焊球破裂及脱层问题，同时不须使用拒焊层以提升制程效率，改善焊球质量及降低制程成本，实为业界亟待解决的问题。
发明内容
有鉴于前述及其它问题，本发明的一目的在于提供一种毋需承载件的半导体封装件及其制法。
本发明的另一目的在于提供一种半导体封装件及其制法，可有效定义焊垫位置，以供容置焊球。
本发明的另一目的在于提供一种半导体封装件及其制法，可毋需使用拒焊层定义焊垫位置，藉以简化制程及降低成本。
本发明的另一目的在于提供一种半导体封装件及其制法，可避免焊垫与封装胶体间脱层问题。
本发明的另一目的在于提供一种半导体封装件及其制法，可避免焊球受应力集中造成焊球破裂问题。
为达成上述及其它目的，本发明揭露一种半导体封装件的制法，包括：提供一载板且于该载板上形成有多个金属块；于该载板上形成包覆该金属块的金属层；将至少一半导体芯片电性连接至该金属层；于该载板上形成包覆该半导体芯片的封装胶体；移除该载板及金属块，藉以相对在该封装胶体表面形成有多个的凹槽，以外露出该凹槽内的金属层；以及于该凹槽中植设导电元件。
该金属块及金属层的制法包括：提供一金属材料的金属载板，藉以于该金属载板上覆盖第一阻层，并令该第一阻层形成有多个第一开口；于该第一开口中电镀形成金属块；移除该第一阻层；于该金属载板上覆盖第二阻层，并令该第二阻层形成有第二开口以外露出该金属块，其中该第二开口尺寸大于该第一开口尺寸；于该第二开口中电镀形成金属层，以使该金属层包覆该金属块；以及移除该第二阻层。
再者，复可于该凹槽底面、侧边及自底面凸伸形成有金属层，亦或使该金属层形成于该封装胶体表面凹槽的底面与侧边，且该金属层具有延伸部以形成于该凹槽周围的封装胶体表面，藉以增加导电元件与金属层的接着面积，强化导电元件与金属层的接合。
通过前述的制法，本发明还提供一种半导体封装件，包括：封装胶体，且该封装胶体表面形成有多个凹槽；金属层，覆盖于该凹槽底面及侧边；半导体芯片，内嵌于该封装胶体中且电性连接至该金属层；以及导电元件，植设于该凹槽中且与该金属层电性连接。
因此本发明的半导体封装件及其制法主要是先在载板上形成多个金属块，再于该载板上形成包覆该金属块的金属层，以将至少一半导体芯片电性连接至该金属层，并于该载板上形成包覆该半导体芯片的封装胶体，接着即移除该载板及金属块，藉以相对在该封装胶体表面形成有多个凹槽，且该凹槽底面及侧边形成有先前覆盖于该金属块的金属层，之后即可于该凹槽中植设导电元件，以制得本发明的半导体封装件。如此，本发明中形成于该封装胶体表面的凹槽深度大小可由金属块高度精密定义及控制，避免现有技术直接半蚀刻铜板时，因蚀刻深度不易控制，导致后续植设焊球高度发生不稳定问题，同时通过该凹槽可有效定位导电元件，避免现有技术通过拒焊层定位焊球时，所造成制程繁杂及成本增加问题，另外，因本发明中导电元件与金属层接触面包含有凹槽的底面及侧边，以产生足够的共金结构，强化该导电元件和金属层的接合强度，此外，该金属层与封装胶体间亦形成有包含凹槽底面及侧边等接触面，可供该金属层有效附着于该封装胶体而不致发生脱层问题，再者，该封装胶体于凹槽开口的角缘与导电元件接触位置，因有金属层附着，故得减低因应力集中现象而发生导电元件裂损问题。
附图说明
图1是显示美国专利第5,830,800号的无承载件的半导体封装件示意图；
图2A至图2D是显示美国专利第6,072,239号的无承载件的半导体封装件制法示意图；
图3A及图3B是显示美国专利第6,072,239号的无承载件的半导体封装件所存在焊球裂损及金属焊垫脱层的缺陷示意图；
图4A至图4G是显示本发明的半导体封装件及其制法第一实施例的示意图；
图5A至图5G是显示本发明的半导体封装件及其制法第二实施例的示意图；以及
图6是显示本发明的半导体封装件第三实施例的示意图。
元件符号说明
11   拒焊层                12  电镀焊垫
13   芯片                  14  焊线
15   封装胶体              16  焊球
20   铜板                  21  阻层
210  开孔                  22  金属焊垫
23   半导体芯片            24  焊线
25   封装胶体              250 凹槽
26   焊球                  40  载板
41   第一阻层              410 第一开口
41a  导脚位置              41b 芯片座位置
42   金属块                43  第二阻层
430  第二开口              44  金属层
45   半导体芯片            46  焊线
47   封装胶体              470 凹槽
48   导电元件              50  金属载板
51   第一阻层              510 第一开口
51a  导脚位置              51b 芯片座位置
510’开孔                  520 导电柱
52   金属块                53  第二阻层
530  第二开口              54  金属层
55   半导体芯片            56  焊线
57   封装胶体              570 凹槽
58   导电元件              64  金属层
640   延伸部分             67  封装胶体
670  凹槽                  68  导电元件
C    裂损                  D   脱层
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
第一实施例
请参阅图4A至图4G，为本发明的半导体封装件及其制法第一实施的剖面示意图。
如图4A所示，首先，制备一金属材料的载板40(例如铜板(CuPlate))，并于该金属载板40的一表面上覆盖第一阻层41，且令该第一阻层41形成有多个第一开口410，藉以定义出后续供与半导体芯片电性连接的导脚(terminal)位置41a及供接置半导体芯片的芯片座(die pad)位置41b。
如图4B所示，进行电镀制程，以于该第一开口410中电镀形成金属块42，其材料例如为金属铜。
如图4C所示，移除该第一阻层41，并于该金属载板40上覆盖第二阻层43，且令该第二阻层43形成有多个第二开口430以外露出该金属块42，以再次定义导脚位置41a及芯片座位置41b。该第二开口430尺寸大于第一开口410尺寸，以使该金属块42完整外露出该第二阻层43。
如图4D所示，进行电镀制程，以于该第二开口430中电镀形成金属层44，并使该金属层44包覆该金属块42，该金属层44例如为金(Au)/钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜(Cu)/金(Au)的其中一者。
如图4E所示，移除该第二阻层43，并于该对应为芯片座位置41b的金属层44上接置半导体芯片45，且通过焊线46电性连接该半导体芯片45及对应为导脚位置41a的金属层44，接着于该金属载板40上形成包覆该半导体芯片45及焊线46的封装胶体47。
如图4F所示，同时蚀刻移除该金属载板40及金属块42，藉以在该封装胶体47表面形成先前由金属块42所定义的凹槽470，同时令该凹槽470至少于其底面及侧边形成有先前覆盖在金属块42外表面的金属层44。
如图4G所示，于该凹槽470中植设如焊球的导电元件48，并使该导电元件48得以与该凹槽470底面及侧边的金属层44有效接着与电性连接。
对应接置于该导脚位置41a上的金属层44的导电元件48是供传输半导体芯片信号，而对应接置于该芯片座位置41b上的金属层44的导电元件48是供半导体芯片接地或导热功能。
另外，本发明制程中，该半导体芯片亦可直接置于金属载板上，而省略芯片座位置上的金属块及金属层的制作，该半导体芯片还可以覆晶方式电性连接至该金属层。
通过前述的制法，本发明还提供一种半导体封装件，包括：封装胶体47，该封装胶体47表面形成有多个凹槽470；金属层44，覆盖于该凹槽470底面及侧边；半导体芯片45，内嵌于该封装胶体47中且电性连接至该金属层44；以及导电元件48，植设于该凹槽470中且与该金属层44电性连接。
因此本发明的半导体封装件及其制法主要是先在载板上形成多个金属块，再于该载板上形成包覆该金属块的金属层，以将至少一半导体芯片电性连接至该金属层，并于该载板上形成包覆该半导体芯片的封装胶体，接着即移除该载板及金属块，藉以相对在该封装胶体表面形成有多个凹槽，且该凹槽底面及侧边形成有先前覆盖于该金属块的金属层，之后即可于该凹槽中植设导电元件，以制得本发明的半导体封装件。如此，本发明中形成于该封装胶体表面的凹槽深度大小可由金属块高度精密定义及控制，避免现有技术直接半蚀刻铜板时，因蚀刻深度不易控制，导致后续植设焊球高度发生不稳定问题，同时通过该凹槽可有效定位导电元件，避免现有技术通过拒焊层定位焊球时，所造成制程繁杂及成本增加问题，另外，因本发明中导电元件与金属层接触面包含有凹槽的底面及侧边，以产生足够的共金结构，强化该导电元件和金属层的接合强度，此外，该金属层与封装胶体间亦形成有包含凹槽底面及侧边等接触面，可供该金属层有效附着于该封装胶体而不致发生脱层问题，再者，该封装胶体于凹槽开口的角缘与导电元件接触位置，因有金属层附着，故得减低因应力集中现象而发生导电元件裂损问题。
第二实施例
请参阅图5A至图5G，为本发明的半导体封装件及其制法第二实施例的示意图。本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异是在金属载板上形成金属块时，该金属块是呈多重柱状，并形成有包覆该呈多重柱状的金属块外表面的金属层，从而于后续移除该金属载板及金属块时，得以在封装胶体表面形成其中具有凸出金属层的凹槽，从而增加后续植设于该凹槽中的导电元件与金属层的接触面积及接合力。
如图5A所示，制备一金属载板50，并于该金属载板50的一表面上覆盖第一阻层51，且令该第一阻层51形成有多个第一开口510，藉以定义出后续供与半导体芯片电性连接的导脚(terminal)位置51a及供接置半导体芯片的芯片座(die pad)位置51b。本实施例中该第一开口510是由多个小尺寸的开孔510’所构成。
如图5B所示，进行电镀制程，以于构成该第一开口510的多个小尺寸开孔510’中形成导电柱520，亦即在该第一开口510中形成由多个导电柱520所构成的金属块52。
如图5C所示，移除该第一阻层51，并于该金属载板50上覆盖第二阻层53，且令该第二阻层53形成有多个第二开口530以完整外露出该由多个导电柱520所构成的金属块52。
如图5D所示，进行电镀制程，以于该第二开口530中形成金属层54，并使该金属层54包覆该由多个导电柱520所构成的金属块52。
如图5E所示，移除该第二阻层53，并于该对应为芯片座位置51b的金属层54上接置半导体芯片55，且通过该焊线56电性连接该半导体芯片55及对应为导脚位置51a的金属层54，接着于该金属载板50上形成包覆该半导体芯片55及焊线56的封装胶体57。
如图5F所示，同时蚀刻移除该金属载板50及由多个导电柱520所构成的金属块52，藉以在该封装胶体57表面形成多个凹槽570，其中该凹槽570底面、侧边及自底面凸伸形成有先前覆盖在由多个导电柱所构成的金属块外表面的金属层54。
如第5G图所示，于该凹槽570中植设如焊球的导电元件58，并使该导电元件58得以与该凹槽570底面、侧边及自底面凸伸的金属层54有效接着与电性连接。
第三实施例
复请参阅图6，为本发明的半导体封装件第三实施例的示意图。
本实施例的半导体封装件与前述实施例大致相同，主要差异是在金属载板上形成金属块后，欲形成包覆该金属块的金属层时，较先前实施例增加第二阻层的第二开口尺寸，藉以在该金属载板上形成包覆该金属块的金属层64同时形成有延伸部分640，以供后续完成置晶、焊线作业、封装模压作业后，移除该金属载板及金属块时，得以使该金属层64形成于该封装胶体67表面凹槽670的底面与侧边，同时使该金属层延伸部640形成于该凹槽670周围的封装胶体67表面，藉以增加该金属层64与导电元件68的接着面积。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (18)

1.一种半导体封装件的制法，包括：
提供一载板且于该载板上形成有多个金属块；
于该载板上形成包覆该金属块的金属层；
将至少一半导体芯片电性连接至该金属层；
于该金属载板上形成包覆该半导体芯片的封装胶体；
移除该载板及金属块，藉以相对在该封装胶体表面形成有多个的凹槽，从而外露出该凹槽内的金属层；以及
于该凹槽中植设导电元件。
2.根据权利要求1所述的半导体封装件的制法，其中，该金属块及金属层的制法包括：
提供一金属材料的金属载板，藉以于该金属载板上覆盖第一阻层，并令该第一阻层形成有多个第一开口；
进行电镀制程，以于该第一开口中形成金属块；
移除该第一阻层；
于该金属载板上覆盖第二阻层，并令该第二阻层形成有第二开口以外露出该金属块，其中该第二开口尺寸大于该第一开口尺寸；
进行电镀制程，于该第二开口中形成金属层，并使该金属层包覆该金属块；以及
移除该第二阻层。
3.根据权利要求1所述的半导体封装件的制法，其中，该金属层定义出后续供与半导体芯片电性连接的导脚位置及供接置半导体芯片的芯片座位置。
4.根据权利要求3所述的半导体封装件的制法，其中，该对应接置于导脚位置上的金属层的导电元件是供传输半导体芯片信号，而对应接置于该芯片座位置上的金属层的导电元件是供半导体芯片接地或导热功能。
5.根据权利要求1所述的半导体封装件的制法，其中，该半导体芯片于制程中是置于该金属层或载板上。
6.根据权利要求1所述的半导体封装件的制法，其中，该金属层为金(Au)/钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜(Cu)/金(Au)的其中一者。
7.根据权利要求1所述的半导体封装件的制法，其中，该金属块呈多重柱状，并形成有包覆该呈多重柱状的金属块外表面的金属层。
8.根据权利要求7所述的半导体封装件的制法，其中，该金属块及金属层的制法包括：
提供一金属材料的金属载板，藉以于该金属载板上覆盖第一阻层，并令该第一阻层形成有多个第一开口，该第一开口是由多个小尺寸的开孔所构成；
进行电镀制程，以于构成该第一开口的多个开孔中形成导电柱，藉以在该第一开口中形成由多个导电柱所构成的金属块；
移除该第一阻层；
于该金属载板上覆盖第二阻层，且令该第二阻层形成有多个第二开口以完整外露出该由多个导电柱所构成的金属块；
进行电镀制程，以于该第二开口中形成金属层，并使该金属层包覆该由多个导电柱所构成的金属块；以及
移除该第二阻层。
9.根据权利要求8所述的半导体封装件的制法，复包括蚀刻移除该金属载板及由多个导电柱所构成的金属块，藉以在该封装胶体表面形成多个凹槽，其中该凹槽底面、侧边及自底面凸伸形成有先前覆盖在由多个导电柱所构成的金属块外表面的金属层。
10.根据权利要求1所述的半导体封装件的制法，其中，该金属层复具有延伸部以覆盖至该凹槽周围的封装胶体表面。
11.根据权利要求1所述的半导体封装件的制法，其中，该半导体芯片通过焊线及覆晶的其中一方式而电性连接至该金属层。
12.一种半导体封装件，包括：
封装胶体，且该封装胶体表面形成有多个凹槽；
金属层，覆盖于该凹槽底面及侧边；
半导体芯片，内嵌于该封装胶体中且电性连接至该金属层；以及
导电元件，植设于该凹槽中且与该金属层电性连接。
13.根据权利要求12所述的半导体封装件，其中，该金属层定义有供与半导体芯片电性连接的导脚部分及供接置半导体芯片的芯片座部分。
14.根据权利要求13所述的半导体封装件，其中，该对应接置于导脚位置上的金属层的导电元件是供传输半导体芯片信号，而对应接置于该芯片座位置上的金属层的导电元件是供半导体芯片接地或导热功能。
15.根据权利要求12所述的半导体封装件，其中，该金属层为金(Au)/钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜(Cu)/金(Au)的其中一者。
16.根据权利要求12所述的半导体封装件，其中，该凹槽底面、侧边及自底面凸伸形成有金属层。
17.根据权利要求12所述的半导体封装件，其中，该金属层复具有延伸部以形成于该凹槽周围的封装胶体表面。
18.根据权利要求12所述的半导体封装件，其中，该半导体芯片通过焊线及覆晶的其中一方式而电性连接至该金属层。
CN2007101268879A 2007-06-29 2007-06-29 半导体封装件及其制法 Expired - Fee Related CN101335217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101268879A CN101335217B (zh) 2007-06-29 2007-06-29 半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101268879A CN101335217B (zh) 2007-06-29 2007-06-29 半导体封装件及其制法

Publications (2)

Publication Number Publication Date
CN101335217A true CN101335217A (zh) 2008-12-31
CN101335217B CN101335217B (zh) 2010-10-13

Family

ID=40197695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101268879A Expired - Fee Related CN101335217B (zh) 2007-06-29 2007-06-29 半导体封装件及其制法

Country Status (1)

Country Link
CN (1) CN101335217B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136459A (zh) * 2010-01-25 2011-07-27 矽品精密工业股份有限公司 封装结构及其制法
CN102208355A (zh) * 2010-03-31 2011-10-05 矽品精密工业股份有限公司 四方平面无导脚半导体封装件及其制造方法
CN103021892A (zh) * 2012-12-28 2013-04-03 日月光半导体（昆山）有限公司 无外引脚半导体封装构造及其制造方法与导线架条
CN103280436A (zh) * 2013-04-23 2013-09-04 华为机器有限公司 表贴器件及其制备方法
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN104465575A (zh) * 2013-09-17 2015-03-25 日月光半导体制造股份有限公司 半导体封装及其制造方法
CN107170715A (zh) * 2016-03-08 2017-09-15 南茂科技股份有限公司 半导体封装结构及其制作方法
CN107256832A (zh) * 2009-03-12 2017-10-17 联测总部私人有限公司 半导体封装的金属部分上的金属可焊性保持涂层
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN109524380A (zh) * 2017-09-20 2019-03-26 大口电材株式会社 半导体元件搭载用基板及其制造方法
US10522438B2 (en) 2016-11-01 2019-12-31 Industrial Technology Research Institute Package structure having under ball release layer and manufacturing method thereof
CN113423173A (zh) * 2021-05-29 2021-09-21 华为技术有限公司 电子元件封装体、电子元件封装组件及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US5830800A (en) * 1997-04-11 1998-11-03 Compeq Manufacturing Company Ltd. Packaging method for a ball grid array integrated circuit without utilizing a base plate

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256832B (zh) * 2009-03-12 2020-06-26 联测总部私人有限公司 半导体封装的金属部分上的金属可焊性保持涂层
CN107256832A (zh) * 2009-03-12 2017-10-17 联测总部私人有限公司 半导体封装的金属部分上的金属可焊性保持涂层
CN102136459A (zh) * 2010-01-25 2011-07-27 矽品精密工业股份有限公司 封装结构及其制法
CN102208355A (zh) * 2010-03-31 2011-10-05 矽品精密工业股份有限公司 四方平面无导脚半导体封装件及其制造方法
CN102208355B (zh) * 2010-03-31 2013-04-17 矽品精密工业股份有限公司 四方平面无导脚半导体封装件及其制造方法
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN103579167B (zh) * 2012-07-23 2016-09-07 矽品精密工业股份有限公司 半导体封装件及其制法
CN103021892A (zh) * 2012-12-28 2013-04-03 日月光半导体（昆山）有限公司 无外引脚半导体封装构造及其制造方法与导线架条
CN103021892B (zh) * 2012-12-28 2016-05-11 日月光半导体（昆山）有限公司 无外引脚半导体封装构造及其制造方法与导线架条
CN103280436A (zh) * 2013-04-23 2013-09-04 华为机器有限公司 表贴器件及其制备方法
CN103280436B (zh) * 2013-04-23 2016-07-06 华为机器有限公司 表贴器件及其制备方法
CN104465575A (zh) * 2013-09-17 2015-03-25 日月光半导体制造股份有限公司 半导体封装及其制造方法
CN107170715A (zh) * 2016-03-08 2017-09-15 南茂科技股份有限公司 半导体封装结构及其制作方法
CN107170715B (zh) * 2016-03-08 2019-08-27 南茂科技股份有限公司 半导体封装结构及其制作方法
US10522438B2 (en) 2016-11-01 2019-12-31 Industrial Technology Research Institute Package structure having under ball release layer and manufacturing method thereof
US10573587B2 (en) 2016-11-01 2020-02-25 Industrial Technology Research Institute Package structure and manufacturing method thereof
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN109524380A (zh) * 2017-09-20 2019-03-26 大口电材株式会社 半导体元件搭载用基板及其制造方法
CN113423173A (zh) * 2021-05-29 2021-09-21 华为技术有限公司 电子元件封装体、电子元件封装组件及电子设备
CN113423173B (zh) * 2021-05-29 2023-09-29 华为技术有限公司 电子元件封装体、电子元件封装组件及电子设备

Also Published As

Publication number Publication date
CN101335217B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN101335217B (zh) 半导体封装件及其制法
CN207781575U (zh) 经封装的电子装置
CN102884623B (zh) 在介电体上具有端子的微电子封装
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
CN101252096B (zh) 芯片封装结构以及其制作方法
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US8115288B2 (en) Lead frame for semiconductor device
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
CN101601133A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN101431031B (zh) 半导体封装件及其制法
WO2006018671A1 (en) Mixed wire semiconductor lead frame package
CN103715165A (zh) 半导体封装件及其制法
TWM558999U (zh) 發光封裝元件
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN101090077A (zh) 半导体封装件及其制法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN103824820B (zh) 引线框区域阵列封装技术
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN110890284A (zh) 一种芯片堆叠封装结构及其工艺方法
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
CN206480617U (zh) 无引脚网格阵列导线架预成形体及导线架封装结构
CN101378023B (zh) 半导体封装件及其制法
CN101335215A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20200629

CF01 Termination of patent right due to non-payment of annual fee