CN101335215A - 半导体封装件及其制法 - Google Patents

Abstract

本发明公开了一种半导体封装件及其制法，是提供一载板且于该载板上形成有多个金属块，并于该载板上覆盖一阻层，以令该阻层形成有外露出该金属块的开口，其中该阻层开口宽度略小于金属块宽度，以于该阻层开口中形成金属层，其中该金属层包括有延伸线路及形成于该延伸线路端点的延伸垫及焊垫，接着即移除该阻层，并将至少一半导体芯片电性连接至该焊垫，及于该载板上形成包覆该半导体芯片的封装胶体，移除该载板及金属块，以外露出该金属层，后续即可通过外露的金属层的延伸垫间隔导电材料而电性连接至外部装置，从而使延伸线路得因应芯片的积集化程度弹性地布设，以有效缩减芯片与延伸线路的电性连接路径。

Description

半导体封装件及其制法

技术领域

本发明涉及一种半导体封装件及其制法，特别是涉及一种毋需承载件的半导体封装件及其制法。

背景技术

传统以导线架作为芯片承载件的半导体封件的型态及种类繁多，就四边扁平无导脚(Quad Flat Non-leaded，QFN)半导体封装件而言，其特征在于未设置有外导脚，即未形成有如现有四边形平面(Quad Flatpackage，QFP)半导体封装件中用以与外界电性连接的外导脚，如此，将得以缩小半导体封装件的尺寸。

然而伴随半导体产品轻薄短小的发展趋势，传统导线架的QFN封装件往往因其封装胶体厚度的限制，而无法进一步缩小封装件的整体高度，因此，业界便发展出一种无承载件(carrierless)的半导体封装件，其通过减低公知的导线架厚度，以令其整体厚度得以较传统导线架式封装件更为轻薄。

请参阅图1，为美国专利第5,830,800号所披露的无承载件的半导体封装件，该半导体封装件主要先于一铜板(未图示)上形成多个电镀焊垫(Pad)12；接着再于该铜板上设置芯片13并通过焊线14电性连接芯片13及电镀焊垫12，复进行封装模压制程以形成封装胶体15，然后再蚀刻移除该铜板以使电镀焊垫12显露于外界，接着以拒焊层11定义出该电镀焊垫12位置，以供植设焊球16于该电镀焊垫12上，藉以完成一无需芯片承载件以供芯片接置使用的封装件。相关的技术内容亦可参阅美国专利第6,770,959、6,989,294、6,933,594及6,872,661等。

前述电镀焊垫的设置数目大致因应布设于芯片的作用表面上的电性连接垫数目，以使各芯片电性连接垫通过焊线电性连接至对应的电镀焊垫。然而，当欲使用高度积集化(Highly Integrated)的芯片时，即该芯片具有数量较多或密度较高的电性连接垫，相对地需布设较多电镀焊垫，而使电镀焊垫与芯片间的距离及焊线的弧长增加；过长的焊线不仅使焊线(Wire Bonding)作业的困难度提升，且于形成封装胶体的模压(Molding)作业进行时，过长的焊线易受树脂模流的冲击而产生偏移(Sweep)或移位(Shift)现象，偏移或移位的焊线则可能彼此触碰而导致短路(Short)问题，影响电性连接质量；再者，若电镀焊垫与芯片间相距过远，则可能使焊线作业难以进行，而造成无法通过焊线方式电性连接芯片至电镀焊垫的情况。

鉴此，美国专利第6,884,652号遂提供一种利用线路重布置层(Redistribution layer，RDL)技术以使电镀焊垫可延伸至邻近芯片周围，而减少焊线长度或交错情况，其制法如图2A至图2E所示，首先敷设一介电层21于铜板20表面上，并于该介电层21的预定部位开设多个开口210，以通过电镀方式敷设一焊料22于各该介电层的开口210中(如图2A所示)；以无电解电镀(Electroless Plating)或溅镀(Sputtering)方式形成一第一薄铜层23于该介电层21及焊料22上(如图2B所示)；以电镀方式敷设一第二铜层24于该第一薄铜层23上，且图案化(Patterning)该第一薄铜层及23第二铜层24以形成多个导电迹线，而使各该导电迹线具有一终端241，再以电镀方式敷设一金属层25于各该导电迹线的终端241上(如图2C所示)；接置至少一芯片26于该导电迹线的预定部位上，并通过多个焊线27电性连接该芯片26至该敷设有金属层25的终端，且形成一封装胶体28以包覆该芯片26及焊线27(如图2D所示)；以及以蚀刻(Etching)方式移除该铜板20，而使该介电层21及焊料22外露(如图2E所示)。

然而前述制法中，需先使用介电层定义出芯片与外界电性连接的终端位置，接着再利用溅镀、电镀及曝光、显影、蚀刻等制程以形成线路重布置层(亦即导电迹线)，然此制程过于繁琐且成本高。

此外，传统的无承载件的半导体封装件无法提供接地环与电源环的设计，其主要原因在于此种半导体封装件中用以与外界电性连接的焊垫及接地环与电源环是外露出封装胶体，如此，在将该半导体封装件利用表面黏着技术(SMT)而电性连接至外部装置时，即易使邻接的接地环与电源环发生短路问题。同时又因该传统无承载件的半导体封装件无法设置接地环与电源环，因此，亦无法安置如电容的被动元件，导致此种无承载件的半导体封装件的电性质量无法有效提升。

因此，如何解决上述问题而能提供一种无承载件的半导体封装件及其制法可减少焊线长度、交错线情况问题发生，同时增加多排电性端点，且避免现有技术形成线路重布置层的制程中，因使用介电层、溅镀、电镀、曝光、显影及蚀刻等步骤，导致制程繁杂且成本极高等问题，另可于该无承载件的半导体封装件中设置接地环、电源环及被动元件，以提升封装件电性质量，实为目前业界亟待解决的课题。

发明内容

有鉴于前述及其它问题，本发明的一目的在于提供一种毋需承载件的半导体封装件及其制法。

本发明的另一目的在于提供一种半导体封装件及其制法，可减少芯片与封装件电性连接的焊线长度、交错线情况，同时增加封装件多排电性端点。

本发明的又一目的在于提供一种半导体封装件及其制法，可避免现有技术形成线路重布置层的制程中，因使用介电层、溅镀、电镀、曝光、显影及蚀刻等步骤，导致制程繁杂且成本极高等问题。

本发明的再一目的在于提供一种半导体封装件及其制法，可设置接地环、电源环及被动元件于无承载件的半导体封装件中，以提升封装件电性质量，且避免电性短路问题。

为达成上述及其它目的，本发明提供一种半导体封装件的制法，包括：提供一载板且于该载板上形成有多个金属块，其中该金属块的位置对应后续欲形成延伸线路的位置；于该载板上覆盖一阻层，并使该阻层形成有开口以外露出该金属块；于该阻层开口中形成金属层，其中该金属层包括有延伸线路及形成于该延伸线路两端的延伸垫及焊垫；移除该阻层；将至少一半导体芯片电性连接至该焊垫；于该载板上形成包覆该半导体芯片的封装胶体；以及移除该载板及金属块，藉以相对在该封装胶体表面形成有多个凹槽以外露出该金属层。后续即可通过外露的金属层的延伸垫间隔导电材料而电性连接至外部装置。

该金属块及金属层的制法包括：提供一金属材料的金属载板，藉以于该金属载板上覆盖阻层，并令该阻层形成有多个开口；于该开口中电镀形成金属块；移除该阻层；于该金属载板上覆盖另一阻层，并令该阻层形成有开口以外露出该金属块，其中该阻层开口宽度约略小于该金属块宽度；于该阻层开口中电镀形成金属层；以及移除该阻层。

另外，该金属块亦可对应形成于预定形成接地线路及电源线路的位置，以于该金属块上形成接地线路及电源线路，从而供半导体芯片电性连接至该接地线路及电源线路，以及接置电容元件于该接地线路及电源线路上，接着即形成包覆该半导体芯片的封装胶体，再移除载板与金属块，藉以使该接地线路及电源线路相对形成于封装胶体的凹槽中且外露出该封装胶体，接着再填充一绝缘层于该外露的接地线路与电源线路的凹槽中，以避免现有技术发生电性短路问题。

通过前述的制法，本发明还提供一种半导体封装件，包括：封装胶体，该封装胶体表面形成有多个凹槽；延伸线路，形成于该凹槽中，其中该延伸线路的一端设有焊垫，另一端设有延伸垫；以及半导体芯片，内嵌于该封装胶体中且电性连接至该焊垫。

另外，该半导体封装件复包括有接地线路及电源线路，其形成于封装胶体的凹槽中，且于该凹槽中复填充有绝缘层以覆盖该外露出该封装胶体的接地线路及电源线路。

因此，本发明的半导体封装件及其制法主要是先在载板上形成多个金属块，再于该载板及金属块上形成金属层，该金属层包括有延伸线路及设于该延伸线路二端的焊垫及延伸垫，以将至少一半导体芯片电性连接至该焊垫，并于该载板上形成包覆该半导体芯片的封装胶体，接着即移除该载板及金属块，藉以相对在该封装胶体表面形成有多个凹槽，且该延伸线路即位于该凹槽中，以供后续利用该延伸线路端的延伸垫间隔导电材料而电性连接至外部装置。

是以，本发明的半导体封装件即无需芯片承载件，且使延伸线路得因应芯片的积集化程度弹性地布设，并能深入与芯片连接的布设区域，以有效缩减芯片与延伸线路的电性连接路径，改善半导体封装件的电路布局性及电性连接质量，而可改善现有技术因芯片与封装件电性连接的焊线过长而导致短路、焊线作业困难等缺点，同时避免现有技术形成线路重布置层时须使用介电层定义出终端位置，接着再利用溅镀、电镀及曝光、显影、蚀刻等制程所导致制程繁琐及成本高等问题。

再者，本发明复可使金属块对应形成于预定设置接地线路及电源线路的位置，以于该金属块上形成接地线路及电源线路，从而供半导体芯片电性连接至该接地线路及电源线路，并可接置电容元件于该接地线路及电源线路上，以改善封装件电性质量，接着即形成包覆该半导体芯片的封装胶体及移除载板与金属块，以于该封装胶体表面形成多个凹槽，并使该接地线路及电源线路形成于该凹槽中且外露出该封装胶体，后续再填充一绝缘层于该凹槽中以覆盖外露的接地线路及电源线路，以避免发生电性短路问题。

附图说明

图1是显示美国专利第5,830,800号的无承载件的半导体封装件示意图；

图2A至图2E是显示美国专利第6,884,652号的无承载件的半导体封装件制法示意图；

图3A至图3F是显示本发明的半导体封装件及其制法第一实施例的示意图；

图3G是显示本发明的半导体封装件电性连接至外部装置的示意图；

图4是显示本发明的半导体封装件及其制法第二实施例的示意图；

图5是显示本发明的半导体封装件及其制法第三实施例的示意图；

图6A至图6C是显示本发明的半导体封装件及其制法第四实施例的示意图；

图7A至图7F是显示本发明的半导体封装件及其制法第五实施例的示意图；

图8A及图8B是显示本发明的半导体封装件及其制法第六实施例的示意图；以及

图9是显示本发明的半导体封装件及其制法第七实施例的示意图。

元件符号说明

11拒焊层    12电镀焊垫

13芯片          14焊线

15封装胶体      16焊球

20铜板          21介电层

210开口         22焊料

23第一薄铜层    24第二铜层

241终端         25金属层

26芯片          27焊线

28封装胶体      30载板

31第一阻层      310第一开口

32金属块        33第二阻层

330第二开口     34金属层

340延伸线路     341焊垫

342延伸垫       343芯片座

35半导体芯片    36焊线

37封装胶体      370凹槽

38导电材料      39外部装置

440延伸线路     47封装胶体

470凹槽         48绝缘层

57封装胶体      570凹槽

58绝缘层        59导沟

60金属载板      62金属块

64金属层        640延伸线路

642延伸垫       67封装胶体

670凹槽         68导电材料

69外部装置      70载板

71第一阻层      710第一开口

72金属块        73第二阻层

730第二开口     74金属层

740延伸线路     741焊垫

742延伸垫       743接地线路

744电源线路     745芯片座

75半导体芯片    76焊线

77封装胶体      770凹槽

78绝缘层        80金属载板

82金属块        84金属层

840延伸线路     843接地线路

844电源线路     845芯片座

87封装胶体      870凹槽

88绝缘层        943接地线路

944电源线路     99被动元件

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。

第一实施例

请参阅图3A至图3F，是本发明的半导体封装件及其制法第一实施的示意图。

如图3A所示，首先，制备一金属材料的载板30，例如铜板(CuPlate)，并于该金属载板30的一表面上覆盖第一阻层31，且令该第一阻层31形成有多个第一开口310，藉以定义出后续供与半导体芯片电性连接的延伸线路。

接着进行电镀制程，以于该第一开口310中电镀形成金属块32，金属块32材料例如为金属铜。

如图3B及图3C所示，其中该图3C为对应图3B的俯视图，接着移除该第一阻层31，并于该金属载板30上覆盖第二阻层33，且令该第二阻层33形成有多个第二开口330以外露出金属块32及部分载板30，该第二开口330宽度尺寸约略小于或等于该金属块32宽度。

该第二开口330是用以定义后续欲形成的延伸线路、形成于该延伸线路两端的焊垫及延伸垫，以及供接载半导体芯片的芯片座(Diepad)。

如图3D所示，进行电镀制程，以于该第二开口330中电镀形成金属层34。该金属层34包括有延伸线路340及设于该延伸线路340二端的焊垫341与延伸垫342，以及作为接载半导体芯片的芯片座343。该焊垫341是相对位于该延伸线路340的内端，以供与半导体芯片电性连接，该延伸垫342是相对位于延伸线路340的外端，以供与外界电性连接。

该金属层34材料例如为金(Au)/钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜(Cu)/金(Au)的其中一者。

本实施例中该延伸垫342是位于该金属载板30表面，且与该延伸线路340形成一高度差。

如图3E所示，移除该第二阻层33，并于该对应为芯片座343位置的金属层34上接置半导体芯片35，且通过焊线36电性连接该半导体芯片35及对应焊垫341位置的金属层34，接着于该金属载板30上形成包覆该半导体芯片35及焊线36的封装胶体37。

该用以接置半导体芯片35的金属层34可供半导体芯片35接地或导热功能。

如图3F所示，同时蚀刻移除该金属载板30及金属块32，藉以在该封装胶体37表面形成先前由金属块32所定义的凹槽370，同时令该延伸线路340形成于凹槽370中，并使该延伸垫342外露出该封装胶体37表面，以形成本发明的半导体封装件。

请参阅图3G，之后即可利用外露出该封装胶体37的延伸垫342间隔导电材料38而电性连接至外部装置39。

另外，本发明的制法中，该半导体芯片亦可直接置于金属载板上，而省略芯片座位置上的金属块及金属层的制作，且该半导体芯片复可以覆晶方式电性连接至延伸线路的焊垫。

通过前述的制法，本发明还揭示一种半导体封装件，包括：封装胶体37，该封装胶体37表面形成有多个凹槽370；延伸线路340，形成于该凹槽370中，其中该延伸线路340的一端设有焊垫341，另一端设有延伸垫342，且该延伸垫342外露出该封装胶体37；以及半导体芯片35，内嵌于该封装胶体37中且电性连接至该焊垫341。该半导体芯片35可以覆晶或打线方式电性连接至该焊垫341。

第二实施例

复请参阅图4，为本发明的半导体封装件及其制法第二实施例的示意图。

本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异是在复可于该封装胶体47的凹槽470中以例如点胶方式填覆绝缘层48，藉以覆盖保护形成于该凹槽470中的延伸线路440，避免受外界污染或破坏。

第三实施例

复请参阅图5，为本发明的半导体封装件及其制法第三实施例的底视图。

本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异在于封装胶体57形成有多个凹槽570的表面，设置用以连接该些凹槽570的导沟59，以方便利用如点胶的方式而使绝缘层58填覆于该凹槽570及导沟59中。

第四实施例

复请参阅图6A至图6C，为本发明的半导体封装件及其制法第四实施例的示意图。

本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异在于金属载板60上形成金属块62时，该金属块62除对应于延伸线路640位置，复形成于延伸垫642的位置，以供后完成电镀金属层64、置晶、封装模压并移除载板60及金属块62后，即可于封装胶体67表面形成多个凹槽670，并使该凹槽670位于该延伸线路640及延伸垫642位置，如此，即可增加延伸垫642与后续供电性连接至外部装置69的导电材料68接触面积及结合力。

第五实施例

复请参阅图7A至图7F，为本发明的半导体封装件及其制法第五实施例的示意图。

本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异在于封装胶体凹槽内复形成有接地线路及电源线路，以提升封装件电性功能，且于该凹槽中填充绝缘层以覆盖该接地线路及电源线路，避免与外界电性连接时发生短路问题。

如图7A所示，制备一金属材料的载板70，并于该金属载板70的一表面上覆盖第一阻层71，且令该第一阻层71形成有多个第一开口710，以利用电镀制程，而于该第一开口710中电镀形成金属块72，该金属块72质例如为金属铜。

如图7B所示，移除该第一阻层71，并于该金属载板70上覆盖第二阻层73，且令该第二阻层73形成有多个第二开口730以外露出金属块72及部分载板70。

该第二开口730是用以定义后续欲形成的接地线路、电源线路、延伸线路、形成于该延伸线路两端的焊垫及延伸垫，以及供接载半导体芯片的芯片座。

如图7C所示，进行电镀制程，以于该第二开口730中电镀形成金属层74。该金属层74包括有接地线路743、电源线路744、延伸线路740、设于该延伸线路740二端的焊垫741及延伸垫742及芯片座745。该焊垫741是相对位于该延伸线路740的内端，以供与半导体芯片电性连接，该延伸垫742是相对位于延伸线路740的外端，以供与外界电性连接；该接地线路743例如为接地环或接地垫，该电源线路744例如为电源环或电源垫。

如图7D所示，移除该第二阻层73，并于该对应为芯片座745位置的金属层74上接置半导体芯片75，且通过焊线76电性连接该半导体芯片75及对应为焊垫741、接地线路743及电源线路744位置的金属层74，接着于该金属载板70上形成包覆该半导体芯片75及焊线76的封装胶体77。

如图7E所示，同时蚀刻移除该金属载板70及金属块72，藉以在该封装胶体77表面形成先前由金属块72所定义的凹槽770，同时令该接地线路743、电源线路744及延伸线路740形成于凹槽770中，并使该延伸垫742外露出该封装胶体77表面。

如图7F所示，于该封装胶体77的凹槽770中填覆绝缘层78，藉以保护形成于该凹槽770中的接地线路743、电源线路744及延伸线路740，避免受外界污染、破坏或发生电性短路问题，以形成本发明的半导体封装件。

第六实施例

复请参阅图8A及图8B，为本发明的半导体封装件及其制法第六实施例的示意图。

本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异在于制程中使延伸线路840及电源线路844形成于金属块82上，而使接地线路843及作为芯片座845的金属层84形成于金属载板80上，如此，在完成置晶、封装模压及移除金属载板80与金属块82时，即使该延伸线路840及电源线路844形成于封装胶体87的凹槽870内，并于该凹槽870中填充绝缘层88，以覆盖该延伸线路840及电源线路844，且使该接地线路843及作为芯片座845的金属层84同时作为接地面而外露封装胶体87表面。

第七实施例

复请参阅图9，为本发明的半导体封装件及其制法第七实施例的示意图。

本实施例的半导体封装件及其制法与前述实施例大致相同，主要差异在于本发明的无承载件的半导体封装件中的接地线路943及电源线路944上接置如电容的被动元件99，藉以改善封装件的电性质量。

因此本发明的半导体封装件及其制法主要是先在载板上形成多个金属块，再于该载板及金属块上形成金属层，该金属层包括有延伸线路及设于该延伸线路二端的焊垫及延伸垫，以将至少一半导体芯片电性连接至该焊垫，并于该载板上形成包覆该半导体芯片的封装胶体，接着即移除该载板及金属块，藉以相对在该封装胶体表面形成有多个凹槽，且该延伸线路即位于该凹槽中，以供后续利用该延伸线路端的延伸垫间隔导电材料而电性连接至外部装置。

是以本发明的半导体封装件即无需芯片承载件，且使延伸线路得因应芯片的积集化程度弹性地布设，并能深入与芯片连接的布设区域，以有效缩减芯片与延伸线路的电性连接路径，改善半导体封装件的电路布局性及电性连接质量，而可改善现有技术因芯片与封装件电性连接的焊线过长而导致短路、焊线作业困难等缺点，同时避免现有技术形成线路重布置层时须使用介电层定义出终端位置，接着再利用溅镀、电镀及曝光、显影、蚀刻等制程所导致制程繁琐及成本高等问题。

再者，本发明复可使金属块对应形成于预定设置接地线路及电源线路的位置，以于该金属块上形成接地线路及电源线路，从而供半导体芯片电性连接至该接地线路及电源线路，并可接置电容元件于该接地线路及电源线路上，以改善封装件电性质量，接着即形成包覆该半导体芯片的封装胶体及移除载板与金属块，以于该封装胶体表面形成多个凹槽，并使该接地线路及电源线路形成于该凹槽中且外露出该封装胶体，后续再填充一绝缘层于该凹槽中以覆盖外露的接地线路及电源线路，以避免发生电性短路问题。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (29)

1.一种半导体封装件的制法，包括：

提供一载板且于该载板上形成有多个金属块；

于该载板上覆盖一阻层，并使该阻层形成有开口以外露出该金属块；

于该阻层开口中形成金属层，其中该金属层包括有延伸线路及位于该延伸线路两端的延伸垫及焊垫；

移除该阻层；

将至少一半导体芯片电性连接至该焊垫；

于该载板上形成包覆该半导体芯片的封装胶体；以及

移除该载板及金属块，藉以相对在该封装胶体表面形成有多个凹槽以外露出该金属层。

2.根据权利要求1所述的半导体封装件的制法，其中，该金属块及金属层的制法包括：

提供一金属材料的金属载板，以于该金属载板上覆盖第一阻层，并令该第一阻层形成有多个第一开口；

于该第一开口中电镀形成金属块；

移除该第一阻层；

于该金属载板上覆盖第二阻层，并令该第二阻层形成有第二开口以外露出该金属块及部分金属载板，其中该第二开口宽度小于或等于该金属块宽度；

于该第二阻层开口中电镀形成金属层；以及

移除该第二阻层。

3.根据权利要求1所述的半导体封装件的制法，其中，该焊垫是相对位于该延伸线路的内端，以供与半导体芯片电性连接，该延伸垫是相对位于延伸线路的外端且外露于封装胶体表面，以间隔导电材料而与外界电性连接。

4.根据权利要求1所述的半导体封装件的制法，其中，该金属层材料为金(Au)/钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜(Cu)/金(Au)的其中一者。

5.根据权利要求1所述的半导体封装件的制法，其中，该半导体芯片通过焊线及覆晶的其中一方式电性连接至该焊垫。

6.根据权利要求1所述的半导体封装件的制法，其中，该金属层复包括有作为接载半导体芯片的芯片座，以提供半导体芯片接地及导热功能。

7.根据权利要求1所述的半导体封装件的制法，其中，该半导体芯片于制程中是选择置于该金属层及载板的其中一者。

8.根据权利要求1所述的半导体封装件的制法，复包括于该封装胶体的凹槽中填覆绝缘层，以覆盖该延伸线路且外露出该延伸垫。

9.根据权利要求8所述的半导体封装件的制法，其中，该封装胶体形成有多个凹槽的表面，设置有用以连接该些凹槽的导沟，且于该凹槽及导沟中填覆有绝缘层。

10.根据权利要求1所述的半导体封装件的制法，其中，该金属块复对应形成于延伸垫的位置，以供后续移除载板及金属块后，得使封装胶体于延伸垫位置亦形成有凹槽。

11.根据权利要求1所述的半导体封装件的制法，复形成有接地线路及电源线路，以供半导体芯片通过焊线电性连接至该接地线路及电源线路。

12.根据权利要求11所述的半导体封装件的制法，其中，该接地线路及电源线路的制法包括：

制备一金属材料的载板，并于该金属载板的一表面上覆盖第一阻层，且令该第一阻层形成有多个第一开口，以于该第一开口中电镀形成金属块；

移除该第一阻层，并于该金属载板上覆盖第二阻层，且令该第二阻层形成有多个第二开口以外露出金属块及部分载板；

于该第二开口中电镀形成金属层，该金属层包括有接地线路、电源线路、延伸线路、设于该延伸线路二端的焊垫及延伸垫；以及

移除该第二阻层。

13.根据权利要求11所述的半导体封装件的制法，其中，该接地线路为接地环及接地垫的其中一者，该电源线路为电源环及电源垫的其中一者。

14.根据权利要求11所述的半导体封装件的制法，其中，该接地线路及电源线路外露于该封装胶体凹槽，并于该凹槽中填覆有绝缘层。

15.根据权利要求11所述的半导体封装件的制法，其中，该延伸线路及电源线路外露于封装胶体的凹槽，且于该凹槽中填充有绝缘层，另该接地线路则外露于封装胶体表面。

16.根据权利要求11所述的半导体封装件的制法，其中，该接地线路及电源线路上接置有被动元件。

17.一种半导体封装件，包括：

封装胶体，该封装胶体表面形成有多个凹槽；

延伸线路，形成于该凹槽内，其中该延伸线路的一端设有焊垫，另一端设有延伸垫，且该延伸垫外露出该封装胶体；以及

半导体芯片，内嵌于该封装胶体中且电性连接至该焊垫。

18.根据权利要求17所述的半导体封装件，其中，该焊垫是相对位于该延伸线路的内端，以供与半导体芯片电性连接，该延伸垫是相对位于延伸线路的外端且外露于封装胶体表面，以间隔导电材料而与外界电性连接。

19.根据权利要求17所述的半导体封装件，其中，该金属层材料为金(Au)/钯(Pd)/镍(Ni)/钯(Pd)、金(Au)/镍(Ni)/金(Au)、及金(Au)/铜(Cu)/金(Au)的其中一者。

20.根据权利要求17所述的半导体封装件，其中，该半导体芯片通过焊线及覆晶的其中一方式电性连接至该焊垫。

21.根据权利要求17所述的半导体封装件，其中，该金属层复包括有作为接载半导体芯片的芯片座，以提供半导体芯片接地及导热功能。

22.根据权利要求17所述的半导体封装件，其中，该封装胶体的凹槽中填覆有绝缘层，以覆盖该延伸线路且外露出该延伸垫。

23.根据权利要求22所述的半导体封装件，其中，该封装胶体形成有多个凹槽的表面，设置有用以连接该些凹槽的导沟，且于该凹槽及导沟中填覆有绝缘层。

24.根据权利要求17所述的半导体封装件，其中，该封装胶体于延伸垫位置亦形成有凹槽。

25.根据权利要求17所述的半导体封装件，复包括有接地线路及电源线路，以供半导体芯片通过焊线电性连接至该接地线路及电源线路。

26.根据权利要求25所述的半导体封装件，其中，该接地线路为接地环及接地垫的其中一者，该电源线路为电源环及电源垫的其中一者。

27.根据权利要求25所述的半导体封装件，其中，该接地线路及电源线路外露于该封装胶体凹槽，并于该凹槽中填覆有绝缘层。

28.根据权利要求25所述的半导体封装件，其中，该延伸线路及电源线路外露于封装胶体的凹槽，且于该凹槽中填充有绝缘层，另该接地线路则外露于封装胶体表面。

29.根据权利要求25所述的半导体封装件，其中，该接地线路及电源线路上接置有被动元件。

Images