JP3211532U - リードフレームの予備成形体及びリードフレームパッケージ - Google Patents

リードフレームの予備成形体及びリードフレームパッケージ Download PDF

Info

Publication number
JP3211532U
JP3211532U JP2017002035U JP2017002035U JP3211532U JP 3211532 U JP3211532 U JP 3211532U JP 2017002035 U JP2017002035 U JP 2017002035U JP 2017002035 U JP2017002035 U JP 2017002035U JP 3211532 U JP3211532 U JP 3211532U
Authority
JP
Japan
Prior art keywords
lead frame
conductive
pad
resin layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017002035U
Other languages
English (en)
Inventor
嘉能 ▲黄▼
嘉能 ▲黄▼
Original Assignee
長華科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長華科技股▲ふん▼有限公司 filed Critical 長華科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3211532U publication Critical patent/JP3211532U/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製品信頼性の向上を図るリードフレームの予備成形体及び該リードフレームの予備成形体によるリードフレームパッケージを提供する。【解決手段】ダイパッド３１と導電パッド３２とのそれぞれの頂面及び底面は成形樹脂層４の頂面４１及び底面４２と揃った同一の面状になるよう、リードフレームユニット３同士間の隙間に成形樹脂が満たされダイパッド３１の回りに段差を無くすように成形樹脂層４が形成されている。【選択図】図３

Description

本考案は、リードフレームの予備成形体及び該リードフレーム予備成形体を含むリードフレームパッケージに関し、特には、ボールグリッドアレイ（ＢＧＡ）パッケージのリードフレームの予備成形体及び該リードフレーム予備成形体を含むリードフレームパッケージに関する。
ＢＧＡパッケージとしては、例えば特許文献１（米国特許第８６５２８７９号）に開示されたものが知られている。特許文献１に係る発明は、図１に示されたように、導電性基板１１２は金属で構成され、メッキにより複数のダイパッド１２２とコンタクトパッド１２４とが互いに所定の間隔をあけて基板１１２上に形成されている。ダイ１３２がダイパッド１２２に配置され、ワイヤ１３４を用いてダイ１３２とコンタクトパッド１２４とが電気的に連結される。そして封止材１４２を使ってダイ１３２を覆ってパッケージする。基板１１２を除去してコンタクトパッド１２４同士間の隙間を境にして分割して個々のダイパッケージが得られる。
米国特許第８６５２８７９号明細書
従来のＢＧＡパッケージは、リードが張り出さないので実装面積を縮小できる利点があるが、パッケージ構造の小型化につれて、リードフレームのパッケージ密度が高まっている現状では、ダイ等の構成素子の寸法も更に小さくしなければならない。この現状の中でダイパッド１２２が小さくなった場合、後の製造プロセスにおいて小さくなったダイパッド１２２にダイを安定して載置することができなくなり、ダイがシフト移動され基板１１２及びダイパッド１２２の間の段差により落ちやすく、製品信頼性が低下する問題点がある。
本考案は、製品信頼性の向上を図るリードフレームの予備成形体及び該リードフレームの予備成形体によるリードフレームパッケージを提供することを目的とする。
上記目的を達成するために、本考案は、１つの観点によれば、導電材料から作られた基板と、導電材料で構成され、前記基板の表面に互いに所定の間隔をあけて設けられた複数のリードフレームユニットであって、それぞれは、少なくとも１つのダイパッドと、それぞれ互いに連結されないように前記ダイパッドから所定の間隔をおいて配置された複数の導電パッドとを有し、前記ダイパッドと前記導電パッドとはそれぞれ、前記基板から離れた頂面を有する前記リードフレームユニットと、絶縁高分子材料から構成された成形樹脂層であって、隣接する前記リードフレームユニット間の隙間及び前記ダイパッドと前記導電パッドとの間の隙間を満たすように前記基板の表面に形成され、前記基板から離れた頂面と前記基板に連結された底面とを有し、前記成形樹脂層の頂面は前記ダイパッドの頂面及び前記導電パッドの頂面と揃った同一の面状になっている前記成形樹脂層と、導電材料から構成され、それぞれ対応する前記ダイパッドの頂面に形成されている複数のコンタクトパッドと、を備えているリードフレームの予備成形体を提供する。
また、本考案は、他の観点によれば、絶縁高分子材料から構成され、相反する頂面と底面とを有する成形樹脂層と、導電材料で構成され、前記成形樹脂層の中に前記成形樹脂層によって囲まれるように所定の間隔をあけて嵌設されている複数のリードフレームユニットであって、それぞれは、少なくとも１つのダイパッドと、それぞれ互いに連結されないように前記ダイパッドから所定の間隔をおいて配置された複数の導電パッドとを有し、前記ダイパッドと前記導電パッドとはそれぞれ、相反する頂面と底面とを有し、前記ダイパッドと前記導電パッドとのそれぞれの頂面及び底面は前記成形樹脂層の頂面及び底面と揃った同一の面状になっている前記リードフレームユニットと、導電材料から構成され、前記ダイパッドの頂面に形成されている複数のコンタクトパッドと、前記コンタクトパッドに対応して設けられている複数のダイと、それぞれ前記ダイと前記導電パッドに対応して連結されている複数本の導線と、前記成形樹脂層と同じ又は違う絶縁高分子材料から構成され、前記ダイ、前記導線及び前記成形樹脂層の露出する前記頂面を覆うように設けられている封止樹脂層と、を備えていることを特徴とするリードフレームパッケージをも提供する。
本考案によれば、リードフレームユニット同士間の隙間に成形樹脂が満たされダイパッドの回りに段差を無くすように成形樹脂層が形成されている。これによって後でパッケージされるダイがより安定してダイパッドに載置された状態で封止されることができ、個々に切り出して製品信頼性の向上を図ることができるダイパッケージが得られる。
従来のリードフレームパッケージの一例を製造するプロセスを示すフローである。 本考案に係るリードフレームの予備成形体の実施例を示す平面図である。 図２における線ＩＩＩ−ＩＩＩの断面図である。 リードフレームユニットを示す平面図である。 リードフレームパッケージの予備成形体を概略的に示す断面図である。 リードフレームパッケージを概略的に示す断面図である。
本考案の他の特徴および利点は、添付の図面を参照する以下の実施形態の詳細な説明において明白になるであろう。
以下、添付図面に従って本考案に係るリードフレームの予備成形体の好ましい実施例について説明する。
（実施例）
図２は、本考案に係るリードフレームの予備成形体の実施例を示す平面図、図３は図２における線ＩＩＩ−ＩＩＩの断面図である。図中、符号２００はこの実施例に係るリードフレームの予備成形体を表している。リードフレームの予備成形体２００は、基板２、複数のリードフレームユニット３、成形樹脂層４及び複数のコンタクトパッド５を備えている。なお、このリードフレームの予備成形体２００は、ノンリード型リードフレームＢＧＡパッケージに用いられる。
基板２は、適宜に公知の導電材料例えば銅等の金属、銅合金或いは鉄ニッケル合金等の合金から選ばれた導電材料を使って構成される。
複数のリードフレームユニット３は、導電材料で構成され、基板２の表面２１に互いに所定の間隔をあけて設けられている。具体的には、複数のリードフレームユニット３は、基板２の表面２１に所定の間隔をあけてアレー状に並ぶように配置され、少なくとも１つのダイパッド３１と、それぞれ互いに連結されないようにダイパッド３１の回りに所定の間隔をおいて配置された複数の導電パッド３２とを有する。ダイパッド３１は、基板２から離れた頂面３１１と基板２に連結された底面３１２とを有する。導電パッド３２は、基板２から離れた頂面３２１と基板２に連結された底面３２２とを有する。ダイパッド３１と導電パッド３２とのそれぞれの内部には、複数層の導電層３３が設けられている。なお、導電層３３は後のパッケージ工程に合せてその一部が同じ又は異なるように単一の層又は複数の層に構成される。この例では、ダイパッド３１と複数の導電パッド３２はそれぞれ４層（金／パラジウム／ニッケル／パラジウム）の導電層３３を有する。
成形樹脂層４は、例えばエポキシ樹脂等の絶縁高分子材料から構成され、隣接するリードフレームユニット３間の隙間及びダイパッド３１と導電パッド３２との間の隙間に満たされるように基板２の表面２１に形成されている。この例では、成形樹脂層４は、基板２から離れた頂面４１と基板２に連結された底面４２とを有する。成形樹脂層４の頂面４１はダイパッド３１の頂面３１１及び導電パッド３２の頂面３２１と揃った同一の面状になっている。
コンタクトパッド５は、導電材料から構成され、それぞれ対応するダイパッド３１の頂面３１１に形成され、後の製造プロセスにおいてダイ６（図５、図６参照）と電気的に連結されるように用いられる。
本例では、リードフレームの予備成形体２００は、ノンリード型ＢＧＡパッケージの製造に用いられるものであり、該リードフレーム予備成形体２００におけるリードフレームユニット３は、例えば、互いに連結されない複数のダイパッド３１を有し、複数のダイパッド３１の回りに導電パッド３２が単一の列或いは複数の列に並ぶように配置されてもよい。図４では、基板２に互いに連結されない複数のダイパッド３１が設けられ、複数のダイパッド３１の回りに導電パッド３２が複数の列に並ぶように配置されているリードフレームユニット３が例示されている。
図５に示すように、リードフレームの予備成形体２００にダイ６を実装してパッケージすると、リードフレームパッケージの予備成形体３００を得ることができる。
リードフレームパッケージの予備成形体３００は、図５に示すように、リードフレームの予備成形体２００、複数のダイ６、複数本の導線７及び封止樹脂層８を備えている。この実施例では、リードフレームの予備成形体２００としてはノンリード型ＢＧＡパッケージのリードフレームの製造に用いられる。
ダイ６は、リードフレームユニット３における対応するコンタクトパッド５に載置され、外部と電気的に連結される複数のコネクトパッド（図示せず）を有する。
複数本の導線７は、導電材料から構成され、それぞれダイ６と対応するコンタクトパッド５と連結されている。
封止樹脂層８は、絶縁高分子材料から構成され、複数のダイ６と複数の導線７の配置が終わってからダイ６、導線７及び成形樹脂層４の露出する頂面４１を覆うように設けられている。
なお、封止樹脂層８と成形樹脂層４とは、違う製造プロセスによって形成されたものであるため、封止樹脂層８は、成形樹脂層４と同じ又は違う材料で構成されてもよい。
そして、リードフレームパッケージの予備成形体３００がプリント回路板（図示せず）に電気的に連結されるように配置された後、成形樹脂層４の底面４２、ダイパッド３１の底面３１２及び導電パッド３２の底面３２２を露出させるように基板２を除去する。これによって図６に示されたリードフレームパッケージ３００Ａが得られる。該リードフレームパッケージ３００Ａによって、複数のダイパッド３１と複数の導電パッド３２の露出する底面３１２、３２２がプリント回路板と電気的に連結される。
以上により、リードフレームユニット３同士間の隙間に絶縁高分子樹脂が満たされ、リードフレームユニット３の回りに段差ができないようにダイパッド３１及び導電パッド３２と揃った同一の面状になるように成形樹脂層４が形成されている。これによって従来のダイパッド３１とその回りとの段差で寸法が小さくなったダイパッドにダイを安定して支持することができなくなる問題を解消することができる。また、成形樹脂層４によって導線７を強固に支持することができるので、導線７の形崩れ、断線を回避することができる。
以上、本考案の好ましい実施形態を説明したが、本考案はこれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本考案に係るリードフレームの予備成形体は、リードフレームパッケージの製造に有用である。
２００ リードフレームの予備成形体
３００ リードフレームパッケージの予備成形体
３００Ａ リードフレームパッケージ
２ 基板
３ リードフレームユニット
３１ ダイパッド
３１１ 頂面
３１２ 底面
３２ 導電パッド
３２１ 頂面
３２２ 底面
３３ 導電層
４ 成形樹脂層
４１ 頂面
４２ 底面
５ コンタクトパッド
６ ダイ
７ 導線
８ 封止樹脂層

Claims (7)

  1. 導電材料から作られた基板と、
    導電材料で構成され、前記基板の表面に互いに所定の間隔をあけて設けられた複数のリードフレームユニットであって、それぞれは、少なくとも１つのダイパッドと、それぞれ互いに連結されないように前記ダイパッドから所定の間隔をおいて配置された複数の導電パッドとを有し、前記ダイパッドと前記導電パッドとはそれぞれ、前記基板から離れた頂面を有する前記リードフレームユニットと、
    絶縁高分子材料から構成された成形樹脂層であって、隣接する前記リードフレームユニット間の隙間及び前記ダイパッドと前記導電パッドとの間の隙間を満たすように前記基板の表面に形成され、前記基板から離れた頂面と前記基板に連結された底面とを有し、前記成形樹脂層の頂面は前記ダイパッドの頂面及び前記導電パッドの頂面と揃った同一の面状になっている前記成形樹脂層と、導電材料から構成され、それぞれ対応する前記ダイパッドの頂面に形成されている複数のコンタクトパッドと、
    を備えていることを特徴とするリードフレームの予備成形体。
  2. 前記リードフレームユニットは、互いに連結されないように前記基板に設けられた複数の前記ダイパッドを有することを特徴とする請求項１に記載のリードフレームの予備成形体。
  3. 前記ダイパッドと前記導電パッドはそれぞれ、複数層の導電層を有することを特徴とする請求項１又は２に記載のリードフレームの予備成形体。
  4. 絶縁高分子材料から構成され、相反する頂面と底面とを有する成形樹脂層と、
    導電材料で構成され、前記成形樹脂層の中に前記成形樹脂層によって囲まれるように所定の間隔をあけて嵌設されている複数のリードフレームユニットであって、それぞれは、少なくとも１つのダイパッドと、それぞれ互いに連結されないように前記ダイパッドから所定の間隔をおいて配置された複数の導電パッドとを有し、前記ダイパッドと前記導電パッドとはそれぞれ、相反する頂面と底面とを有し、前記ダイパッドと前記導電パッドとのそれぞれの頂面及び底面は前記成形樹脂層の頂面及び底面と揃った同一の面状になっている前記リードフレームユニットと、
    導電材料から構成され、前記ダイパッドの頂面に形成されている複数のコンタクトパッドと、
    前記コンタクトパッドに対応して設けられている複数のダイと、
    それぞれ前記ダイと前記導電パッドに対応して連結されている複数本の導線と、
    前記成形樹脂層と同じ又は違う絶縁高分子材料から構成され、前記ダイ、前記導線及び前記成形樹脂層の露出する前記頂面を覆うように設けられている封止樹脂層と、
    を備えていることを特徴とするリードフレームパッケージ。
  5. 更に前記成形樹脂層、前記ダイパッド及び前記導電パッドの前記底面と連結されるように前記成形樹脂層、前記ダイパッド及び前記導電パッドを載置している基板を有することを特徴とする請求項４に記載のリードフレームパッケージ。
  6. 前記リードフレームユニットは、互いに連結されないように設けられた複数の前記ダイパッドを有することを特徴とする請求項４又は５に記載のリードフレームパッケージ。
  7. 前記ダイパッドと前記導電パッドはそれぞれ、複数層の導電層を有することを特徴とする請求項４〜６のいずれかの項に記載のリードフレームパッケージ。
JP2017002035U 2017-01-24 2017-05-09 リードフレームの予備成形体及びリードフレームパッケージ Expired - Fee Related JP3211532U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106201265 2017-01-24
TW106201265U TWM541118U (zh) 2017-01-24 2017-01-24 無引腳網格陣列導線架預成形體及導線架封裝結構

Publications (1)

Publication Number Publication Date
JP3211532U true JP3211532U (ja) 2017-07-20

Family

ID=59351455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017002035U Expired - Fee Related JP3211532U (ja) 2017-01-24 2017-05-09 リードフレームの予備成形体及びリードフレームパッケージ

Country Status (4)

Country Link
US (1) US10373886B2 (ja)
JP (1) JP3211532U (ja)
MY (1) MY183590A (ja)
TW (1) TWM541118U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816540B (zh) * 2022-09-06 2023-09-21 立錡科技股份有限公司 封裝結構

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die

Also Published As

Publication number Publication date
US20180211903A1 (en) 2018-07-26
TWM541118U (zh) 2017-05-01
US10373886B2 (en) 2019-08-06
MY183590A (en) 2021-02-27

Similar Documents

Publication Publication Date Title
US8237250B2 (en) Advanced quad flat non-leaded package structure and manufacturing method thereof
US9842792B2 (en) Method of producing a semiconductor package
US8115288B2 (en) Lead frame for semiconductor device
JP5707902B2 (ja) 半導体装置及びその製造方法
US7981796B2 (en) Methods for forming packaged products
US20080160678A1 (en) Method for fabricating semiconductor package
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR200489288Y1 (ko) 리드 프레임 디바이스 및 이 리드 프레임 디바이스를 포함하는 리드 프레임 디바이스 조립체
JP3210520U (ja) リードフレーム予備成形材及びパッケージ構造
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
US10217699B2 (en) Preformed lead frame
JP3211532U (ja) リードフレームの予備成形体及びリードフレームパッケージ
CN108630648A (zh) 半导体装置
CN106158796B (zh) 芯片封装结构及其制作方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US20210098358A1 (en) Semiconductor package
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
CN206480617U (zh) 无引脚网格阵列导线架预成形体及导线架封装结构
US9984980B2 (en) Molded lead frame device
US9252114B2 (en) Semiconductor device grid array package
CN101335215A (zh) 半导体封装件及其制法
CN101150105A (zh) 半导体器件及其制造方法
JP2005057099A (ja) 半導体装置およびその製造方法
CN113823605A (zh) 芯片封装结构及其制作方法
CN108336056A (zh) 用于半导体封装结构的万用转接电路层

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3211532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees