CN113823605A - 芯片封装结构及其制作方法 - Google Patents
芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN113823605A CN113823605A CN202110918343.6A CN202110918343A CN113823605A CN 113823605 A CN113823605 A CN 113823605A CN 202110918343 A CN202110918343 A CN 202110918343A CN 113823605 A CN113823605 A CN 113823605A
- Authority
- CN
- China
- Prior art keywords
- electromagnetic shielding
- chip
- substrate
- packaging
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 20
- 239000004033 plastic Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 238000000608 laser ablation Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及芯片封装技术领域，公开了一种芯片封装结构及其制作方法。本发明的芯片封装结构，包括：基板、芯片、封装体和电磁屏蔽体，芯片呈矩阵布设在基板上，封装体设置在基板上，包覆芯片，且封装体在相邻的芯片之间设有电磁屏蔽通道，电磁屏蔽体盖合在封装体上，且嵌入在电磁屏蔽通道内。本发明的芯片封装结构，电磁屏蔽体盖合在封装体上，且嵌入在电磁屏蔽通道内，填满相邻芯片之间的电磁屏蔽通道，电磁屏蔽体将芯片的四周和顶部全部遮挡，实现封装体内芯片之间的电磁屏蔽，以及芯片与外部电器元件之间的电磁屏蔽，保证芯片在传输信号时信号不会相互干扰。
Description
技术领域
本发明实施例涉及芯片封装技术领域，具体涉及一种芯片封装结构及其制作方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的芯片，然后将切割好的芯片用导电银胶或粘结胶带贴装到相应的基板的小岛上，再利用超细的金属(金银铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路。
芯片封装后，需对芯片电磁屏蔽，防止芯片在传输信号时相互干扰。
目前通过在芯片的四周设置金属柱，使芯片之间相互电磁屏蔽，效果不好，实用性差。
发明内容
本发明的目的在于提供一种芯片封装结构及其制作方法，以解决上述背景技术中的问题。
本发明实施例提供一种芯片封装结构，包括：基板、封装体、电磁屏蔽体和多块芯片；
多块所述芯片呈矩阵布设在所述基板上；
所述封装体设置在所述基板上，所述封装体包覆所述芯片，且所述封装体在相邻的所述芯片之间设有电磁屏蔽通道；
所述电磁屏蔽体盖合在所述封装体上，且嵌入在所述电磁屏蔽通道内，实现对所述芯片的电磁屏蔽。
基于上述方案可知，本发明的芯片封装结构，通过设置基板、封装体、电磁屏蔽体和多块芯片，多块芯片呈矩阵布设在基板上，封装体设置在基板上，封装体包覆芯片，且封装体在相邻的芯片之间设有电磁屏蔽通道，电磁屏蔽体盖合在封装体上，且嵌入在电磁屏蔽通道内。本发明的芯片封装结构，电磁屏蔽体盖合在封装体上，且嵌入在电磁屏蔽通道内，填满相邻芯片之间的电磁屏蔽通道，电磁屏蔽体将芯片的四周和顶部全部遮挡，实现封装体内芯片之间的电磁屏蔽，以及芯片(封装体)与外部电器元件之间的电磁屏蔽，保证芯片在传输信号时信号不会相互干扰。
在一种可行的方案中，所述电磁屏蔽体为金属屏蔽材料。
在一种可行的方案中，所述封装体的材质为环氧树脂。
本发明实施例还提供一种芯片封装结构的制作方法，包括以下步骤：
S1提供基板；
S2芯片贴装在所述基板上；
S3封装所述基板，形成封装体，并形成电磁屏蔽通道；
S4制作电磁屏蔽体，所述电磁屏蔽体盖合在所述封装体上，并填充在所述电磁屏蔽通道内。
在一种可行的方案中，步骤S3中，具体包括以下步骤：
S31封装所述基板，形成封装体；
S32通过激光烧蚀的方式在所述封装体上开槽，形成所述电磁屏蔽通道。
在一种可行的方案中，步骤S3中，所述基板塑封时，通过塑封模具形成所述封装体和所述电磁屏蔽通道。
在一种可行的方案中，步骤S4中，所述电磁屏蔽通道和所述封装体电镀金属屏蔽材料，形成所述电磁屏蔽体。
在一种可行的方案中，步骤S4中，所述电磁屏蔽通道和所述封装体塑封金属屏蔽材料，形成所述电磁屏蔽体。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一中的芯片封装结构的剖视示意图；
图2为本发明实施例二中的制作方法的流程图；
图3为本发明实施例二中的第一状态图；
图4为本发明实施例二中的第二状态图；
图5为本发明实施例二中的塑封模具的示意图；
图6为本发明实施例二中的第三状态图。
图中标号：
1、基板；2、芯片；3、封装体；4、电磁屏蔽体；5、塑封模具。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
如本申请背景技术中的描述，芯片封装后，需对芯片进行电磁屏蔽，防止芯片在传输信号时相互干扰。
本申请的发明人发现，目前是在元器件(芯片)之间用金属柱、或者用填充了金属球的绝缘电磁材料实现元器件间的电磁屏蔽，但金属柱的方法只能实现元器件内部的电磁屏蔽，效果差，而且需多次表面贴装，增加了工序；带有表面绝缘金属球的电磁材料价格昂贵，增加了生产成本，实用性差。
为了解决上述问题，本申请发明人提出了本申请的技术方案，具体实施例如下：
实施例一
图1为本发明实施例一中的芯片封装结构的剖视示意图。
如图1所示，本实施例的芯片封装结构，包括：基板1、芯片2、封装体3和电磁屏蔽体4。
芯片2设有多块，多块芯片2呈矩阵布设在基板1的上表面上，芯片2的引脚与基板1的引脚通过金线键合，使芯片2与基板1之间电性导通。
封装体3设置在基板1的上表面上，封装体3将基板1上的多块芯片2完全包覆，且封装体3在相邻的两块芯片2之间设有电磁屏蔽通道，电磁屏蔽通道在高度方向上贯穿封装体3，电磁屏蔽通道使包裹每块芯片2的封装体3之间相互分隔开来。
电磁屏蔽体4盖合在封装体3上，电磁屏蔽体4将封装体3的四周完全包覆，且电磁屏蔽体4嵌入在封装体3的电磁屏蔽通道内，填满相邻芯片之间的电磁屏蔽通道，即电磁屏蔽体4将芯片2的四周和顶部全部遮挡，实现对芯片2的电磁屏蔽。
通过上述内容不难发现，本实施例的芯片封装结构，通过设置基板、封装体、电磁屏蔽体和多块芯片，多块芯片呈矩阵布设在基板上，封装体设置在基板上，封装体包覆芯片，且封装体在相邻的芯片之间设有电磁屏蔽通道，电磁屏蔽体盖合在封装体上，且嵌入在电磁屏蔽通道内。本实施例的芯片封装结构，电磁屏蔽体盖合在封装体上，且嵌入在电磁屏蔽通道内，填满相邻芯片之间的电磁屏蔽通道，电磁屏蔽体将芯片的四周和顶部全部遮挡，实现封装体内芯片之间的电磁屏蔽，以及芯片(封装体)与外部电器元件之间的电磁屏蔽，保证芯片在传输信号时信号不会相互干扰。
可选的，本实施例中的芯片封装结构，电磁屏蔽体4为高导电的金属屏蔽材料，如铜材。
可选的，本实施例中的芯片封装结构，封装体3的材质为环氧树脂。
环氧树脂具有优良的物理机械、电绝缘性能、以及与各种材料的粘结性能等特性，适用于对芯片的塑封。
实施例二
图2为本发明实施例二中的制作方法的流程图，图3为本发明实施例二中的第一状态图，图4为本发明实施例二中的第二状态图，图5为本发明实施例二中的塑封模具的示意图，图6为本发明实施例二中的第三状态图。
如图2至图6所示，本实施例的芯片封装结构的制作方法，包括以下步骤：
S1提供基板。
S2芯片贴装在所述基板上。
具体的说，将多块芯片2按照工艺要求贴装在基板1的上表面上，多块芯片2在基板1上呈矩阵布设，形成如图3所示状态的基板。
S3封装所述基板，形成封装体，并形成电磁屏蔽通道。
具体的说，采用环氧树脂对贴装芯片后的基板封装，在基板1上形成封装体3，封装体3将芯片2完全包裹，且使封装体3在相邻的两块芯片之间形成电磁屏蔽通道，使得每块芯片外侧的封装体相互分隔，形成如图6所示状态的基板。
S4制作电磁屏蔽体，所述电磁屏蔽体盖合在所述封装体上，并填充在所述电磁屏蔽通道内。
具体的说，在封装体3的外侧和封装体3的电磁屏蔽通道内形成电磁屏蔽体4，电磁屏蔽体4将芯片的四周和顶部完全遮挡，实现对芯片的电磁屏蔽，形成如图1所示的芯片封装结构。
可选的，本实施例中的芯片封装结构的制作方法，步骤S3中，具体包括以下步骤：
S31封装基板，形成封装体。
具体的说，采用环氧树脂对贴装芯片后的基板封装，在基板1上形成封装体3，封装体3将芯片完全包裹，形成如图4所示状态的基板。
S32采用激光烧蚀的方式在封装体上开槽，形成电磁屏蔽通道。
具体的说，形成的封装体将芯片包覆后，通过激光烧蚀的方式在相邻的芯片与芯片之间的封装体上开槽，在相邻的芯片之间形成电磁屏蔽通道，形成如图6所示状态的基板。
可选的，本实施例中的芯片封装结构的制作方法，步骤S3中，所述基板塑封时，通过塑封模具形成所述封装体和所述电磁屏蔽通道。
如图5所示，塑封模具5的底部设有凸块，塑封模具5的凸块的形状尺寸与电磁屏蔽通道的形状尺寸对应。
对贴装芯片后的基板封装前，将塑封模具5固定，塑封模具5的凸块使相邻的芯片相互隔离。采用环氧树脂进行塑封，使环氧树脂填满塑封模具5与基板1之间的空隙，塑封完成后移除塑封模具5，即在基板上形成封装体和电磁屏蔽通道，形成如图6所示状态的基板。
可选的，本实施例中的芯片封装结构的制作方法，步骤S4中，所述电磁屏蔽通道和所述封装体电镀金属屏蔽材料，形成所述电磁屏蔽体。
具体的说，采用电镀的方法在封装体的外侧和电磁屏蔽通道内镀金属屏蔽材料(如镀铜)，在封装体的外侧和电磁屏蔽通道内形成电磁屏蔽体，形成如图1所示状态的芯片封装结构。
可选的，本实施例中的芯片封装结构的制作方法，步骤S4中，所述电磁屏蔽通道和所述封装体塑封金属屏蔽材料，形成所述电磁屏蔽体。
具体的说，采用塑封的方法在封装体的外侧和电磁屏蔽通道内填充金属屏蔽材料(如铜)，在封装体的外侧和电磁屏蔽通道内形成电磁屏蔽体，形成如图1所示状态的芯片封装结构。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。
而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种芯片封装结构，其特征在于，包括：基板、封装体、电磁屏蔽体和多块芯片；
多块所述芯片呈矩阵布设在所述基板上；
所述封装体设置在所述基板上，所述封装体包覆所述芯片，且所述封装体在相邻的所述芯片之间设有电磁屏蔽通道；
所述电磁屏蔽体盖合在所述封装体上，且嵌入在所述电磁屏蔽通道内，实现对所述芯片的电磁屏蔽。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述电磁屏蔽体为金属屏蔽材料。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述封装体的材质为环氧树脂。
4.一种芯片封装结构的制作方法，其特征在于，包括以下步骤：
S1提供基板；
S2芯片贴装在所述基板上；
S3封装所述基板，形成封装体，并形成电磁屏蔽通道；
S4制作电磁屏蔽体，所述电磁屏蔽体盖合在所述封装体上，并填充在所述电磁屏蔽通道内。
5.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，步骤S3中，具体包括以下步骤：
S31封装所述基板，形成封装体；
S32通过激光烧蚀的方式在所述封装体上开槽，形成所述电磁屏蔽通道。
6.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，步骤S3中，所述基板塑封时，通过塑封模具形成所述封装体和所述电磁屏蔽通道。
7.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，步骤S4中，所述电磁屏蔽通道和所述封装体电镀金属屏蔽材料，形成所述电磁屏蔽体。
8.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，步骤S4中，所述电磁屏蔽通道和所述封装体塑封金属屏蔽材料，形成所述电磁屏蔽体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110918343.6A CN113823605A (zh) | 2021-08-11 | 2021-08-11 | 芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110918343.6A CN113823605A (zh) | 2021-08-11 | 2021-08-11 | 芯片封装结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113823605A true CN113823605A (zh) | 2021-12-21 |
Family
ID=78913077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110918343.6A Pending CN113823605A (zh) | 2021-08-11 | 2021-08-11 | 芯片封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113823605A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180021336A (ko) * | 2016-08-19 | 2018-03-02 | 에스케이하이닉스 주식회사 | 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법 |
| US20180197821A1 (en) * | 2017-01-12 | 2018-07-12 | Amkor Technology, Inc. | Semiconductor Package With EMI Shield and Fabricating Method Thereof |
| CN111739885A (zh) * | 2020-05-18 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
| US20210143073A1 (en) * | 2019-11-12 | 2021-05-13 | Micron Technology, Inc. | Semiconductor devices with package-level compartmental shielding and associated systems and methods |
| CN112908867A (zh) * | 2021-01-18 | 2021-06-04 | 上海先方半导体有限公司 | 2.5d封装结构及其制作方法 |
-
2021
- 2021-08-11 CN CN202110918343.6A patent/CN113823605A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180021336A (ko) * | 2016-08-19 | 2018-03-02 | 에스케이하이닉스 주식회사 | 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법 |
| US20180197821A1 (en) * | 2017-01-12 | 2018-07-12 | Amkor Technology, Inc. | Semiconductor Package With EMI Shield and Fabricating Method Thereof |
| US20210143073A1 (en) * | 2019-11-12 | 2021-05-13 | Micron Technology, Inc. | Semiconductor devices with package-level compartmental shielding and associated systems and methods |
| CN111739885A (zh) * | 2020-05-18 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
| CN112908867A (zh) * | 2021-01-18 | 2021-06-04 | 上海先方半导体有限公司 | 2.5d封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276553B2 (en) | Chip package structure and manufacturing method thereof | |
| US7851894B1 (en) | System and method for shielding of package on package (PoP) assemblies | |
| US9129980B2 (en) | Package 3D interconnection and method of making same | |
| US9064781B2 (en) | Package 3D interconnection and method of making same | |
| US8269320B2 (en) | Integrated circuit package system for electromagnetic isolation and method for manufacturing thereof | |
| US9305868B2 (en) | Manufacturing method of forming an etch-back type semiconductor package with locking anchorages | |
| US8237250B2 (en) | Advanced quad flat non-leaded package structure and manufacturing method thereof | |
| US20100258934A1 (en) | Advanced quad flat non-leaded package structure and manufacturing method thereof | |
| CN106711094A (zh) | 半导体封装件及其制造方法 | |
| US9564387B2 (en) | Semiconductor package having routing traces therein | |
| TWI520240B (zh) | 功率型晶片上引線之球柵陣列封裝 | |
| US11764163B2 (en) | Semiconductor encapsulation structure and encapsulation method | |
| US7078794B2 (en) | Chip package and process for forming the same | |
| US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
| WO2010105157A2 (en) | Microelectronic assembly with impedance controlled wirebond and conductive reference element | |
| US20150332991A1 (en) | Method of forming a thin substrate chip scale package device and structure | |
| CN112385024B (zh) | 扇出封装方法及扇出封装板 | |
| US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
| US11139233B2 (en) | Cavity wall structure for semiconductor packaging | |
| CN112234048A (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| US10777536B2 (en) | Semiconductor package with air cavity | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
| CN113823605A (zh) | 芯片封装结构及其制作方法 | |
| JP3211532U (ja) | リードフレームの予備成形体及びリードフレームパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799 Applicant after: ChipMOS Technologies (Shanghai) Co.,Ltd. Address before: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799 Applicant before: UNIMOS MICROELECTRONICS(SHANGHAI) Ltd. |
|
| CB02 | Change of applicant information |