CN112908867A - 2.5d封装结构及其制作方法 - Google Patents

2.5d封装结构及其制作方法 Download PDF

Info

Publication number
CN112908867A
CN112908867A CN202110061966.6A CN202110061966A CN112908867A CN 112908867 A CN112908867 A CN 112908867A CN 202110061966 A CN202110061966 A CN 202110061966A CN 112908867 A CN112908867 A CN 112908867A
Authority
CN
China
Prior art keywords
layer
adapter plate
silicon
forming
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110061966.6A
Other languages
English (en)
Inventor
刘军
曹立强
徐成
孙鹏
耿菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202110061966.6A priority Critical patent/CN112908867A/zh
Publication of CN112908867A publication Critical patent/CN112908867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种2.5D封装结构及其制作方法，包括：制备硅转接板，在所述硅转接板的正面形成第一电性引出结构；通过第一电性引出结构进行晶圆级倒装贴片；在所述硅转接板的正面进行晶圆塑封工艺，形成塑封层；减薄塑封层，以使所述硅转接板厚度均匀；在对应的晶圆切割道位置切割所述塑封层，直到暴露出所述硅转接板的正面为止；通过金属溅射工艺或电镀工艺，在塑封层的表面形成电磁屏蔽层；通过临时键合工艺，在硅转接板的背面形成第二电性引出结构；切割所述硅转接板形成多个芯片封装体；将所述芯片封装体通过第二电性引出结构附连至基板。

Description

2.5D封装结构及其制作方法
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种2.5D封装结构及其制作方法。
背景技术
在树脂型晶圆级扇出集成封装中，翘曲一直以来都是阻碍其发展的重要问题之一。重构圆片塑封后，由于芯片硅基与树脂材料CTE(coefficient of thermal expansion，热膨胀系数)相差较大，必然会产生一定翘曲。重构圆片翘曲的主要影响有两方面：一是对套刻精度的影响，圆片翘曲后，各I/O位置发生了事实上的偏移，这导致无法同时对准；二是圆片的翘曲导致圆片无法进行全自动机台的自动传片、上下料作业，因为翘曲的圆片非常容易被机械手臂叉碎，无法自动作业对于产业化来说是很致命的。
现有技术中将硅基扇出与塑封技术结合在一起实现了多芯片的三维晶圆级扇出，但是当再布线层数或塑封厚度较大时会产生较大的翘曲，增加流片难度。因此，如何解决树脂型圆片的翘曲问题是树脂型晶圆级扇出集成封装技术进一步向前发展的关键。
现有的2.5D封装主要是基于CoWoS工艺，CoWoS工艺主要有两种方案，其中之一是先完成转接板的制作，再进行贴片封装等工艺，该方案中需要用到多次的键合和拆键合制程，增加了键合胶残留，减少了良率；另外一种方案是完成转接板正面工艺后进行贴片、封装等工艺，完成后再减半进行转接板背面工艺，该方案中需要克服的是塑封料和硅的膨胀系数不匹配的问题，很容易出现翘曲问题，引起制程缺陷和良率损失。
发明内容
本发明的目的在于提供一种2.5D封装结构及其制作方法，以解决现有的塑封料和硅的膨胀系数不匹配出现翘曲的问题。
为解决上述技术问题，本发明提供一种2.5D封装结构及其制作方法，包括：
制备硅转接板，在所述硅转接板的正面形成第一电性引出结构；
通过第一电性引出结构进行晶圆级倒装贴片；
在所述硅转接板的正面进行晶圆塑封工艺，形成塑封层；
减薄塑封层，以使所述硅转接板厚度均匀；
在对应的晶圆切割道位置切割所述塑封层，直到暴露出所述硅转接板的正面为止；
通过金属溅射工艺或电镀工艺，在塑封层的表面形成电磁屏蔽层；
通过临时键合工艺，在硅转接板的背面形成第二电性引出结构；
切割所述硅转接板形成多个芯片封装体；
将所述芯片封装体通过第二电性引出结构附连至基板。
可选的，在所述的2.5D封装结构的制作方法中，所述制备硅转接板包括：
在硅片上通过机械钻孔或激光刻蚀的方式制作TSV通孔，所述TSV通孔的深度为80um～120um；
在TSV通孔中依次形成TSV绝缘层及TSV阻挡层；
在TSV通孔内及硅片表面，通过化学沉积或溅射形成种子层，电镀铜填充TSV通孔。
可选的，在所述的2.5D封装结构的制作方法中，所述硅转接板的正面包括第一重新布线层，第一重新布线层的制作方法包括：
采用化学气相沉积工艺或物理气相沉积工艺于所述硅转接板上形成多个介质层，并对所述介质层进行图形化；
采用溅射工艺、物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层；
所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
可选的，在所述的2.5D封装结构的制作方法中，在所述第一重新布线层上进行贴片和底填工艺，形成底部填充层；
所述底部填充层的材料包括复合树脂材料；所述第一电性引出结构包括锡焊料、银焊料及金锡合金焊料中的一种。
可选的，在所述的2.5D封装结构的制作方法中，所述塑封层包裹并覆盖芯片及硅转接板，所述塑封层的顶面与芯片的顶面的距离为100um～200um。
可选的，在所述的2.5D封装结构的制作方法中，所述电磁屏蔽层为三明治结构，包括金属种子层、中间屏蔽层与最外抗腐蚀层；
所述金属种子层的材料为不锈钢或钛，所述金属种子层与塑封层相接触；
所述中间屏蔽层的材料为铜；
所述最外抗腐蚀层的材料为不锈钢。
可选的，在所述的2.5D封装结构的制作方法中，通过临时键合工艺，在硅转接板的背面形成第二电性引出结构包括：
通过临时键合方式，将硅转接板键合在玻璃载片上，所述玻璃载片的热膨胀系数与塑封层的热膨胀系数相匹配；
硅转接板的背面进行减薄，以使TSV通孔露头；
通过电镀工艺形成第二电性引出结构；
去除所述玻璃载片。
可选的，在所述的2.5D封装结构的制作方法中，所述硅转接板的背面包括第二重新布线层，第二重新布线层的制作方法包括：
采用化学气相沉积工艺或物理气相沉积工艺于所述硅转接板上形成多个介质层，并对所述介质层进行图形化；
采用溅射工艺、物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层；
所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
本发明还提供一种2.5D封装结构，包括：
硅转接板，所述硅转接板的正面具有第一电性引出结构；
芯片，通过第一电性引出结构倒装贴装在硅转接板的正面；
塑封层，被布置在所述硅转接板的正面，包裹并覆盖所述芯片及所述硅转接板的正面；
电磁屏蔽层，覆盖塑封层的表面并延伸至塑封层的侧面；
基板，通过第二电性引出结构附连至硅转接板的背面。
在本发明提供的2.5D封装结构及其制作方法中，通过在对应的晶圆切割道位置切割所述塑封层，直到暴露出所述硅转接板的正面为止，实现了塑封制程后增加了切割制程，形成半切沟槽，可以有效的释放塑封层和硅转接板CTE不匹配的应力，减少整体的晶圆翘曲；通过金属溅射工艺或电镀工艺，在塑封层的表面形成电磁屏蔽层；实现了再通过溅射的方式在芯片封装体的侧壁及正面形成金属的电磁屏蔽层，提高了芯片封装体的良率。
本发明提出了一种新型的基于硅转接板的2.5D封装结构，在现有的CoWoS结构基础上减少了晶圆翘曲并提供金属的电磁屏蔽层。通过晶圆塑封后，将整面塑封分割成分立的单元，降低塑封厚度晶圆翘曲，有利于后续的键合及背面工艺，增加产品的作业性，提升良率。
附图说明
图1是本发明一实施例2.5D封装结构的制作方法制备硅转接板示意图；
图2是本发明一实施例2.5D封装结构的制作方法芯片附连示意图；
图3是本发明一实施例2.5D封装结构的制作方法制备塑封层示意图；
图4是本发明一实施例2.5D封装结构的制作方法第一次半切割示意图；
图5是本发明一实施例2.5D封装结构的制作方法制备电磁屏蔽层示意图；
图6是本发明一实施例2.5D封装结构的制作方法制备第二电性引出结构示意图；
图7是本发明一实施例2.5D封装结构的制作方法第二次切割形成芯片封装体示意图；
图8是本发明一实施例2.5D封装结构的制作方法芯片封装体附连示意图；
图中所示：101-硅转接板；102-第一电性引出结构/第一重新布线层；103-芯片；104-塑封层；105-刀片；106-电磁屏蔽层；107-第二电性引出结构；108-芯片封装体；109-基板；110-TSV通孔；111-玻璃载片；112-第二重新布线层；113-底部填充层。
具体实施方式
以下结合附图和具体实施例对本发明提出的2.5D封装结构及其制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
本发明的核心思想在于提供一种2.5D封装结构及其制作方法，以解决现有的塑封料和硅的膨胀系数不匹配出现翘曲的问题。
为实现上述思想，本发明提供了一种2.5D封装结构及其制作方法，包括：制备硅转接板，在所述硅转接板的正面形成第一电性引出结构；通过第一电性引出结构进行晶圆级倒装贴片；在所述硅转接板的正面进行晶圆塑封工艺，形成塑封层；减薄塑封层，以使所述硅转接板厚度均匀；在对应的晶圆切割道位置切割所述塑封层，直到暴露出所述硅转接板的正面为止；通过金属溅射工艺或电镀工艺，在塑封层的表面形成电磁屏蔽层；通过临时键合工艺，在硅转接板的背面形成第二电性引出结构；切割所述硅转接板形成多个芯片封装体；将所述芯片封装体通过第二电性引出结构附连至基板。
本实施例提供一种2.5D封装结构及其制作方法，包括：如图1所示，制备硅转接板101，在所述硅转接板101的正面形成第一电性引出结构102(可以是焊点、焊盘或凸点，也可以是第一重新布线层)；如图2所示，通过第一电性引出结构102进行晶圆级倒装贴片，芯片103附连至第一电性引出结构102；如图3所示，在所述硅转接板101的正面进行晶圆塑封工艺，形成塑封层104；如图4所示，减薄塑封层104，以使所述硅转接板101厚度均匀；在对应的晶圆切割道位置切割所述塑封层104，直到暴露出所述硅转接板101的正面为止；如图5所示，通过金属溅射工艺或电镀工艺，在塑封层104的表面形成电磁屏蔽层106；如图6所示，通过临时键合工艺，在硅转接板101的背面形成第二电性引出结构107(可以是焊点、焊盘或凸点，也可以是第二重新布线层112)；如图7所示，切割所述硅转接板101形成多个芯片封装体108；如图8所示，将所述芯片封装体108通过第二电性引出结构107附连至基板109。
在本发明的一个实施例中，在所述的2.5D封装结构的制作方法中，所述制备硅转接板101包括：如图1所示，在硅片上通过机械钻孔或激光刻蚀的方式制作TSV通孔110，所述TSV通孔110的深度为80um～120um；在TSV通孔110中依次形成TSV绝缘层及TSV阻挡层；在TSV通孔110内及硅片表面，通过化学沉积或溅射形成种子层，电镀铜填充TSV通孔110，完成转接板的正面工艺。
在本发明的一个实施例中，在所述的2.5D封装结构的制作方法中，如图1所示，所述硅转接板101的正面包括第一重新布线层102，第一重新布线层102的制作方法包括：采用化学气相沉积工艺或物理气相沉积工艺于所述硅转接板101上形成多个介质层，并对所述介质层进行图形化；采用溅射工艺、物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层；所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
在本发明的一个实施例中，在所述的2.5D封装结构的制作方法中，如图2所示，在完成正面布线的硅片上，即在所述第一重新布线层102、焊盘、焊点或凸点上进行贴片和底填工艺，形成底部填充层113；所述底部填充层113的材料包括复合树脂材料；所述第一电性引出结构102包括锡焊料、银焊料及金锡合金焊料中的一种。
在本发明的一个实施例中，在所述的2.5D封装结构的制作方法中，如图3所示，所述塑封层104包裹并覆盖芯片103及硅转接板101，所述塑封层104的顶面与芯片103的顶面的距离为100um～200um。因塑封层104的热膨胀系数比硅转接板101的热膨胀系数大，在塑封之后产品整体会呈现‘笑脸’翘曲；如图4所示，将塑封晶圆进行塑封减薄，使芯片103露出并使晶圆厚度均匀，再通过刀片105切割的方式将塑封层104按照切割道切割出沟槽，沟槽的出现会分散晶圆整体的应力，使得整体翘曲变小。
在本发明的一个实施例中，在所述的2.5D封装结构的制作方法中，如图5所示，所述电磁屏蔽层106为三明治结构，包括金属种子层、中间屏蔽层与最外抗腐蚀层；所述金属种子层的材料为不锈钢或钛，所述金属种子层与塑封层104相接触；所述中间屏蔽层的材料为铜等屏蔽效果较好的金属；所述最外抗腐蚀层的材料为不锈钢，提升其抗腐蚀能力。
在本发明的一个实施例中，在所述的2.5D封装结构的制作方法中，如图6所示，通过临时键合工艺，在硅转接板101的背面形成第二电性引出结构107包括：通过临时键合方式，将硅转接板101(电磁屏蔽层106一侧)键合在玻璃载片111上，所述玻璃载片111的热膨胀系数与塑封层104的热膨胀系数相匹配；硅转接板101的背面进行减薄，以使TSV通孔110露头；通过电镀工艺形成第二电性引出结构107；去除所述玻璃载片111。
在本发明的一个实施例中，在所述的2.5D封装结构的制作方法中，所述硅转接板101的背面包括第二重新布线层112，第二重新布线层112的制作方法包括：采用化学气相沉积工艺或物理气相沉积工艺于所述硅转接板101上形成多个介质层，并对所述介质层进行图形化；采用溅射工艺、物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层；所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
如图7所示，最后完成键合片的拆分，通过切割的方式将产品分割层单颗产品。如图8所示，通过组装的方式将产品组装在基板109上，完成整体产品的组装。
本实施例还提供一种2.5D封装结构，如图8所示，包括：硅转接板101，所述硅转接板101的正面具有第一电性引出结构102；芯片103，通过第一电性引出结构102倒装贴装在硅转接板101的正面；塑封层104，被布置在所述硅转接板101的正面，包裹并覆盖所述芯片103及所述硅转接板101的正面；电磁屏蔽层106，覆盖塑封层104的表面并延伸至塑封层104的侧面；基板109，通过第二电性引出结构107附连至硅转接板101的背面。
在本发明提供的2.5D封装结构及其制作方法中，通过在对应的晶圆切割道位置切割所述塑封层104，直到暴露出所述硅转接板101的正面为止，实现了塑封制程后增加了切割制程，形成半切沟槽，可以有效的释放塑封层104和硅转接板101热膨胀系数不匹配的应力，减少整体的晶圆翘曲；通过金属溅射工艺或电镀工艺，在塑封层104的表面形成电磁屏蔽层106；实现了再通过溅射的方式在芯片封装体108的侧壁及正面形成金属的电磁屏蔽层106，提高了芯片封装体108的良率。
本发明提出了一种新型的基于硅转接板101的2.5D封装结构，在现有的CoWoS结构基础上减少了晶圆翘曲并提供金属的电磁屏蔽层106。通过晶圆塑封后，将整面塑封分割成分立的单元，降低塑封厚度晶圆翘曲，有利于后续的键合及背面工艺，增加产品的作业性，提升良率。
综上，上述实施例对2.5D封装结构及其制作方法的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种2.5D封装结构的制作方法，其特征在于，包括：
制备硅转接板，在所述硅转接板的正面形成第一电性引出结构；
通过第一电性引出结构进行晶圆级倒装贴片；
在所述硅转接板的正面进行晶圆塑封工艺，形成塑封层；
减薄塑封层，以使所述硅转接板厚度均匀；
在对应的晶圆切割道位置切割所述塑封层，直到暴露出所述硅转接板的正面为止；
通过金属溅射工艺或电镀工艺，在塑封层的表面形成电磁屏蔽层；
通过临时键合工艺，在硅转接板的背面形成第二电性引出结构；
切割所述硅转接板形成多个芯片封装体；
将所述芯片封装体通过第二电性引出结构附连至基板。
2.如权利要求1所述的2.5D封装结构的制作方法，其特征在于，所述制备硅转接板包括：
在硅片上通过机械钻孔或激光刻蚀的方式制作TSV通孔，所述TSV通孔的深度为80um～120um；
在TSV通孔中依次形成TSV绝缘层及TSV阻挡层；
在TSV通孔内及硅片表面，通过化学沉积或溅射形成种子层，电镀铜填充TSV通孔。
3.如权利要求1所述的2.5D封装结构的制作方法，其特征在于，所述硅转接板的正面包括第一重新布线层，第一重新布线层的制作方法包括：
采用化学气相沉积工艺或物理气相沉积工艺于所述硅转接板上形成多个介质层，并对所述介质层进行图形化；
采用溅射工艺、物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层；
所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
4.如权利要求3所述的2.5D封装结构的制作方法，其特征在于，在所述第一重新布线层上进行贴片和底填工艺，形成底部填充层；
所述底部填充层的材料包括复合树脂材料；所述第一电性引出结构包括锡焊料、银焊料及金锡合金焊料中的一种。
5.如权利要求1所述的2.5D封装结构的制作方法，其特征在于，
所述塑封层包裹并覆盖芯片及硅转接板，所述塑封层的顶面与芯片的顶面的距离为100um～200um。
6.如权利要求1所述的2.5D封装结构的制作方法，其特征在于，
所述电磁屏蔽层为三明治结构，包括金属种子层、中间屏蔽层与最外抗腐蚀层；
所述金属种子层的材料为不锈钢或钛，所述金属种子层与塑封层相接触；
所述中间屏蔽层的材料为铜；
所述最外抗腐蚀层的材料为不锈钢。
7.如权利要求2所述的2.5D封装结构的制作方法，其特征在于，通过临时键合工艺，在硅转接板的背面形成第二电性引出结构包括：
通过临时键合方式，将硅转接板键合在玻璃载片上，所述玻璃载片的热膨胀系数与塑封层的热膨胀系数相匹配；
硅转接板的背面进行减薄，以使TSV通孔露头；
通过电镀工艺形成第二电性引出结构；
去除所述玻璃载片。
8.如权利要求1所述的2.5D封装结构的制作方法，其特征在于，所述硅转接板的背面包括第二重新布线层，第二重新布线层的制作方法包括：
采用化学气相沉积工艺或物理气相沉积工艺于所述硅转接板上形成多个介质层，并对所述介质层进行图形化；
采用溅射工艺、物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层；
所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
9.一种2.5D封装结构，其特征在于，包括：
硅转接板，所述硅转接板的正面具有第一电性引出结构；
芯片，通过第一电性引出结构倒装贴装在硅转接板的正面；
塑封层，被布置在所述硅转接板的正面，包裹并覆盖所述芯片及所述硅转接板的正面；
电磁屏蔽层，覆盖塑封层的表面并延伸至塑封层的侧面；
基板，通过第二电性引出结构附连至硅转接板的背面。
CN202110061966.6A 2021-01-18 2021-01-18 2.5d封装结构及其制作方法 Pending CN112908867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110061966.6A CN112908867A (zh) 2021-01-18 2021-01-18 2.5d封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110061966.6A CN112908867A (zh) 2021-01-18 2021-01-18 2.5d封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN112908867A true CN112908867A (zh) 2021-06-04

Family

ID=76114684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110061966.6A Pending CN112908867A (zh) 2021-01-18 2021-01-18 2.5d封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112908867A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823605A (zh) * 2021-08-11 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片封装结构及其制作方法
CN114724967A (zh) * 2022-06-08 2022-07-08 江苏芯德半导体科技有限公司 一种具有tsv的异构芯片封装结构的封装方法
CN115167040A (zh) * 2022-07-22 2022-10-11 吉林省钜鸿智能技术有限公司 一种lcos液晶显示屏的封装工艺
CN117672876A (zh) * 2024-01-31 2024-03-08 浙江禾芯集成电路有限公司 一种硅通孔型转接板的芯片封装结构的成形工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068444A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Open Cavity in TSV Interposer to Contain Semiconductor Die in WLCSMP
US20120228749A1 (en) * 2011-03-08 2012-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to tsv interposer
US20130082364A1 (en) * 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Package AND METHOD FOR MAKING SAME
US20150171024A1 (en) * 2013-12-17 2015-06-18 Stats Chippac, Ltd. Semiconductor Device and Method of Reducing Warpage Using a Silicon to Encapsulant Ratio
US20190057929A1 (en) * 2017-07-18 2019-02-21 Skyworks Solutions, Inc. Through-mold openings for dual-sided packaged modules with ball grid arrays
KR20200026610A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 우수한 열 방출 특성 및 전자기 차폐 특성을 갖는 반도체 패키지
CN111900095A (zh) * 2020-08-12 2020-11-06 上海先方半导体有限公司 一种多芯片集成封装方法及封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068444A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Open Cavity in TSV Interposer to Contain Semiconductor Die in WLCSMP
US20120228749A1 (en) * 2011-03-08 2012-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to tsv interposer
US20130082364A1 (en) * 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Package AND METHOD FOR MAKING SAME
US20150171024A1 (en) * 2013-12-17 2015-06-18 Stats Chippac, Ltd. Semiconductor Device and Method of Reducing Warpage Using a Silicon to Encapsulant Ratio
US20190057929A1 (en) * 2017-07-18 2019-02-21 Skyworks Solutions, Inc. Through-mold openings for dual-sided packaged modules with ball grid arrays
KR20200026610A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 우수한 열 방출 특성 및 전자기 차폐 특성을 갖는 반도체 패키지
CN111900095A (zh) * 2020-08-12 2020-11-06 上海先方半导体有限公司 一种多芯片集成封装方法及封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823605A (zh) * 2021-08-11 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片封装结构及其制作方法
CN114724967A (zh) * 2022-06-08 2022-07-08 江苏芯德半导体科技有限公司 一种具有tsv的异构芯片封装结构的封装方法
CN115167040A (zh) * 2022-07-22 2022-10-11 吉林省钜鸿智能技术有限公司 一种lcos液晶显示屏的封装工艺
CN115167040B (zh) * 2022-07-22 2023-08-25 吉林省钜鸿智能技术有限公司 一种lcos液晶显示屏的封装工艺
CN117672876A (zh) * 2024-01-31 2024-03-08 浙江禾芯集成电路有限公司 一种硅通孔型转接板的芯片封装结构的成形工艺
CN117672876B (zh) * 2024-01-31 2024-06-04 浙江禾芯集成电路有限公司 一种硅通孔型转接板的芯片封装结构的成形工艺

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
CN112908867A (zh) 2.5d封装结构及其制作方法
TWI576927B (zh) 半導體裝置及其製造方法
US9418970B2 (en) Redistribution layers for microfeature workpieces, and associated systems and methods
TWI751944B (zh) 晶片封裝結構
US20180182727A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
CN109937476B (zh) 晶片级封装和方法
CN103715166B (zh) 用于部件封装件的装置和方法
JP4413452B2 (ja) 半導体装置およびその製造方法
US20110285006A1 (en) Semiconductor Package and Method for Making the Same
CN107180814A (zh) 电子装置
CN101211874A (zh) 超薄芯片尺寸封装结构及其方法
CN101261984A (zh) 半导体组件封装结构及其方法
US20170186711A1 (en) Structure and method of fan-out stacked packages
US20100148340A1 (en) Semiconductor device and method of manufacturing the same
US8017503B2 (en) Manufacturing method of semiconductor package
US20110180930A1 (en) Wiring board, manufacturing method of the wiring board, and semiconductor package
US7906833B2 (en) Semiconductor device and manufacturing method thereof
US20230343713A1 (en) Interconnection between chips by bridge chip
CN114334672A (zh) 一种扇出型封装结构及封装方法
CN113035830A (zh) 半导体结构及其制造方法
CN117116776B (zh) 扇出型封装结构及其制作方法和电子设备
CN111668116A (zh) 半导体封装方法
WO2023120196A1 (ja) 半導体装置
CN110911291B (zh) 一种树脂型晶圆级扇出集成封装方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210604