CN102522391A - 一种具有接地环的e/LQFP堆叠封装件及其生产方法 - Google Patents

一种具有接地环的e/LQFP堆叠封装件及其生产方法 Download PDF

Info

Publication number
CN102522391A
CN102522391A CN2011104550435A CN201110455043A CN102522391A CN 102522391 A CN102522391 A CN 102522391A CN 2011104550435 A CN2011104550435 A CN 2011104550435A CN 201110455043 A CN201110455043 A CN 201110455043A CN 102522391 A CN102522391 A CN 102522391A
Authority
CN
China
Prior art keywords
chip
carrier
ground loop
baking
adopt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104550435A
Other languages
English (en)
Other versions
CN102522391B (zh
Inventor
李习周
慕蔚
郭小伟
李存满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201110455043.5A priority Critical patent/CN102522391B/zh
Publication of CN102522391A publication Critical patent/CN102522391A/zh
Application granted granted Critical
Publication of CN102522391B publication Critical patent/CN102522391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)

Abstract

本发明公开了一种具有接地环的e/LQFP堆叠封装件及其生产方法，载体上堆叠粘贴有两块IC芯片，两块IC芯片通过键合线与内引脚相连接，内引脚与外引脚相连，还包括环形的接地环，载体通过筋板与接地环相连接；接地环下端面的位置高于载体上端面的位置；载体下端面设置有防溢料环，接地环、键合线、筋板和内引脚封装于塑封体内；载体下端面封装于塑封体内，或者载体下端面位于塑封体外。将晶圆减薄划片后，在载体上上芯、压焊、塑封，再经过后续工序制得具有接地环的e/LQFP堆叠封装件。本发明堆叠封装件的载体上不打地线，避免了因打地线而产生的应力造成的分层和打地线不粘现象，提高了封装件的可靠性和测试良率。

Description

一种具有接地环的e/LQFP堆叠封装件及其生产方法
技术领域
本发明属于电子信息化元器件制造技术领域，涉及一种具有接地环的e/LQFP堆叠封装件，本发明还涉及一种该堆叠封装件的生产方法。
背景技术
80年代开始，电子产品向多功能和轻薄短小方向发展，对封装技术提出了高速化、高密度化的要求，因而开发了SMT封装，SMT封装的代表形式有：PLCC、SOP、SOJ、TSOP、TSSOP、PQFP、QFJ、LQFP、TQFP等。
LQFP（LOW-Profile Quad package）是封装高度为1.4mm的方型扁平式封装技术（QFP），适于高密度细间距的薄型产品封装，属于中端产品封装技术，常用于CP封装，操作方便，可靠性高，其外形尺寸较小，寄生参数小，适应于高频，并且由于其封装密度高，与BGA同引脚封装相比，封装成本低，设备投入低（只需切筋、成形系统，不需要高投入的植球机、回流焊炉和清洗机），市场占有率大。
常规eLQFP（exposed-Pad  Low-Profile Quad package，载体外露的方型扁平式封装技术）的基岛（Pad）一般比较大，当有打地线时，一般都在基岛上打地线，芯片尺寸较大时，受粘接材料（导电胶或绝缘胶）溢出的影响，打线不粘；芯片较小时，芯片面积与载体面积比小（小于40%），由于银与塑封体粘接差，因此载体上易出现离层。
发明内容
为了克服上述现有技术中存在的问题，本发明的目的是提供一种具有接地环的eLQFP堆叠封装件，解决了现有eLQFP封装件存在的芯片较大打线不粘和芯片较小时载体镀银区易出现扫描离层的问题。
本发明的另一目的是提供一种上述堆叠封装件的生产方法。
为实现上述目的，本发明所采用的技术方案是，一种具有接地环的e/LQFP堆叠封装件，包括载体，载体上粘贴有第一IC芯片，第一IC芯片上粘贴有第二IC芯片，两块IC芯片通过键合线与内引脚相连接，内引脚与外引脚相连接，该堆叠封装件还包括环形的接地环，载体通过筋板与接地环相连接；接地环下端面的位置高于载体上端面的位置；载体下端面设置有防溢料环，接地环、键合线、筋板和内引脚封装于塑封体内；载体的下端面封装于塑封体内，或者载体的下端面位于塑封体外。
载体为长方体，接地环为长方体环，载体和接地环构成引线框架；载体的四个侧壁上均设置有多个凸台，相邻两凸台之间设置有凹坑，凸台与接地环不接触，载体长边与相对的接地环长边之间通过两根连筋相连接，载体短边与相对的接地环短边之间通过一根连筋相连接；载体的四个角分别通过边筋与接地环的四个角相连，接地环的四个角上分别设置有锁定孔。
或者，载体为正方体，接地环为正方体环，载体和接地环构成引线框架；载体边缘陡直，载体和接地环相对的边之间通过两根连筋相连接，载体的四个角分别通过边筋与接地环的四个角相连。
本发明所采用的另一技术方案是，一种上述堆叠封装件的生产方法，具体按以下步骤进行：
步骤1：晶圆减薄
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm～200μm的减薄晶圆；减薄时采用防止芯片翘曲工艺；
步骤2：划片
对减薄后的晶圆进行划片，并采用防碎片、防裂纹划片工艺软件控制技术；
步骤3：上芯压焊
取载体和接地环构成带接地环的引线框架，接地环下端面的位置高于载体上端面的位置，载体通过筋板与接地环相连接；
当第一IC芯片边长与第二IC芯片边长之差大于等于1.2mm时，采用两次上芯，一次烘烤：
1）第一次上芯时，在载体上粘接第一IC芯片，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片后，将半成品传递盒送回粘片机上料台；
2）第二次上芯
若采用绝缘胶粘贴第二IC芯片，在第一IC芯片上点上绝缘胶，将第二IC芯片粘贴在第一IC芯片上，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
若采用胶膜片粘贴第二IC芯片，则将贴有胶膜片的第二IC芯片放置到第一IC芯片上进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片，收到收料传递盒中；粘完本批全部第二IC芯片后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时；
第二次上芯后，用金线或铜线作为键合线，采用高低弧度或反打方式依次压焊第一IC芯片与接地环间的键合线、第二IC芯片和第一IC芯片间的键合线、第一IC芯片与内引脚间的键合线以及第二IC芯片与内引脚间的键合线；所有键合线的弧高均不超过120μm；
当第一IC芯片边长与第二IC芯片边长之差小于1.2mm时，采用两次上芯，两次烘烤：
1）第一次上芯时，使用带接地环的引线框架，在载体上粘接第一IC芯片，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；烘烤后，用平弧或反打方式，依次压焊第一IC芯片和接地环之间的键合线以及第一IC芯片与内引脚之间的键合线，所有键合线的弧高不超过120μm；
 2）第二次上芯
若采用绝缘胶粘贴第二IC芯片，先在第一IC芯片上点上绝缘胶，将第二IC芯片粘接在第一IC芯片上，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
若采用胶膜片粘贴第二IC芯片，则将贴有胶膜片的第二IC芯片放置到第一IC芯片上进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片，收到收料传递盒中；粘完本批全部第二IC芯片后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时；
第二次上芯后，用高低弧度方式或反打方式依次压焊第二IC芯片与第一IC芯片之间的键合线以及第二IC芯片与内引脚之间的键合线，所有键合线的弧高不超过120μm；
步骤4：应用多段注塑模型控制软件，进行塑封，防止离层及翘曲；载体下端面封装于塑封体内，或者载体下端面露出塑封体外；
步骤5：采用普通LQFP的后固化设备及工艺封装进行后固化；
步骤6：采用与现有普通e/LQFP封装相同的设备和工艺切中筋；
步骤7：采用与现有普通e/LQFP封装相同的设备和工艺进行电镀；
步骤8：采用与现有普通e/LQFP封装相同的设备及其工艺，对电镀后的塑封件依次进行打印、测试、检验、入库，制得具有接地环的e/LQFP堆叠封装件。
本发明堆叠封装件采用具有防分层、防溢料、防载体扭曲，打地线不粘设计的引线框架，缩小载体，提高了封装比（芯片面积/载体比），既可以采用载体不镀银框架，增加塑封料与框架的结合力，载体上不打地线，可避免因打地线而产生的应力造成的分层和打地线不粘现象，可提高可靠性和测试良率。该封装件结构合理简单，具有防分层避免打线脱焊造成缺陷等显著特点，可靠性和测试良率高，适合于高密度窄间距产品的封装。
附图说明
图1是本发明封装件中载体外露芯片堆叠封装件的结构示意图。
图2是本发明封装件中载体不外露芯片堆叠封装件的结构示意图。
图3是本发明封装件中一种引线框架的结构示意图。
图4是图3所示引线框架中载体与接地环的连接示意图。
图5是本发明封装件中另一种引线框架的结构示意图。
图6是图5所示引线框架中载体与接地环的结构示意图。
图中，1.载体，2.接地环，3.连筋，4.边筋，5.防溢料环，6.内引脚，7.凸台，8.凹坑，9.锁定孔，10.第一粘接材料，11.第一IC芯片，12.第一键合线，13.第二键合线，14.塑封体，15.外引脚，16.第二IC芯片，17.第二粘接材料，18.第三键合线，19.第四键合线。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
图1是本发明堆叠封装件中载体外露封装件，其结构包括载体1和环形的接地环2，载体1通过连筋3与接地环2相连接；接地环2下端面的位置高于载体1上端面的位置，连筋3倾斜设置；载体1的下端面设置有防溢料环5，载体1上端面粘接有第一IC芯片11，第一IC芯片11通过第一粘接材料10与载体1粘接，第一粘接材料10采用绝缘胶或导电胶；第一IC芯片11上粘接有第二IC芯片16，第二IC芯片16通过第二粘接材料17与第一IC芯片11粘接，第二粘接材料17采用绝缘胶或胶膜片；第一IC芯片11通过第一键合线12与接地环2相连接；第一IC芯片11通过第二键合线13与内引脚6相连接，第二IC芯片16通过第四键合线19与内引脚6相连接，内引脚6与外引脚15相连接；第一IC芯片11通过第三键合线18与第二IC芯片16相连接。接地环2、载体1的上端面及侧面、连筋3、第一键合线12、第二键合线13、第三键合线18、第四键合线19和内引脚6封装于塑封体14内；载体1的下端面和外引脚15位于塑封体14外，所有的外引脚15处于同一平面上。
本发明还提供了一种如图2所示的载体不外露芯片堆叠封装件，其结构与图1所示的载体外露芯片堆叠封装件的结构基本相同，两者之间的区别在于：载体不外露芯片堆叠封装件中的载体1的下端面也封装于塑封体14内。
载体1和接地环2构成引线框架，该引线框架的结构为两种：其中一种引线框架的结构如图3和图4所示，载体1为长方体，接地环2为长方体环；载体1的四个侧壁上均设置有多个凸台7，相邻两凸台7之间设置有凹坑8，凸台7与接地环2不接触，接地环2和载体1间通过连筋3相连；凸台7和凹坑8可增强塑封料14与载体1的结合力，载体1不粘接芯片的端面（背面）上加工有一圈凹槽，该凹槽为防溢料环5。载体1长边与相对的接地环2长边之间通过两根连筋3相连接，载体1短边与相对的接地环2短边之间通过一根连筋3相连接；载体1的四个角分别通过边筋4与接地环2的四个角相连，接地环2的四个角上分别设置有锁定孔9；载体1、接地环2、边筋4和连筋3形成四边有空心的倒置的四棱台。边筋4与接地环2的四个角连接后直接与边框相连，锁定孔9既增加了接地环2与塑封体14的结合力，又可减弱切筋成形时外力对塑封体14的影响，提高了产品的可靠性。接地环2以及载体1边沿分布的多个凸台7和凹坑8能增强塑封体14与引线框架的结合力，有效地提高封装件的可靠性和封装良品率。
另一种引线框架的结构如图5和图6所示，接地环2为正方体环，载体1为正方体，载体1的边缘陡直，载体1不粘接芯片的端面（背面）上加工有一圈凹槽，该凹槽为防溢料环5；载体1和接地环2相对的边之间通过两根连筋3相连接，载体1的四角分别通过边筋4与接地环2的四角相连；载体1、接地环2、边筋4和连筋3形成四边有空心的倒置的四棱台。边筋4直接与边框相连，既保证了载体1的平整度，又增加了强度；载体1有外露和不外露两种。
为了满足不同封装的需要，上述两种结构引线框架中的载体1有外露和不外露两种；有功率和散热要求的产品封装使用载体1外露引线框架，无功率和散热要求的产品封装使用载体1不外露的引线框架。
本发明堆叠封装件中，载体1、第一粘接材料10、第一IC芯片11、第一键合线12、第二粘接材料17、第二IC芯片16、第二键合线13、第三键合线18、第四键合线19、凹坑8、凸台7、连筋3、边筋4、锁定孔9、内引脚6、防溢料环5（载体不外露）、外引脚15以及塑封体14构成了电路整体；第一IC芯片11、第二IC芯片16、第一键合线12、第二键合线13、第三键合线18、第四键合线19、接地环2、内引脚6和外引脚15构成电路的电源和信号通道。
本发明堆叠封装件中所有的地线都打在接地环2上，避免了在载体1上打地线时，影响粘接材料不粘或出现应力造成离层的缺陷，并且可缩小载体1的面积，提高了封装比（芯片面积/载体面积）；同时，接地环2有利于增强载体1的强度和保证共面性，使载体1不易扭曲。
堆叠的两块IC芯片的边长之差不同，本发明堆叠封装件的生产工艺流程也有所差异，具体如下：
1）两块IC芯片的边长之差大于等于1.2mm时的生产工艺流程为：
晶圆减薄—晶圆划片—第一次上芯—第二次上芯烘烤—压焊—塑封及后固化—切中筋—电镀—打印—成形分离—测试—检验—包装—入库。  
2）两块IC芯片的边长之差小于1.2mm时的生产工艺流程为：
晶圆减薄—晶圆划片—第一次上芯及烘烤—第一次压焊—第二次上芯及烘烤—第二次压焊—塑封及后固化—切中筋—电镀—打印—成形分离—测试—检验—包装—入库。
本发明还提供了一种上述封装件的生产方法：
步骤1：晶圆减薄
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm～200μm的减薄晶圆；减薄过程中，粗磨速度3μm/s～5μm/s，粗磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度+50μm；精磨速度0.5μm/s～1.0μmum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度，减薄时采用防止芯片翘曲工艺；
步骤2：划片
8吋及8吋以下的减薄后的晶圆采用DISC 3350划片机或双刀划片机进行划片；8吋到12吋的减薄后的晶圆采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；
步骤3：上芯压焊
取载体1和接地环2构成带接地环的引线框架，接地环2下端面的位置高于载体1上端面的位置，载体1通过筋板与接地环2相连接；
当第一IC芯片11边长与第二IC芯片16边长之差大于等于1.2mm时，采用两次上芯，一次烘烤：
1）第一次上芯时，使用带接地环的引线框架，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上第一粘接材料10，接着吸取一只IC芯片放置在第一粘接材料10上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品传递盒送回粘片机上料台；
2）第二次上芯
若采用绝缘胶粘贴第二IC芯片16，先通过上芯机在第一IC芯片11上点上绝缘胶，吸取另一IC芯片放置在该绝缘胶上，使该另一IC芯片与第一IC芯片11粘接，该另一IC芯片为第二IC芯片16，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片16后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
若采用胶膜片粘贴第二IC芯片16，则使用具备胶膜片粘片工艺的设备，根据胶膜片性能调整该设备工作台的加热温度为120℃～150℃或更高；将粘有第一IC芯片11的半成品传递盒送到上料台，启动自动升降机构使传递盒达到设定位置，推出1条半成品框架到轨道，轨道自动传送到上芯工作台预热，上芯机吸嘴吸取1只第二IC芯片16放置到第一IC芯片11的中央，进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片16，收到收料传递盒中；粘完本批全部第二IC芯片16后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时；
第二次上芯后，用金线或铜线作为键合线，采用具备密节距、低弧度、超短焊线的键合机；首先，采用高低弧度或反打方式压焊第一IC芯片11与接地环2间的第一键合线12；其次，采用高低弧度或反打方式压焊第二IC芯片16和第一IC芯片11间的第三键合线18；再次，采用平弧或反打方式压焊第一IC芯片11上焊盘与内引脚6间的第二键合线13；最后，采用平弧或反打方式压焊第二IC芯片16上焊盘与内引脚6间的第四键合线19；第一键合线12的弧高、第三键合线18的弧高、第二键合线13的弧高和第四键合线19的弧高均控制在120μm以下；
当第一IC芯片11边长与第二IC芯片16边长之差小于1.2mm时，采用两次上芯，两次烘烤：
1）第一次上芯时，使用带接地环的引线框架，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上第一粘接材料10，接着吸取一只IC芯片放置在第一粘接材料10上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；烘烤后，用金线或铜线作为键合线，采用具备密节距、低弧度、超短焊线的键合机；用平弧或反打方式，先从第一IC芯片11向接地环2打线，形成第一键合线12；再从第一IC芯片11向内引脚6打线，形成第二键合线13，第一键合线12和第二键合线13的弧高不超过120μm；
 2）第二次上芯
若采用绝缘胶粘贴第二IC芯片16，先通过上芯机在第一IC芯片11上点上绝缘胶，上芯机吸取另一IC芯片放置在该绝缘胶上，使该另一IC芯片与第一IC芯片11粘接，该另一IC芯片为第二IC芯片16，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片16后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
若采用胶膜片粘贴第二IC芯片16，则使用具备胶膜片粘片工艺的设备，根据胶膜片性能调整该设备工作台的加热温度为120℃～150℃或更高；将粘有第一IC芯片11的半成品传递盒送到上料台，启动自动升降机构使传递盒达到设定位置，推出1条半成品框架到轨道，轨道自动传送到上芯工作台预热，上芯机吸嘴吸取1只第二IC芯片16放置到第一IC芯片11的中央，进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片16，收到收料传递盒中；粘完本批全部第二IC芯片16后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时；
第二次上芯后，使用具备密节距、低弧度、超短焊线的键合机，以金线或铜线为键合线；用高低弧度方式或反打方式先压焊第二IC芯片16与第一IC芯片11之间的第三键合线18，再用平弧或反打方式压焊第二IC芯片16与内引脚6之间的第四键合线19，第三键合线18和第四键合线19的弧高均控制在120μm以下；
步骤4：塑封
采用全自动包封机和环保型塑封料，应用多段注塑模型控制软件，调整优化多段注塑工艺参数，防止第三键合线18脱球或与其他键合线短路，防止封装产品离层及翘曲，影响产品质量；载体1下端面封装于塑封体内，或者载体1下端面露出塑封体外；
步骤5：采用普通LQFP的后固化设备及工艺封装进行后固化；
步骤6：采用与现有普通e/LQFP封装相同的设备和工艺切中筋；
步骤7：采用与现有普通e/LQFP封装相同的设备和工艺进行电镀；
步骤8：采用与现有普通e/LQFP封装相同的设备及其工艺，对电镀后的塑封件依次进行打印、测试、检验、入库，制得具有接地环的e/LQFP堆叠封装件。
实施例1
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm的减薄晶圆；减薄过程中，粗磨速度5μm/s，粗磨后的晶圆厚度为200μm+胶膜厚度；精磨速度0.5μm/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度，减薄时采用防止芯片翘曲工艺。采用DISC 3350划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；
第一IC芯片11边长与第二IC芯片16边长之差大于1.2mm，采用两次上芯，一次烘烤：第一次上芯时，使用带接地环的引线框架，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上第一粘接材料10，接着吸取一只IC芯片放置在第一粘接材料10上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品传递盒送回粘片机上料台。第二次上芯采用绝缘胶粘贴第二IC芯片16，先通过上芯机在第一IC芯片11上点上绝缘胶，吸取另一IC芯片放置在该绝缘胶上，使该另一IC芯片与第一IC芯片11粘接，该另一IC芯片为第二IC芯片16，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片16后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤。用具备密节距、低弧度、超短焊线的键合机；采用高低弧度方式依次压焊第一IC芯片11与接地环2间的第一键合线12、第二IC芯片16和第一IC芯片11间的第三键合线18、第一IC芯片11上焊盘与内引脚6间的第二键合线13和第二IC芯片16上焊盘与内引脚6间的第四键合线19；第一键合线12的弧高、第三键合线18的弧高、第二键合线13的弧高和第四键合线19的弧高均控制在120μm以下。采用全自动包封机和环保型塑封料，应用多段注塑模型控制软件，调整优化多段注塑工艺参数，防止第三键合线18脱球或与其他键合线短路，防止封装产品离层及翘曲，影响产品质量；载体1下端面封装于塑封体内，采用普通LQFP的后序工艺和设备进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP堆叠封装件。
实施例2
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为200μm的减薄晶圆；减薄过程中，粗磨速度3μm/s，粗磨后的晶圆厚度为250μm+胶膜厚度；精磨速度0.75μm/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度，减薄时采用防止芯片翘曲工艺；采用双刀划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术。第一IC芯片11边长与第二IC芯片16边长之差等于1.2mm，采用两次上芯，一次烘烤：第一次上芯时，使用带接地环的引线框架，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上第一粘接材料10，接着吸取一只IC芯片放置在第一粘接材料10上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品传递盒送回粘片机上料台；第二次上芯采用胶膜片粘贴第二IC芯片16，则使用具备胶膜片粘片工艺的设备，根据胶膜片性能调整该设备工作台的加热温度为；将粘有第一IC芯片11的半成品传递盒送到上料台，启动自动升降机构使传递盒达到设定位置，推出1条半成品框架到轨道，轨道自动传送到上芯工作台预热，上芯机吸嘴吸取1只第二IC芯片16放置到第一IC芯片11的中央，进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片16，收到收料传递盒中；粘完本批全部第二IC芯片16后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时。第二次上芯后，用金线或铜线作为键合线，采用具备密节距、低弧度、超短焊线的键合机；首先，采用反打方式依次压焊第一IC芯片11与接地环2间的第一键合线12、第二IC芯片16和第一IC芯片11间的第三键合线18、第一IC芯片11上焊盘与内引脚6间的第二键合线13及第二IC芯片16上焊盘与内引脚6间的第四键合线19；第一键合线12的弧高、第三键合线18的弧高、第二键合线13的弧高和第四键合线19的弧高均控制在120μm以下。采用全自动包封机和环保型塑封料，应用多段注塑模型控制软件，调整优化多段注塑工艺参数，防止第三键合线18脱球或与其他键合线短路，防止封装产品离层及翘曲，影响产品质量；载体1下端面露出塑封体外；再采用普通LQFP的后序工艺及设备进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP堆叠封装件。
实施例3
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为180μm的减薄晶圆；减薄过程中，粗磨速度4μm/s，粗磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度+50μm；精磨速度1.0μmum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度，减薄时采用防止芯片翘曲工艺。采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术。第一IC芯片11边长与第二IC芯片16边长之差小于1.2mm，采用两次上芯，两次烘烤：第一次上芯时，使用带接地环的引线框架，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上第一粘接材料10，接着吸取一只IC芯片放置在第一粘接材料10上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品传递盒送回粘片机上料台；采用与单芯片封装上芯相同的方法将第一IC芯片11粘接在引线框架上，粘完全部第一IC芯片11后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；烘烤后，用金线作为键合线，采用具备密节距、低弧度、超短焊线的键合机；用平弧方式依次压焊第一IC芯片11和接地环2之间的第一键合线12及第一IC芯片11和内引脚6之间的第二键合线13，第一键合线12的弧高和第二键合线13的弧高不超过120μm；第二次上芯采用绝缘胶粘贴第二IC芯片16，先通过上芯机在第一IC芯片11上点上绝缘胶，上芯机吸取另一IC芯片放置在该绝缘胶上，使该另一IC芯片与第一IC芯片11粘接，该另一IC芯片为第二IC芯片16，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片16后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；第二次上芯后，使用具备密节距、低弧度、超短焊线的键合机，以金线为键合线；用高低弧度方式依次压焊第二IC芯片16与第一IC芯片11之间的第三键合线18及第二IC芯片16与内引脚6之间的第四键合线19，第三键合线18和第四键合线19的弧高均控制在120μm以下。采用全自动包封机和环保型塑封料，应用多段注塑模型控制软件，调整优化多段注塑工艺参数，防止第三键合线18脱球或与其他键合线短路，防止封装产品离层及翘曲，影响产品质量；载体1下端面露出塑封体外；再采用普通LQFP的后序工艺及设备封装进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP堆叠封装件。
实施例4
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为190μm的减薄晶圆；减薄过程中，粗磨速度3.5μm/s，粗磨后的晶圆厚度为240μm+胶膜厚度；精磨速度0.6μmum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度，减薄时采用防止芯片翘曲工艺。采用DISC 3350划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术。第一IC芯片11边长与第二IC芯片16边长之差小于1.2mm，采用两次上芯，两次烘烤：第一次上芯时，使用带接地环的引线框架，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上第一粘接材料10，接着吸取一只IC芯片放置在第一粘接材料10上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品传递盒送回粘片机上料台；采用与单芯片封装上芯相同的方法将第一IC芯片11粘接在引线框架上，粘完全部第一IC芯片11后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；烘烤后，用铜线作为键合线，采用具备密节距、低弧度、超短焊线的键合机；用反打方式依次压焊第一IC芯片11和接地环2之间的第一键合线12、第一IC芯片11和内引脚6之间的第二键合线13，第一键合线12和第二键合线13的弧高不超过120μm。第二次上芯采用胶膜片粘贴第二IC芯片16，则使用具备胶膜片粘片工艺的设备，根据胶膜片性能调整该设备工作台的加热温度；将粘有第一IC芯片11的半成品传递盒送到上料台，启动自动升降机构使传递盒达到设定位置，推出1条半成品框架到轨道，轨道自动传送到上芯工作台预热，上芯机吸嘴吸取1只第二IC芯片16放置到第一IC芯片11的中央，进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片16，收到收料传递盒中；粘完本批全部第二IC芯片16后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时；第二次上芯后，使用具备密节距、低弧度、超短焊线的键合机，以铜线为键合线；用反打方式依次压焊第二IC芯片16与第一IC芯片11之间的第三键合线18及平弧或反打方式压焊第二IC芯片16与内引脚6之间的第四键合线19，第三键合线18和第四键合线19的弧高均控制在120μm以下。采用全自动包封机和环保型塑封料，应用多段注塑模型控制软件，调整优化多段注塑工艺参数，防止第三键合线18脱球或与其他键合线短路，防止封装产品离层及翘曲，影响产品质量；载体1下端面封装于塑封体内；再采用普通LQFP的后序工艺及设备进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP堆叠封装件。
本发明堆叠封装件的地线打在接地环2上，避免了因在载体1上打地线造成的分层或地线脱落，并且引线框架载体上不镀银，提高了封装可靠性；
虽然结合优选实施例已经示出并描述了本发明，本领域技术人员可以人理解，在不违背所附权利要求限定的本发明的精神和范围的前提下可以进行修改和变换。

Claims (6)

1.一种具有接地环的e/LQFP堆叠封装件，包括载体（1），载体（1）上粘贴有第一IC芯片（11），第一IC芯片（11）上粘贴有第二IC芯片（16），两块IC芯片通过键合线与内引脚（6）相连接，内引脚（6）与外引脚（15）相连接，其特征在于，该堆叠封装件还包括环形的接地环（2），载体（1）通过筋板与接地环（2）相连接；接地环（2）下端面的位置高于载体（1）上端面的位置；载体（1）的下端面设置有防溢料环（5），接地环（2）、键合线、筋板和内引脚（6）封装于塑封体（14）内；所述载体（1）的下端面封装于塑封体（14）内，或者载体（1）的下端面位于塑封体（14）外。
2.根据权利要求1所述的具有接地环的e/LQFP堆叠封装件，其特征在于，所述载体（1）为长方体，接地环（2）为长方体环，载体（1）和接地环（2）构成引线框架；载体（1）的四个侧壁上均设置有多个凸台（7），相邻两凸台（7）之间设置有凹坑（8），凸台（7）与接地环（2）不接触，载体（1）长边与相对的接地环（2）长边之间通过两根连筋（3）相连接，载体（1）短边与相对的接地环（2）短边之间通过一根连筋（3）相连接；载体（1）的四个角分别通过边筋（4）与接地环（2）的四个角相连，接地环（2）的四个角上分别设置有锁定孔（9）。
3.根据权利要求1所述的具有接地环的e/LQFP堆叠封装件，其特征在于，所述载体（1）为正方体，接地环（2）为正方体环，载体（1）和接地环（2）构成引线框架；载体（1）边缘陡直，载体（1）和接地环（2）相对的边之间通过两根连筋（3）相连接，载体（1）的四个角分别通过边筋（4）与接地环（2）的四个角相连。
4.一种权利要求1所述具有接地环的e/LQFP堆叠封装件的生产方法，其特征在于，该生产方法具体按以下步骤进行：
步骤1：晶圆减薄
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm～200μm的减薄晶圆；减薄时采用防止芯片翘曲工艺；
步骤2：划片
对减薄后的晶圆进行划片，并采用防碎片、防裂纹划片工艺软件控制技术；
步骤3：上芯压焊
取载体（1）和接地环（2）构成带接地环的引线框架，接地环（2）下端面的位置高于载体（1）上端面的位置，载体（1）通过筋板与接地环（2）相连接；
当第一IC芯片（11）边长与第二IC芯片（16）边长之差大于等于1.2mm时，采用两次上芯，一次烘烤：
1）第一次上芯时，在载体（1）上粘接第一IC芯片（11），粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片（11）后，将半成品传递盒送回粘片机上料台；
2）第二次上芯
若采用绝缘胶粘贴第二IC芯片（16），在第一IC芯片（11）上点上绝缘胶，将第二IC芯片（16）粘贴在第一IC芯片（11）上，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片（16）后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
若采用胶膜片粘贴第二IC芯片（16），则将贴有胶膜片的第二IC芯片（16）放置到第一IC芯片（11）上进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片（16），收到收料传递盒中；粘完本批全部第二IC芯片（16）后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时；
第二次上芯后，用金线或铜线作为键合线，采用高低弧度或反打方式依次压焊第一IC芯片（11）与接地环（2）间的键合线、第二IC芯片（16）和第一IC芯片（11）间的键合线、第一IC芯片（11）与内引脚（6）间的键合线以及第二IC芯片（16）与内引脚（6）间的键合线；所有键合线的弧高均不超过120μm；
当第一IC芯片（11）边长与第二IC芯片（16）边长之差小于1.2mm时，采用两次上芯，两次烘烤：
1）第一次上芯时，使用带接地环的引线框架，在载体（1）上粘接第一IC芯片（11），粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片（11）后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；烘烤后，用平弧或反打方式，依次压焊第一IC芯片（11）和接地环（2）之间的键合线以及第一IC芯片（11）与内引脚（6）之间的键合线，所有键合线的弧高不超过120μm；
 2）第二次上芯
若采用绝缘胶粘贴第二IC芯片（16），先在第一IC芯片（11）上点上绝缘胶，将第二IC芯片（16）粘接在第一IC芯片（11）上，粘完一条传递到传递盒，依同样方法粘完本批全部第二IC芯片（16）后送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
若采用胶膜片粘贴第二IC芯片（16），则将贴有胶膜片的第二IC芯片（16）放置到第一IC芯片（11）上进行粘贴，依同样方法粘完本条半成品框架上的所有第二IC芯片（16），收到收料传递盒中；粘完本批全部第二IC芯片（16）后，将半成品框架的传递盒送烘烤，烘烤时采用防离层烘烤工艺，使用ESPEC烘箱，在150℃的温度下，烘烤3小时；
第二次上芯后，用高低弧度方式或反打方式依次压焊第二IC芯片（16）与第一IC芯片（11）之间的键合线以及第二IC芯片（16）与内引脚（6）之间的键合线，所有键合线的弧高不超过120μm；
步骤4：应用多段注塑模型控制软件，进行塑封，防止离层及翘曲；载体（1）下端面封装于塑封体内，或者载体（1）下端面露出塑封体外；
步骤5：采用普通LQFP的后固化设备及工艺封装进行后固化；
步骤6：采用与现有普通e/LQFP封装相同的设备和工艺切中筋；
步骤7：采用与现有普通e/LQFP封装相同的设备和工艺进行电镀；
步骤8：采用与现有普通e/LQFP封装相同的设备及其工艺，对电镀后的塑封件依次进行打印、测试、检验、入库，制得具有接地环的e/LQFP堆叠封装件。
5.根据权利要求4所述的堆叠封装件的生产方法，其特征在于，所述步骤1减薄过程中，粗磨速度3μm/s～5μm/s，粗磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度+50μm；精磨速度0.5μm/s～1.0μmum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度。
6.根据权利要求4所述的堆叠封装件的生产方法，其特征在于，所述步骤1中划片时，控制划片进刀速度≤10mm/s。
CN201110455043.5A 2011-12-31 2011-12-31 一种具有接地环的e/LQFP堆叠封装件及其生产方法 Active CN102522391B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110455043.5A CN102522391B (zh) 2011-12-31 2011-12-31 一种具有接地环的e/LQFP堆叠封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110455043.5A CN102522391B (zh) 2011-12-31 2011-12-31 一种具有接地环的e/LQFP堆叠封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102522391A true CN102522391A (zh) 2012-06-27
CN102522391B CN102522391B (zh) 2014-11-05

Family

ID=46293259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110455043.5A Active CN102522391B (zh) 2011-12-31 2011-12-31 一种具有接地环的e/LQFP堆叠封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102522391B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730443A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
CN112133694A (zh) * 2019-06-24 2020-12-25 联发科技股份有限公司 半导体封装和电子系统
CN112151510A (zh) * 2020-09-11 2020-12-29 安徽龙芯微科技有限公司 一种具有接地环的堆叠封装件及其加工方法
CN113823606A (zh) * 2021-08-12 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片堆叠封装结构及其制作方法
CN115621212A (zh) * 2022-11-07 2023-01-17 合肥矽迈微电子科技有限公司 一种防溢的封装结构及其装片方法
CN115831935A (zh) * 2023-02-15 2023-03-21 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装方法
CN116403986A (zh) * 2023-03-30 2023-07-07 宁波德洲精密电子有限公司 一种lqfp引线框架结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
CN101232012A (zh) * 2008-02-21 2008-07-30 日月光半导体制造股份有限公司 堆栈式半导体封装结构
CN101236959A (zh) * 2007-02-02 2008-08-06 南茂科技股份有限公司 多芯片交错堆栈的封装结构
CN101335215A (zh) * 2007-06-26 2008-12-31 矽品精密工业股份有限公司 半导体封装件及其制法
US20090020859A1 (en) * 2007-07-18 2009-01-22 Mediatek Inc. Quad flat package with exposed common electrode bars
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN101800211A (zh) * 2009-02-10 2010-08-11 株式会社东芝 半导体装置
CN102222656A (zh) * 2010-04-13 2011-10-19 联发科技股份有限公司 应用于高速数据传输的导线架封装结构
CN202395966U (zh) * 2011-09-16 2012-08-22 青岛海信移动通信技术股份有限公司 移动终端设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
CN101236959A (zh) * 2007-02-02 2008-08-06 南茂科技股份有限公司 多芯片交错堆栈的封装结构
CN101335215A (zh) * 2007-06-26 2008-12-31 矽品精密工业股份有限公司 半导体封装件及其制法
US20090020859A1 (en) * 2007-07-18 2009-01-22 Mediatek Inc. Quad flat package with exposed common electrode bars
CN101232012A (zh) * 2008-02-21 2008-07-30 日月光半导体制造股份有限公司 堆栈式半导体封装结构
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
US20100044843A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
CN101800211A (zh) * 2009-02-10 2010-08-11 株式会社东芝 半导体装置
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN102222656A (zh) * 2010-04-13 2011-10-19 联发科技股份有限公司 应用于高速数据传输的导线架封装结构
CN202395966U (zh) * 2011-09-16 2012-08-22 青岛海信移动通信技术股份有限公司 移动终端设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730443A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
CN103730443B (zh) * 2013-12-31 2016-08-24 天水华天科技股份有限公司 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
CN112133694A (zh) * 2019-06-24 2020-12-25 联发科技股份有限公司 半导体封装和电子系统
CN112133694B (zh) * 2019-06-24 2023-05-09 联发科技股份有限公司 半导体封装和电子系统
CN112151510A (zh) * 2020-09-11 2020-12-29 安徽龙芯微科技有限公司 一种具有接地环的堆叠封装件及其加工方法
CN112151510B (zh) * 2020-09-11 2022-08-02 安徽龙芯微科技有限公司 一种具有接地环的堆叠封装件及其加工方法
CN113823606A (zh) * 2021-08-12 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片堆叠封装结构及其制作方法
CN115621212A (zh) * 2022-11-07 2023-01-17 合肥矽迈微电子科技有限公司 一种防溢的封装结构及其装片方法
CN115831935A (zh) * 2023-02-15 2023-03-21 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装方法
CN116403986A (zh) * 2023-03-30 2023-07-07 宁波德洲精密电子有限公司 一种lqfp引线框架结构

Also Published As

Publication number Publication date
CN102522391B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
CN102522391B (zh) 一种具有接地环的e/LQFP堆叠封装件及其生产方法
CN102437147B (zh) 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
US6943450B2 (en) Packaged microelectronic devices and methods of forming same
CN102522392B (zh) 一种具有接地环的e/LQFP平面封装件及其生产方法
CN100378934C (zh) 倒装芯片四方扁平无引脚封装方法
US20180277522A1 (en) Semiconductor device and a method of manufacturing the same
CN102437141B (zh) 密节距小焊盘铜线键合单ic芯片封装件及其制备方法
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN101626008A (zh) 一种铜线键合ic芯片封装件的生产方法
CN202394966U (zh) 一种具有接地环的e/LQFP堆叠封装件
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN104091791A (zh) 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN202394965U (zh) 一种具有接地环的e/LQFP平面封装件
JPH09321088A (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN111885849A (zh) 一种qfp封装芯片焊接方法
CN202736909U (zh) 一种引线框架的宝塔式ic芯片堆叠封装件
CN202339915U (zh) 密节距小焊盘铜线键合单ic芯片封装件
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
JP2001085604A (ja) 半導体装置
CN110176440B (zh) 一种用超声波制造集成电路芯片封装结构及其焊接工艺
KR100348862B1 (ko) 반도체 패키지 제조방법
CN115172318A (zh) 一种SOP300mil 8L的隔离结构框架封装件
CN201402805Y (zh) 一种铜线键合ic芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant