CN115172318A - 一种SOP300mil 8L的隔离结构框架封装件 - Google Patents
一种SOP300mil 8L的隔离结构框架封装件 Download PDFInfo
- Publication number
- CN115172318A CN115172318A CN202210857088.3A CN202210857088A CN115172318A CN 115172318 A CN115172318 A CN 115172318A CN 202210857088 A CN202210857088 A CN 202210857088A CN 115172318 A CN115172318 A CN 115172318A
- Authority
- CN
- China
- Prior art keywords
- base island
- chip
- lead frame
- island
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种SOP300mil 8L的隔离结构框架封装件,包括SOP300mil8L引线框架单元;SOP300mil 8L引线框架单元上呈矩阵式排列设置有140个引线框架单元;横向每两个引线框架单元为一组,每组的两个引线框架单元之间设有冲流道槽,横向每组引线框架单元的两侧设有内力消除槽,纵向每组引线框架单元的两侧设有工艺槽;引线框架单元包括从上至下依次排列的第一基岛和第二基岛,内引脚用于电性连接;第一基岛的两侧设置有第一基岛共面性平衡台,第二基岛的两侧设置有第二基岛共面性平衡台;第一基岛和第二基岛上均设置有基岛支撑筋;芯片安装区安装IC芯片、第一数字隔离芯片和第二数字隔离芯片与第一基岛和第二基岛外部包覆塑封体。
Description
技术领域
本发明属于集成电路封装应用领域,具体属于一种SOP300mil 8L的隔离结构框架封装件。
背景技术
集成电路器件的制作从单个组件的晶体管制作,到发展成多个组件的大规模、超大规模集成后,集成电路的集成度越来越高,功能越来越复杂,相应地半导体封装逐步向高集成度、高性能、高可靠性、小体积、低成本、多芯片组合的方向发展、变化,半导体封装密度越来越大,体积越来越小,重量越来越轻,成本越来越低。从封装发展的角度来看,电子产品在体积,处理速度,产品隔离等特性需求考量下,半导体封装逐步向隔离器产品封装发展。
传统的隔离器大多采用光耦隔离器,而随着CMOS工艺的不断进步,数字隔离技术开始大步前进,并逐步被市场所认可;数字隔离器还有拥有更低的噪声和电磁干扰(EMI)、更高的安全性和更长的使用寿命,更容易集成外设元件,可大幅缩减系统占位空间和物料清单成本的优势。也因此在未来整体隔离市场上数字隔离器产品将占据重要的位置。
目前,由于现有SOP300mil 8L产品中在产品生产效率低,引线框架密度制作和引线框架材料利用率以及生产工艺流程造成的产品封装成本高的问题。
发明内容
为了解决现有技术中存在的问题,本发明提供一种SOP300mil 8L的隔离结构框架封装件,能够提高产品生产效率,引线框架密度制作和引线框架材料利用率以及生产工艺流程上进行创新,降低产品封装成本,提高产品质量及可靠性。
为实现上述目的,本发明提供如下技术方案:
一种SOP300mil 8L的隔离结构框架封装件,包括SOP300mil 8L引线框架单元;
所述SOP300mil 8L引线框架单元上呈矩阵式排列设置有140个引线框架单元;
横向每两个引线框架单元为一组,每组的两个引线框架单元之间设有冲流道槽,横向每组引线框架单元的两侧设有内力消除槽,纵向每组引线框架单元的两侧设有工艺槽;横向每四组引线框架单元之间设有内力消除槽;
引线框架单元包括从上至下依次排列的第一基岛和第二基岛,第一基岛和第二基岛上均设置有内引脚用于电性连接;所述第一基岛的两侧设置有第一基岛共面性平衡台,所述第二基岛的两侧设置有第二基岛共面性平衡台;所述第一基岛和第二基岛上均设置有基岛支撑筋;所述第一基岛和第二基岛上均设有基岛电镀银层,内引脚上设置有内引脚电镀银层,通过焊线将对应的基岛电镀银层和内引脚电镀银层相连接;所述第一基岛和第二基岛上均设置有基岛锁定孔;
第一基岛和第二基岛中部区域为芯片安装区,芯片安装区安装IC芯片、第一数字隔离芯片和第二数字隔离芯片;IC芯片、第一数字隔离芯片和第二数字隔离芯片通过互联焊线与对应内引脚进行电性连接,互联焊线的数量范围为一条至四条;
所述IC芯片、第一数字隔离芯片和第二数字隔离芯片与第一基岛和第二基岛外部包覆塑封体。
优选的,所述内引脚呈蛇头形、马蹄形、L形、T形、鸭嘴形、长条形或铲子形。
优选的,所述内引脚上均设置有内引脚锁定孔,内引脚锁定孔包括圆形锁定孔、小椭圆形锁定孔和大椭圆形锁定孔。
优选的,基岛锁定孔包括圆形锁定孔、椭圆形锁定孔、凹形锁定孔和倒扣形锁定孔。
优选的,所述SOP300mil 8L引线框架单元的整体尺寸为269.6000×83.0000×0.2540mm。
优选的,所述SOP300mil 8L引线框架单元的顶部设有防反孔。
优选的,定位孔到引线框架片角剪口距离,始端为7.0200mm,末端为11.8800mm。
优选的,所述IC芯片、第一数字隔离芯片和第二数字隔离芯片通过芯片粘接胶安装在芯片安装区。
优选的,所述基岛支撑筋呈梯形结构,基岛支撑筋的背部设置有背部U形槽或背部V形槽。
优选的,所述焊线为金线、铜线或银合金线。
与现有技术相比,本发明具有以下有益的技术效果:
本发明提供一种SOP300mil 8L的隔离结构框架封装件,通过将不同功能的数字隔离芯片、IC芯片粘接在引线框架单元的不同基岛上,使用金线、铜线或银合金线进行芯片、地线隔离孤岛、内引脚键合,键合后的焊线长度较短,使得SOP300mil 8L封装件产品的电阻更小,导通电流增大且产品发热变小,产品电性号抑制能力提升,同时通过在芯片间增加互联焊线数,实现SOP300mil 8L封装件产品互联通道从一通道到三通道的产品性能需求及多通道产品运行的搭配,从而满足产品输出较大电流的封装需求,提高了SOP300mil 8L封装件产品应用性能及使用范围,同时也降低SOP300mil 8L产品封装成本。
本发明的SOP300mil 8L多基岛隔离结构引线框架封件,通过设置基岛共面性平衡台和基岛支撑筋结构,可以保证引线框架基岛的共面性,使引线框架在生产制作、传递运输等方面的变形等到控制,并且也保证了产品在粘片及焊线站点的工艺稳定性,使得产品质量得到保障。
本发明的SOP300mil 8L多基岛隔离结构引线框架,相对于现有SOP150mil8L基岛隔离引线框架具有基岛面积大,基岛间可调控的隔离间距范围大,产品的包封强度高,同时可承载多个不同功能的芯片或较大尺寸的芯片,产品具有广泛的用途;可大大提高现有产品生产效率,节约大量人力、物力,并且SOP300mil 8L产品的胶体尺寸小,整个产品的材料利用率高。
进一步的,通过与基岛相连的内引脚上设计有锁定孔,塑封时塑封料穿通锁定孔,既可保证塑封体与基岛牢牢结合,又可防止潮气向载体渗透,从而提高产品可靠性。
进一步的,通过将基岛地线区域做特殊的隔离结构设计,基岛地线设计为隔离孤岛状,同时在地线基岛区域增加相应的“C”形、“L”形、“凹”形、“倒扣”形及长椭圆孔形的锁定孔结构,只对整个引线框架基岛结构上需要焊线的区域进行电镀银层处理,其余区域裸铜进行粗化处理,这样,既保证了基岛地线焊接的安全性,同时又保障了产品的质量及可靠性。
进一步的,通过将位于塑封体附近位置的基岛支撑筋结构设置为梯形,并在其背部增设“U”槽或“V”槽,从而彻底解决掉产品爬电,产品高压放电及中筋上带的产品异常问题,同时也提高了产品质量与可靠性,使产品在低成本、高性价比、用途等方面具有更大的优势,更广阔的市场应用前景。
附图说明
图1为本发明SOP300mil 8L引线框架的矩阵结构示意图;
图2为本发明SOP300mil 8L引线框架单元结构一示意图;
图3为本发明SOP300mil 8L引线框架单元结构二示意图;
图4为本发明SOP300mil 8L引线框架单元结构三示意图;
图5为本发明SOP300mil 8L引线框架单元结构四示意图;
图6为本发明SOP300mil 8L引线框架单元结构五示意图;
图7为本发明SOP300mil 8L引线框架单元结构一电镀银层示意图;
图8为本发明SOP300mil 8L引线框架单元结构二电镀银层示意图;
图9为本发明SOP300mil 8L引线框架单元结构三电镀银层示意图;
图10为本发明SOP300mil 8L引线框架单元结构四电镀银层示意图;
图11为本发明SOP300mil 8L引线框架单元结构五电镀银层示意图;
图12为本发明SOP300mil 8L封装件一芯片粘片示意图;
图13为本发明SOP300mil 8L封装件二芯片粘片示意图;
图14为本发明SOP300mil 8L封装件三芯片粘片示意图;
图15为本发明SOP300mil 8L封装件四芯片粘片示意图;
图16为本发明SOP300mil 8L封装件五芯片粘片示意图;
图17为本发明SOP300mil 8L引线框架封装件一焊线示意图;
图18为本发明SOP300mil 8L引线框架封装件二焊线示意图;
图19为本发明SOP300mil 8L引线框架封装件三焊线示意图;
图20为本发明SOP300mil 8L引线框架封装件四焊线示意图;
图21为本发明SOP300mil 8L引线框架封装件五焊线示意图;
图22为本发明SOP300mil 8L基岛支撑筋背部结构图、基岛背部酒窝示意图;
图23为本发明SOP300mil 8L封装件数字隔离芯片互联线焊线方式示意图;
图24为本发明SOP300mil 8L工艺流程图。
附图中:1为SOW8L引线框架单元;2为冲流道槽;3为内力消除槽;4为工艺槽;5为防反孔;6为塑封体;7为IC芯片;8为第一数字隔离芯片;9为第二数字隔离芯片;10为芯片粘接胶;11为第一焊点;11-1为第二焊点;12为第一拐点;13为第二拐点;14为数字隔离芯片互联线平台长度;15为第一基岛;16为第二基岛;17为第一基岛共面性平衡台;18为第二基岛共面性平衡台;19为第一基岛地线隔离孤岛;20为第二基岛地线隔离孤岛;21为基岛隔离间距;22为内引脚;23为内引脚锁定孔;24为基岛锁定孔;25为内引脚电镀银层;26为基岛电镀银层;27为第一焊线;28为第二焊线;29为第三焊线;30为基岛支撑筋;31为背部U形槽;32为背部V形槽;33为基岛背部酒窝。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
本发明公开了一种可明显缩短芯片与内引脚间焊线长度,又能实现现有SOP300mil18L产品功能,同时有具备产品面积小,外引脚数少的SOP300mil8L小宽体的多基岛隔离结构引线框架,从设计方案上来解决高压隔离类产品爬电及基岛支撑筋结构等而产生的产品质量问题。
本发明通过采用矩阵式引线框架设计方案开发新型的SOP300mil 8L小宽体多基岛隔离引线框架,提高引线框架的利用率使其具备更高排数,更加符合产品需求的引线框架结构及尺寸。
本发明针对SOP300mil 8L小宽体多基岛隔离引线框架开发新的地线基岛隔离结构,单元无基岛连筋结构,内引脚锁定结构,基岛锁定结构,基岛共面性平衡台结构,基岛支撑筋背部的“U”形槽或“V”形槽结构,以及承载不同功能芯片的SOP300mil 8L小宽体封装体,实现复杂的IC功能,扩大原有SOP150mil 8L多基岛隔离结构引线框架设计方案,及以该引线框架作为承载体采用2D式封装结构将不同功能及尺寸的隔离芯片(部分产品配置IC芯片)合封在一起的产品制作工艺流程及生产方法。
图1结构的SOP300mil 8L引线框架,包括若干呈矩阵式高密度排列,多排多基岛多芯片封装的一灌二结构方式的引线框架单元。
SOP300mil 8L引线框架:每条5排28列,共有140个引线单元框架,框架尺寸长×宽×厚:269.6000×83.0000×0.2540mm,大单元步距:38.6000mm,小单元步距:19.3000mm,累加单元步距:250.9000mm,两塑封体中心距离:7.4000mm,定位孔到引线框架片角剪口距离,始端7.0200mm,末端11.8800mm。
SOP300mil 8L小宽体隔离多基岛结构引线框架,用于将IC芯片、数字隔离芯片与外部引脚进行电性连接,该引线框架包括若干呈矩阵式排布的一灌二结构的引线框架单元;横向每两个引线框架单元为一组,每组引线框架单元之间设有冲流道槽,横向每两组引线框架单元之间设有内力消除槽。
SOP300mil 8L小宽体隔离多基岛引线框架单元纵向包括从上至下依次排列的第一基岛和第二基岛,此引线框架第一基岛和第二基岛为一组,每组引线框架单元之间设有内力消除槽;纵向每组引线框架单元上设有左(左上、右上)右(左下、右下)两组工艺槽及上下两端各设有一个内力消除槽。
SOP300mil 8L小宽体隔离多基岛引线框架单元从上至下排列第一基岛和第二基岛,SOP300mil 8L引线框架第一基岛和第二基岛上下两侧的8个内引脚,2个基岛支撑筋,其中,该引线框架内引脚头部、以及第一基岛、第二基岛(部分区域)上均设有电镀银层。
SOP300mil 8L引线框架单元两侧的8个内引脚上均设置圆形锁定孔,其中,右上与右下2个内引脚分别与SOP300mil 8L上对应基岛相连;
SOP300mil8L引线框架单元上的每个基岛支撑筋分别与各自引线框架单元上对应的基岛相连;除图20引线框架结构单元第一基岛左右区域设有基岛共面性平衡台外,每个SOP300mil 8L引线框架单元只有在第一基岛和第二基岛左边区域分别设有基岛共面性平衡台,上下两基岛上(部分区域)分别设有圆形、小椭圆形、大椭圆形、“C”形、“凹”形及“倒扣”形锁定孔,基岛地线隔离孤岛。
SOP300mil 8L多基岛引线框架单元第一基岛和第二基岛中部区域为芯片安装区,第一基岛分别通过左上、右上一组工艺槽及上端的一个内力消除槽与引线框架连接,第二基岛分别通过左下、右下一组工艺槽及下端的一个内力消除槽与引线框架连接,整个引线框架单元无基岛连筋结构设计,第一基岛和第二基岛背面分别设有基岛背部酒窝结构,且整条引线框架为粗化工艺处理,从而对产品质量及可靠性提供了安全保障。
SOP300mil 8L引线框架本体顶部每组引线框架单元对应位置处均设有防反孔,防止产线生产时引线框架出现混批、反封现象,造成封装产品报废。
本发明的多基岛隔离结构引线框架的SOP300mil 8L封装件,包括上述SOP300mil8L引线框架单元、SOP300mil 8L第一数字隔离芯片和第二数字隔离芯片,以及IC芯片,第一数字隔离芯片和第二数字隔离芯片分别粘结于SOP300mil 8L第一基岛和第二基岛中部区域的芯片安装区,IC芯片分别粘接于SOP300mil 8L第一基岛上部中心区域的芯片安装区;第一数字隔离芯片和第二数字隔离芯片及IC芯片的第一表面通过相应的互联焊线相互连接,通过内引脚焊线及基岛焊线与相应的引线框架内引脚或基岛区域电镀银层相连,从而实现SOP300mil8引线框架封装件的产品电性连接,SOP300mil 8L封装件引线框架单元与第一数字隔离芯片和第二数字隔离芯片及IC芯片的第二表面外部包覆塑封体。
本发明的SOP300mil 8L多基岛隔离结构引线框架,将位于引线框架单元一端的内引脚设计成“蛇头”形、“马蹄”形、“L”形、“T”形、“鸭嘴”形(其上设置圆形锁定孔)或“长条”形、“铲子”形(与基岛相连),一方面可以使塑封料将内引脚牢牢固定,减少因热膨胀的应力使内引脚移动,及外引脚在切筋成型模具中冲切、成形时防止内引脚被拉出塑封体,进而防止产品胶体破损,极大地提升了产品的可封装性和可靠性;另一方面加强了引线框架铜合金基材与塑封料的结合力,提高了SOP300mil 8L引线框架封装件产品的密封性及防水防潮的性能。
本发明的SOP300mil 8L多基岛隔离结构引线框架封装件,将不同功能的数字隔离芯片、IC芯片粘接在引线框架单元的不同基岛上,使用金线、铜线或银合金线进行芯片、地线隔离孤岛、内引脚键合,键合后的焊线长度较短,使得SOP300mil 8L封装件产品的电阻更小,导通电流增大且产品发热变小,产品电性号抑制能力提升,同时通过在芯片间增加互联焊线数,实现SOP300mil8L封装件产品互联通道从一通道到三通道的产品性能需求及多通道产品运行的搭配,从而满足产品输出较大电流的封装需求,提高了SOP300mil 8L封装件产品应用性能及使用范围,同时也降低SOP300mil 8L产品封装成本。
本发明的SOP300mil 8L多基岛隔离结构引线框架封件,其与基岛相连的内引脚上设计有锁定孔,塑封时塑封料穿通锁定孔,既可保证塑封体与基岛牢牢结合,又可防止潮气向载体渗透,从而提高产品可靠性。
本发明的SOP300mil 8L多基岛隔离结构引线框架封装件,将基岛地线区域做特殊的隔离结构设计,基岛地线设计为隔离孤岛状,同时在地线基岛区域增加相应的“C”形、“L”形、“凹”形、“倒扣”形及长椭圆孔形的锁定孔结构,只对整个引线框架基岛结构上需要焊线的区域进行电镀银层处理,其余区域裸铜进行粗化处理,这样,既保证了基岛地线焊接的安全性,同时又保障了产品的质量及可靠性。
本发明的SOP300mil 8L多基岛隔离结构引线框架封件,在引线框架横向的第一基岛和第二基岛左右两边区域分别设置了基岛共面性平衡台,在引线框架纵向的第一基岛和第二基岛上下两侧相应区域分别设置了基岛支撑筋结构,这种结构,不但保证了引线框架基岛的共面性,使引线框架在生产制作、传递运输等方面的变形等到控制,并且也保证了产品在粘片及焊线站点的工艺稳定性,使得产品质量得到保障。
本发明的SOP300mil 8L多基岛隔离结构引线框架,相对于现有SOP150mil8L基岛隔离引线框架具有基岛面积大,基岛间可调控的隔离间距范围大,产品的包封强度高,同时可承载多个不同功能的芯片或较大尺寸的芯片,产品具有广泛的用途;可大大提高现有产品生产效率,节约大量人力、物力,并且SOP300mil 8L产品的胶体尺寸小,整个产品的材料利用率高。同时,在SOP300mil 8L多基岛引线框架结构设计上进行了优化创新,保持基岛左右两侧无基岛连筋结构设计,同时将位于塑封体附近位置的基岛基岛支撑筋结构设置为梯形,并在其背部增设“U”槽或“V”槽,从而彻底解决掉产品爬电,产品高压放电及中筋上带的产品异常问题,同时也提高了产品质量与可靠性,使产品在低成本、高性价比、用途等方面具有更大的优势,更广阔的市场应用前景。引线框架相关尺寸对比详见表1。
表1本发明框架与现有框架外形相关尺寸对比
实施例
如图1所示,本发明的一种SOP300mil 8L的隔离结构框架封装件,用于数字隔离芯片,IC芯片与外部引脚进行电性连接;SOP300mil 8L多基岛隔离引线框架包括5排28列,共计140个引线框架单元。
如图2~12所示,SOP300mil 8L多基岛隔离结构引线框架本体顶部每组引线框架单元1对应位置处均设有防反孔5,纵向每两个引线框架基岛为一组,构成一个完整的引线框架基岛结构单元图2、图3、图4、图5、图6,每个引线框架单元之间设有长方形的内力消除槽3,每组引线框架单元之间设有冲流道槽2,横向每两组引线框架单元1之间设有内力消除槽3,每组引线框架单元上下引脚两侧设有结构相同的工艺槽4和内力消除槽3。
该引线框架单元1包括从上至下依次排列的第一基岛15和第二基岛16,以及第一基岛15上侧分布呈“蛇头”形、“马蹄”形、“L”形、“T”形、“长条”形、“铲子”形的内引脚22,内引脚22上设置内引脚锁定孔23,内引脚锁定孔包括圆形锁定孔、小椭圆形锁定孔和大椭圆形锁定孔。与框架基岛相连的基岛支撑筋30,位于塑封体6旁边的基岛支撑筋30头部设置为梯形,其背部增设“U”槽31或“V”槽32;
内引脚22与第一基岛15的连接关系如图2至图6所示,内引脚22与第一基岛16相连的连接关系如图2至图6所示;第二基岛16下侧分布呈“T”形、“L”形、“蛇头”形、“长条”形、“马蹄”形、“铲子”形的内引脚22,内引脚22上设置内引脚锁定孔23,内引脚锁定孔23包括圆形锁定孔、小椭圆形锁定孔和大椭圆形锁定孔。
如图2所示,引线框架结构单元中第一基岛15承载区右边区域分别设有一组“C”形的基岛锁定孔24,第一基岛地线隔离孤岛19,分布于内引脚22上的第一基岛地线隔离孤岛19,左边区域设有一组圆形的基岛锁定孔24,第一基岛地线隔离孤岛19,左边区域设置第一基岛共面性平衡台17;第二基岛承载区右边区域设有一组椭圆形的基岛锁定孔24,分布于内引脚上的第二基岛地线隔离孤岛20,左边区域设有一组圆形的基岛锁定孔24,左边区域设置第二基岛共面性平衡台18,第一基岛15与第二基岛16间设置基岛隔离间距21。
如图3所示,引线框架结构单元中第一基岛15的承载区右边区域设有一组“凹”形的基岛锁定孔24,第一基岛地线隔离孤岛19,左边区域设置第一基岛共面性平衡台17,第二基岛16的承载区右边区域设有一组倒“扣”形的基岛锁定孔24,第二基岛地线隔离孤岛20,左边区域设置第二基岛共面性平衡台18,第一基岛15与第二基岛16间设置基岛隔离间距21。
如图4所示,引线框架结构单元中通过与第一基岛15相连的内引脚22上设置第一基岛地线隔离孤岛19,椭圆形的基岛锁定孔24,第一基岛15左边设置第一基岛共面性平衡台17,通过与第二基岛16相连的内引脚22上设置第二基岛地线隔离孤岛20,椭圆形的基岛锁定孔24,第二基岛承载区左边区域设置第二基岛共面性平衡台18,第一基岛15与第二基岛16间设置基岛隔离间距21。
如图5所示,引线框架结构单元中第一基岛15承载区右边区域设置椭圆形的基岛锁定孔24,承载区中心区域设置椭圆形基岛锁定孔24,与第一基岛15相连的内引脚22设置第一基岛地线隔离孤岛19,椭圆形的内引脚锁定孔23,基岛左右两边区域设置第一基岛共面性平衡台17,通过与第二基岛16相连的内引脚22上设置椭圆形内引脚锁定孔23,椭圆形的基岛锁定孔24,第二基岛16承载区左边区域设置第二基岛共面性平衡台18,椭圆形的基岛锁定孔24,第一基岛15与第二基岛16间设置基岛隔离间距21;
如图6所示,引线框架结构单元中第一基岛15承载区右边区域设置椭圆形基岛锁定孔24,与第一基岛15相连的内引脚22设置长椭圆形的内引脚锁定孔23,基岛左边区域设置椭圆形锁定孔24,第一基岛共面性平衡台17,通过与第二基岛16相连的内引脚22上设置长椭圆形内引脚锁定孔23,椭圆形基岛锁定孔24;第二基岛16承载区左边区域设置第二基岛共面性平衡台18,基岛锁定孔24,第一基岛15与第二基岛16间设置基岛隔离间距21;
如图7至图11所示,第一基岛15与第二基岛16的地线隔离孤岛上及基岛锁定孔24旁设置基岛电镀银层26,以及内引脚头部设有内引脚电镀银层25;基岛与内引脚其他区域表面为裸铜,背部设置相应的基岛背部酒窝结构33;第一基岛15与第二基岛16的中心区域为芯片安装区,整个引线框架结构为不打弯平板结构,同时对整个引线框架采用粗化工艺处理,通过如上特殊的结构设计并结合相应的电镀银层,既保证了多基岛引线框架的共面性,基岛地线及内引脚焊线的安全性,又保证了产品的质量及可靠性。同时,第一基岛15分别通过工艺槽4,内力消除槽3与引线框架单元1相连,第二基岛16分别通过工艺槽4、内力消除槽3与引线框架单元1相连,整个引线框架单元基岛左右两侧无基岛连筋结构设计;如此,从而满足SOP300mil 8L多基岛引线框架封装件封装工艺流程及产品爬电距离要求。
如图12至图21所示,一种SOP300mil 8L多基岛隔离结构引线框架封装件,包括一上述引线框架单元1、IC芯片7,第一数字隔离芯片8以及第二数字隔离芯片9,按照图12、图13、图14、图15、图16粘片示意图中芯片的粘片位置,分别在该引线框架第一基岛15,第二基岛16中部的芯片安装区喷置芯片粘接胶10,将IC芯片7,第一数字隔离芯片8以及第二数字隔离芯片9分别粘结在引线框架第一基岛15,第二基岛16中部的芯片安装区;IC芯片7第一表面焊盘通过第一焊线27与内引脚22上的内引脚电镀银层25连接,通过第二焊线28与第一数字隔离芯片8第一表面的芯片互联焊盘相连,第一数字隔离芯片8第一表面通过第三焊线29与第一基岛15上的第一基岛地线隔离孤岛19上的基岛电镀银层26相连,通过第二焊线28与第二数字隔离芯片9第一表面的芯片互联焊盘相连,第二数字隔离芯片9第一表面的芯片焊盘通过第一焊线27与内引脚22上的内引脚电镀银层25连接,通过第三焊线29与第二基岛16上的基岛锁定孔24旁边上的基岛电镀银层26相连;引线框架单元2与IC芯片7,第一数字隔离芯片8,第二数字隔离芯片9的第二表面外部包覆塑封体6。
第一数字隔离芯片8第一表面焊盘通过第一焊线27与内引脚22上的内引脚电镀银层25连接,通过第三焊线29与第一基岛15上“凹”形基岛锁定孔24半包围的第一基岛地线隔离孤岛19上的基岛电镀银层26连接,通过第二焊线28将第一数字隔离芯片8上及第二数字隔离芯片9上第一表面的芯片互联焊盘相连,通过第一焊线27将第二数字隔离芯片9上第一表面的芯片焊盘与内引脚22上的内引脚电镀银层25连通,通过第三焊线29与第二基岛16上“倒扣”形基岛锁定孔24半包围的第二基岛地线隔离孤岛20上的基岛电镀银层26连接,引线框架单元3与第一数字隔离芯片8,第二数字隔离芯片9的第二表面外部包覆塑封体6。
第一数字隔离芯片8第一表面焊盘通过第一焊线27与内引脚22上的内引脚电镀银层25连接,通过第三焊线29与内引脚22上的第一基岛地线隔离孤岛19上的内引脚电镀银层25相连,通过第二焊线28将第一数字隔离芯片8上及第二数字隔离芯片9上第一表面的芯片互联焊盘相连,通过第一焊线27将第二数字隔离芯片9上第一表面的芯片焊盘与内引脚22上的内引脚电镀银层25连通,通过第三焊线29将内引脚22上的第二基岛地线隔离孤岛20上的内引脚电镀银层25连通,引线框架单元4与第一数字隔离芯片8,第二数字隔离芯片9的第二表面外部包覆塑封体6。
IC芯片7第一表面焊盘通过第一焊线27与内引脚22上的内引脚电镀银层25连接,通过第三焊线29与内引脚22上的基岛电镀银层26连通,第一基岛15上椭圆形的基岛锁定孔24左边的基岛电镀银层26连接,通过第二焊线28将IC芯片7第一表面芯片互联焊盘与第一数字隔离芯片8第一表面的芯片互联焊盘连通,第一数字隔离芯片8第一表面通过第三焊线29与第一基岛15上椭圆形的基岛锁定孔24两侧的基岛电镀银层26连通,通过第二焊线28将第一数字隔离芯片8第一表面的芯片互联焊盘与第二数字隔离芯片9第一表面的芯片互联焊盘连通,第二数字隔离芯片9第一表面的芯片焊盘通过第三焊线29与第二基岛16上椭圆形的基岛锁定孔24两侧的基岛电镀银层26连通,通过第一焊线27与内引脚22上的内引脚电镀银层25连接,通过第三焊线29与第二基岛16上的第二基岛地线隔离孤岛20上的基岛电镀银层26连通;引线框架单元5与IC芯片7,第一数字隔离芯片8,第二数字隔离芯片9的第二表面外部包覆塑封体6。
第一数字隔离芯片8第一表面焊盘通过第一焊线27与内引脚22上的内引脚电镀银层25连接,通过第三焊线29与第一基岛15上的椭圆形的基岛锁定孔24两侧的基岛电镀银层26连通,通过第二焊线28将第一数字隔离芯片8上及第二数字隔离芯片9上第一表面的芯片互联焊盘连通,通过第三焊线29将第二数字隔离芯片9第一表面的芯片焊盘与第二基岛16上椭圆形的基岛锁定孔24两侧的基岛电镀银层26连通,通过第一焊线27将第二数字隔离芯片9第一表面的芯片焊盘与内引脚22上的内引脚电镀银层25连接,通过第三焊线29与第二基岛16上的第二基岛地线隔离孤岛20上的基岛电镀银层26连通;引线框架单元6与第一数字隔离芯片8,第二数字隔离芯片9第二表面的外部包覆塑封体6。
如图23所示,本发明SOP300mil 8L多基岛隔离结构引线框架封装件数字隔离芯片互联线焊线方式,按照封装产品焊线线径要求,首先在第二数字隔离芯片9的芯片第一表面互联焊线的焊盘上植一焊球,焊球高度控制在5μm±2μm,然后在第一数字隔离芯片8的芯片第一表面互联焊线的焊盘上设置第一焊点11,其次设置焊线线弧第一拐点高度12,使其线弧高度控制在150μm±30μm之间,然后设置焊线平台长度14,使其线弧平台长度控制在SOP300mil8L多基岛隔离结构引线框架基岛隔离间距21的1倍~2倍的70%,焊线线弧第二拐点高度13,使其该线弧高度控制在150μm±30μm之间,最后按照SOP300mil 8L多基岛隔离引线框架封装件产品焊线线径要求设置数字隔离芯片互联线第二焊点11-1,最终形成焊完线后的完整互联线第二焊线28。
如图24所示,本发明SOP300mil 8L多基岛隔离引线框架多芯片合封封装件生产工艺流程,从晶圆来料检验开始,经过划片减薄、上芯粘片等多个制造站点,最后完成产品包装出货,中间所要经过的站点及相应的工艺流程要求,形成一个完整的生产工艺流程。
本发明的SOP300mil 8L多基岛隔离引线框架多芯片合封封装件,其生产方法如下:
第一步,对客户来料晶圆按照晶圆检验标准及要求进行相应的晶圆检验,完成后将检验合格的客户晶圆输入到封装部减薄划片站点;减薄划片站点使用全自动贴片机对IC芯片7晶圆,第一数字隔离芯片8的晶圆,第二数字隔离芯片9的晶圆分别进行自动贴片到8吋或12吋崩膜环上;按照SOP300mil 8L产品芯片厚度控制在200μm±10μm封装厚度要求,使用全自动减薄机,对IC芯片7的晶圆,第一数字隔离芯片8的晶圆,第二数字隔离芯片9的晶圆依次进行厚度减薄,将如上晶圆从来料厚度725μm±20μm的厚度按200μm±10μm的厚度控制要求进行自动减薄,之后使用全自动贴片&揭膜机依次对已减薄好的IC芯片7的晶圆,第一数字隔离芯片8的晶圆、第二数字隔离芯片9的晶圆进行自动贴片&揭膜,贴片&揭膜完成后将其依次放置到温度在60℃±5℃的烘箱中烘烤5mins~10mins;烘烤完成后利用全自动划片机把IC芯片7的晶圆,第一数字隔离芯片8的晶圆、第二数字隔离芯片9的晶圆分别依次切割成单个的IC芯片7,第一数字隔离芯片8,第二数字隔离芯片9;然后利用高压气枪冲吹掉已切割IC芯片7、第一数字隔离芯片8和第二数字隔离芯片9上的废渣、水渍,之后依次进行二光%检验,检验时将存在产品质量缺陷的IC芯片7、第一数字隔离芯片8和第二数字隔离芯片9进行相应的标识,以便后站点在产品封装时准确识别,完成后将检验合格IC芯片7、第一数字隔离芯片8和第二数字隔离芯片9输送到上芯站点。
第二步,上芯站点在产品粘片时利用具有三个或两个粘接头功能的一连三或一连二全自动上芯机,自动吸取一条本发明的SOP300mil 8L多基岛隔离引线框架置于上芯机传送导轨上,通过上芯粘片机自动传动系统将该引线框架自动传输到上芯粘片机工作台中央并自动夹紧。
对于SOP300mil 8L多基岛隔离结构引线框架封装件,上芯粘片机的点胶机械手在SOP300mil 8L多基岛隔离引线框架单元2的第一基岛15及第二基岛16上的芯片安装区按照图12、图13、图14、图15、图16粘片位置要求,分别依次点上适量粘接胶,使用具有三个或两个粘接头的全自动上芯粘片机,并依据上芯粘片前已设置好的上芯粘片程序并按照图17、图18、图19、图20、图21粘片要求依次通过第一个粘接头分别粘取IC芯片17中的1只芯片放置于芯片粘接胶10上,通过第二个粘接头分别粘取第一数字隔离芯片8中的1只芯片放置于芯片粘接胶10上,通过第三个粘接头分别粘取第二数字隔离芯片9中的1只芯片放置于芯片粘接胶10上,按此顺序完成所需产品的粘片数量,之后采用上芯粘片一次固化工艺在高温烘箱防离层烘烤使粘接胶固化,达到芯片与引线框架基岛牢固粘合,烘烤完成后将上芯粘片后的产品输送到压焊站点进行产品焊线。
第三步,对于SOP300mil 8L多基岛隔离结构引线框架封装件产品,在压焊焊线先前进行等离子清洗,清理多基岛隔离结构引线框架上及IC芯片7、第一数字隔离芯片8和第二数字隔离芯片9上的污染物,提升产品焊线时的产品质量及可靠性,之后使用全自动超声波焊线机按照SOP300mil 8L引线框架封装件焊线示意图17、图18、图19、图20、图21及相关焊线要求将IC芯片7,第一数字隔离芯片8和第二数字隔离芯片9的第一表面焊盘与引线框架内引脚22、地线隔离孤岛及引线框架基岛隔离区域的电镀银层用相应的焊线键合起来,按此方式,完成SOP300mil 8L所需数量的产品焊线,待产品焊线完成后通过三光%检验,将存在质量缺陷的产品在引线框架旁边做标识,便于后站点识别,之后送入塑封站点进行产品包封。
第四步,产品在塑封包封前先进行塑封前的等离子清洗处理,消除多基岛隔离结构引线框架及IC芯片7、第一数字隔离芯片8和第二数字隔离芯片9上的污染物,引线框架基岛上的氧化物等物质,提升包封后的产品质量及可靠性,之后使用全自动包封机,选用相应规格的塑封料完成SOP300mil 8L产品的包封,然后将塑封包封完的SOP300mil 8L产品送入后固化高温烘箱中进行固化,烘箱温度设置在170℃±10℃,烘烤时间控制在8h±0.5h,待SOP300mil 8L产品完成后固化烘烤后将其送入回流焊炉进行一次回流焊工艺处理,对SOP300mil 8L产品进行赛选,将存在质量异常的SOP300mil 8L产品赛选出来并在产品胶体表面上进行标识,以便封装部后站点在SOP300mil 8L引线框架封装件产品分离时剔除,按此生产方式,从而保证了产品的质量及可靠性,之后将产品送入锡化站点进行产品锡化处理。
第五步,将上站点完成的SOP300mil 8L引线框架封装件产品先利用热煮软化工艺进行去溢料处理,之后再进行锡化、锡化后烘烤工艺流程处理,完成后将该产品送入打印站点进行产品打印。
第六步,打印站点利用全自动激光打印机按照相应的打印规范及客户对产品的需求对锡化处理完的SOP300mil 8L引线框架封装件进行产品打印,完成后将该产品送入切筋站点。
第七步,在切筋站点利用全自动切筋成形一体机设备,在设备运行动作中增加带预切的工位,先利用切筋模具对SOP300mil 8L引线框架封装件产品做一个预冲切的动作,将引线框架基岛上的基岛支撑筋结构从其背部的“U”槽或“V”槽位置处冲切开,再利用SOP300mil 8L切筋模具进行产品切中筋工艺处理,之后按四步进行产品成型分离工艺处理,第一步先进行SOP300mil 8L引线框架封装件产品引脚的预成型处理,第二步进行该产品引脚的成形处理,第三步将SOP300mil 8L引线框架封装件产品八个内引脚22切断,第四步骤将与SOP300mil 8L引线框架封装件产品工艺槽4,内力消除槽3相连接的引脚切断,按此方式完成SOP300mil 8L引线框架封装件产品分离,之后再进行包装前烘烤即得封装件成品,最后包装出货,完成整个SOP300mil 8L引线框架封装件产品的封装。
本发明的SOP150mil8L引线框架封装件的生产方法,减划站点增设了二光%检验工艺流程要求,确保了减划站点产品的质量及可靠性。
上芯粘片站点利用具有三个或两个粘接头功能的一连三或一连二全自动上芯机,一次固化烘烤工艺,缩短了产品上芯粘片的时间,提高了上芯粘片的工作效率,降低了产品的封装成本,更重的是上芯站点采用一次固化烘烤工艺,不但解决了上芯烘烤对IC芯片7,第一数字隔离芯片8和第二数字隔离芯片9及多基岛隔离引线框架的沾污、氧化等问题,更重的是确保了上芯粘片后的产品质量及可靠性。
压焊前采用等离子清洗及压焊焊线完成后的三光%检验工艺流程,确保了压焊站点产品焊线后的质量及可靠性。
塑封前采用等离子清洗工艺对焊线后产品的处理,不但消除了多基岛隔离引线框架及IC芯片1,第一数字隔离芯片8和第二数字隔离芯片9的污染物,框架基岛氧化等影响产品质量及可靠性的因素,而且对塑封后的产品质量及可靠性提供了强有力的保证,同时在产品后固化后增设的回流焊一次工艺,锡化采用热煮软化工艺处理要求,使得产品质量及可靠性得到了充分的保证,对产品质量及可靠性更加有利。
切筋站点在切中筋前采用的先进行预冲切动作,再进行切中筋,之后进行引脚成形,最后进行引脚切断的工艺,这一系列工艺处理步骤不但有效解决掉了多基岛隔离结构引线框架封装件基岛支撑筋结构在切筋站点切除不掉,中筋上带的风险,而且也满足了切筋站点产品的工艺要求,又满足了多基岛隔离结构引线框架无基岛连筋特殊结构设计在产品切筋成型时的工艺要求,并且也充分保证了切筋站点的产品质量及可靠性。
Claims (10)
1.一种SOP300mil 8L的隔离结构框架封装件,其特征在于,包括SOP300mil 8L引线框架单元(1);
所述SOP300mil 8L引线框架单元(1)上呈矩阵式排列设置有140个引线框架单元;
横向每两个引线框架单元为一组,每组的两个引线框架单元之间设有冲流道槽(2),横向每组引线框架单元的两侧设有内力消除槽(3),纵向每组引线框架单元的两侧设有工艺槽(4);横向每四组引线框架单元之间设有内力消除槽(3);
引线框架单元包括从上至下依次排列的第一基岛(15)和第二基岛(16),第一基岛(15)和第二基岛(16)上均设置有内引脚(22)用于电性连接;所述第一基岛(15)的两侧设置有第一基岛共面性平衡台(17),所述第二基岛(16)的两侧设置有第二基岛共面性平衡台(18);所述第一基岛(15)和第二基岛(16)上均设置有基岛支撑筋(30);所述第一基岛和第二基岛上均设有基岛电镀银层(26),内引脚上设置有内引脚电镀银层(25),通过焊线将对应的基岛电镀银层(26)和内引脚电镀银层(25)相连接;所述第一基岛(15)和第二基岛(16)上均设置有基岛锁定孔(24);
第一基岛和第二基岛中部区域为芯片安装区,芯片安装区安装IC芯片(7)、第一数字隔离芯片(8)和第二数字隔离芯片(9);IC芯片(7)、第一数字隔离芯片(8)和第二数字隔离芯片(9)通过互联焊线与对应内引脚(22)进行电性连接,互联焊线的数量范围为一条至四条;
所述IC芯片(7)、第一数字隔离芯片(8)和第二数字隔离芯片(9)与第一基岛和第二基岛外部包覆塑封体(6)。
2.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,所述内引脚(22)呈蛇头形、马蹄形、L形、T形、鸭嘴形、长条形或铲子形。
3.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,所述内引脚上均设置有内引脚锁定孔(20),内引脚锁定孔(23)包括圆形锁定孔、小椭圆形锁定孔和大椭圆形锁定孔。
4.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,基岛锁定孔(24)包括圆形锁定孔、椭圆形锁定孔、凹形锁定孔和倒扣形锁定孔。
5.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,所述SOP300mil 8L引线框架单元(1)的整体尺寸为269.6000×83.0000×0.2540mm。
6.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,所述SOP300mil 8L引线框架单元(1)的顶部设有防反孔(5)。
7.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,定位孔到引线框架片角剪口距离,始端为7.0200mm,末端为11.8800mm。
8.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,所述IC芯片(7)、第一数字隔离芯片(8)和第二数字隔离芯片(9)通过芯片粘接胶(10)安装在芯片安装区。
9.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,所述基岛支撑筋(30)呈梯形结构,基岛支撑筋(30)的背部设置有背部U形槽(31)或背部V形槽(32)。
10.根据权利要求1所述的一种SOP300mil 8L的隔离结构框架封装件,其特征在于,所述焊线为金线、铜线或银合金线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210857088.3A CN115172318A (zh) | 2022-07-20 | 2022-07-20 | 一种SOP300mil 8L的隔离结构框架封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210857088.3A CN115172318A (zh) | 2022-07-20 | 2022-07-20 | 一种SOP300mil 8L的隔离结构框架封装件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115172318A true CN115172318A (zh) | 2022-10-11 |
Family
ID=83494858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210857088.3A Pending CN115172318A (zh) | 2022-07-20 | 2022-07-20 | 一种SOP300mil 8L的隔离结构框架封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115172318A (zh) |
-
2022
- 2022-07-20 CN CN202210857088.3A patent/CN115172318A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101694837B (zh) | 一种双排引脚的四面扁平无引脚封装件及其生产方法 | |
CN102074540B (zh) | 矩阵式dip引线框架、该框架的ic封装件及其生产方法 | |
US20070222040A1 (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same | |
CN103021994A (zh) | 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺 | |
CN104934405A (zh) | 基于dip多基岛的引线框架及用其制造封装件的方法 | |
US6242283B1 (en) | Wafer level packaging process of semiconductor | |
CN102437141B (zh) | 密节距小焊盘铜线键合单ic芯片封装件及其制备方法 | |
CN110690189A (zh) | 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法 | |
CN102522383A (zh) | 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 | |
CN114899154B (zh) | 一种高效率双面散热功率模块封装方法 | |
CN102522391A (zh) | 一种具有接地环的e/LQFP堆叠封装件及其生产方法 | |
CN102522392A (zh) | 一种具有接地环的e/LQFP平面封装件及其生产方法 | |
US6114760A (en) | Ball grid array (BGA) semiconductor package member | |
CN102543931B (zh) | 一种中心布线双圈排列单ic芯片封装件的制备方法 | |
CN209896054U (zh) | 引线框、引线框阵列及封装结构 | |
CN115172318A (zh) | 一种SOP300mil 8L的隔离结构框架封装件 | |
CN115188732A (zh) | 一种SOP300mil6L的隔离结构框架封装件和制造方法 | |
CN111799251B (zh) | 采用多芯片堆叠结构的功率分立器件及其制备方法 | |
CN202394966U (zh) | 一种具有接地环的e/LQFP堆叠封装件 | |
CN111885849A (zh) | 一种qfp封装芯片焊接方法 | |
CN112563233A (zh) | 一种平面封装件及其生产方法 | |
CN202394965U (zh) | 一种具有接地环的e/LQFP平面封装件 | |
CN212257384U (zh) | 一种引线框架及fc-qfn封装体 | |
CN221812093U (zh) | 一种无引脚半导体封装器件 | |
CN217983330U (zh) | 一种带有预成型高铜柱的sip封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |