JPH0567692A - 薄膜パツケージ - Google Patents

薄膜パツケージ

Info

Publication number
JPH0567692A
JPH0567692A JP4046553A JP4655392A JPH0567692A JP H0567692 A JPH0567692 A JP H0567692A JP 4046553 A JP4046553 A JP 4046553A JP 4655392 A JP4655392 A JP 4655392A JP H0567692 A JPH0567692 A JP H0567692A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor device
lead
leads
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4046553A
Other languages
English (en)
Inventor
Neil R Mclellan
アール．マツクレラン ネイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0567692A publication Critical patent/JPH0567692A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置用の低価格で、薄く軽い薄膜パッ
ケージを得る。 【構成】 上下、２枚の樹脂薄膜（１２，１３）によっ
て半導体装置（１０）を挟み込み、外部接続用のリード
（１１）が突出するようにして、樹脂同志およびリード
との間に超音波ボンディングによって気密封止を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
であり、更に詳細にはパッケージ材料に薄い柔軟な膜を
用いたパッケージに関するものである。
【０００２】
【従来の技術】常に、より高度な回路基板密度を要求し
てきた結果、薄い断面形状を有する小型の半導体装置が
得られるようになっている。基板のスペースを考慮する
ことは、従来から二次元的な視点から行われており、薄
いパッケージを追及する動機は二次的なものとして捉え
られている。しかし、メモリカード、スマートカード、
エミュレータカード等の製品に関する密度の問題を考え
る電子工業界では、パッケージの薄さが重要な因子とな
っている。
【０００３】従来技術のパッケージにはナショナルセミ
コンダクタ社のＴａｐｅＰａｋTM、テープ自動化ボンデ
ィング（ＴＡＢ）、デュアルインライン（ＤＩＰ）パッ
ケージ、そして小型アウトラインパッケージ（ＳＯＰ）
等の従来からのパッケージングが含まれる。ＴＡＢパッ
ケージは半導体チップをカプセル封入するのに液体樹脂
を使用している。従来技術のパッケージはチップをリー
ドフレームへ接続するのにワイヤボンドを使用してい
る。ＴａｐｅＰａｋTMはパッケージの四辺に沿って接続
部が設けられている。
【０００４】
【発明の概要】本発明は、半導体装置が２枚の薄い樹脂
膜の層間に挟まれた形状の半導体パッケージに関するも
のである。前記膜は上記装置を雰囲気から気密封止し、
装置に機械的な強度を与え、薄い断面形状を実現し、更
に軽い装置を実現している。本パッケージは標準的なパ
ッケージ法と比較して、低価格である。
【０００５】上記の半導体装置は半導体ダイや集積回路
であり、それは“チップ・アップ”または“チップ・ダ
ウン”のいずれかの配置にあって、“バンプ”コンタク
トを有するものである。バンプとリードとの間のストレ
スを最小化するために、支持リングと一緒にオフセット
リードを使用することができる。
【０００６】本発明によって得られる技術的な進歩は本
発明の目的と共に、以下の図面を参照した本発明の好適
実施例に関する説明と、既出の特許請求の範囲に示され
た本発明の新規な特徴とから、明かになるであろう。
【０００７】
【実施例】図１は半導体装置の薄膜パッケージを示して
いる。半導体ダイ１０はそれの上に複数個のバンプコン
タクト１５を有している。各々のバンプコンタクトにリ
ード１１が取り付けられている。半導体ダイの裏面１０
ａは、例えばフィリップス社６６によって製造された登
録商品である薄膜柔軟材料のリトン（Ｒｙｔｏｎ）でで
きた薄膜で覆われている。この膜は０．１２７ｍｍ
（０．００５インチ）の厚さのシートとして得られる。
素材はポリフェニレン・サルファイド樹脂である。この
半導体ダイとリード１１の下側もまた樹脂膜で覆われて
いる。この膜とリードとの間には矢印ＡとＢで示された
領域で超音波ボンディングが施されている。追加的に、
リードは図１に示されたように、下膜の周りに折り畳ま
れている。１つの実施例では、リードはパラジウムをメ
ッキしたリードフレームでできている。
【０００８】図２は図１の装置の平面図であり、集積回
路上の典型的なリードの配置を示している。リード１１
は装置１０の周辺に配置され、装置の側辺から外へ延び
出ている。樹脂膜は、集積回路への外部電気的コンタク
トを提供するリード端１１ａを除いて、装置とリードと
を覆っている。リードの数とリードの配置とは厳密なも
のではなく、装置構成に依存して半導体装置の周辺に配
置される。
【０００９】本パッケージは軽量であって、１つの実施
例では厚さ約０．７６２ｍｍ（０．０３インチ）であ
る。本薄膜パッケージを施された装置は電気的にも、機
械的にも正しく動作し、多くの例では標準的なエポキシ
でモールドされた装置よりも清浄で封止の優れた装置を
提供している。リードはんだコーティングにおける２５
０℃のはんだ液中で、あるいは貯蔵中で機械的な劣化は
観測されていない。
【００１０】このパッケージのためのプロセスの流れ
は、ウエハをリードフレームまたはリードへタブボンデ
ィング（tab bonding ）すること、その装置とリードと
を２枚の膜の間に置くこと、そしてリードの周辺で膜を
超音波封止することの各工程を含んでいる。膜はリード
の間で膜自体に対し、またリードに対して接着し、気密
封止を形成している。膜の封止は、連続したリードフレ
ームストリップ上の複数個の装置を分離する前に行われ
る。封止の後に、装置は刻印され、その後、試験に先立
って個々の装置に分離される。
【００１１】図３は薄膜パッケージの第２の実施例を示
している。半導体装置または集積回路２０はその上に複
数個のコンタクト２１を有している。このコンタクトに
リード２２がボンディングされ、リードは半導体装置の
面に向かって傾斜をもたされている。その後、上膜２３
と下膜２４とが装置の周辺で封止され、またリード２２
に対して封止される。
【００１２】図４は薄膜パッケージの別の実施例であ
る。半導体装置３０がコンタクト面を上にしてマウント
されている。リードがこれらのコンタクトに接続され、
次に半導体装置の面内にくるように下方へ折り曲げられ
る。絶縁材料の支持リング３３が半導体装置の面内にあ
るリードの部分３２ｂの上に取り付けられ、それはコン
タクト３１へボンドされたリードの部分３２ａの上に延
びている。リード３２と支持リング３３との上に樹脂膜
３４が取り付けられ、半導体装置３０の下側にも第２の
膜３５が取り付けられる。支持リング３３はコンタクト
３１とリード端３２ａとの接合部に加わるストレスまた
は圧力を解放し、最小化する。支持リングの利用はワイ
ヤボンドされた装置でも可能である。リングは装置の周
囲に完全に広がってもよいし、リード／コンタクトのエ
リアだけに設けられてもよい。
【００１３】以上の説明に関して更に以下の項を開示す
る。 (1) 半導体装置の薄膜パッケージであって、半導体装
置、第１の端が前記半導体装置に取り付けられ、第２の
端が前記半導体装置から外部へ延びている複数個のリー
ド、前記半導体ダイとリードの一方の面上の第１の薄
膜、前記半導体ダイとリードの、前記第１の薄膜と反対
側の面上の第２の薄膜、を含み、前記第１と第２の薄膜
が前記リードの間では互いに接着され、また前記リード
に対して接着されて、前記半導体装置に対する封止され
た薄膜パッケージを形成し、前記第２の端が前記薄膜パ
ッケージから外部へ延び出している、半導体装置の薄膜
パッケージ。
【００１４】(2) 第１項記載の薄膜パッケージであっ
て、前記第１と第２の薄膜が、互いに、また前記複数個
のリードに対して、超音波ボンディングされている薄膜
パッケージ。
【００１５】(3) 第１項記載の薄膜パッケージであっ
て、前記第２のリード端が前記ボンディングされた薄膜
から延び出し、前記膜パッケージの部分を廻って折り返
されている薄膜パッケージ。
【００１６】(4) 第１項記載の薄膜パッケージであっ
て、リード端が半導体装置に取り付けられている領域に
おいて前記薄膜を支持する金属リングを前記薄膜パッケ
ージの中に含む薄膜パッケージ。
【００１７】(5) 第１項記載の薄膜パッケージであっ
て、前記薄膜がポリフェニレン・サルファイド樹脂であ
る薄膜パッケージ。
【００１８】(6) 第１項記載の薄膜パッケージであっ
て、前記リードが前記半導体装置に対してタブボンディ
ングで接続されている薄膜パッケージ。
【００１９】(7) 第１項記載の薄膜パッケージであっ
て、前記半導体装置のリードが連続したリードフレーム
ストリップから切り離される前に、前記薄膜が取り付け
られ、前記半導体装置を封止することが行われる薄膜パ
ッケージ。
【００２０】(8) 半導体装置の薄膜パッケージであっ
て、半導体装置、第１の端が前記半導体装置に取り付け
られ、第２の端が前記半導体装置から外部へ延びている
複数個のリード、前記半導体ダイとリードの一方の面上
の第１の薄膜、前記半導体ダイとリードの、前記第１の
薄膜と反対側の面上の第２の薄膜、前記薄膜パッケージ
の中にあって、前記リード端が前記半導体装置へ取り付
けられている領域において前記薄膜を支持する金属リン
グ、を含み、前記第１と第２の薄膜が前記リードの間で
は互いに接着され、また前記リードに対して接着され
て、前記半導体装置に対する封止された薄膜パッケージ
を形成し、前記第２の端が前記薄膜パッケージから外部
へ延び出している、半導体装置の薄膜パッケージ。
【００２１】(9) 第８項記載の薄膜パッケージであっ
て、前記第１と第２の薄膜が、互いに、また前記複数個
のリードに対して、超音波ボンディングされている薄膜
パッケージ。
【００２２】(10) 第８項記載の薄膜パッケージであっ
て、前記第２のリード端が前記ボンディングされた薄膜
から延び出し、前記膜パッケージの部分を廻って折り返
されている薄膜パッケージ。
【００２３】(11) 第８項記載の薄膜パッケージであっ
て、前記薄膜がポリフェニレン・サルファイド樹脂であ
る薄膜パッケージ。
【００２４】(12) 第８項記載の薄膜パッケージであっ
て、前記リードが前記半導体装置に対してタブボンディ
ングで接続されている薄膜パッケージ。
【００２５】(13) 第８項記載の薄膜パッケージであっ
て、前記半導体装置のリードが連続したリードフレーム
ストリップから切り離される前に、前記薄膜が取り付け
られ、前記半導体装置を封止することが行われる薄膜パ
ッケージ。
【００２６】(14) 半導体装置の薄膜パッケージを作製
する方法であって、リードフレーム上のリードを、ＴＡ
Ｂボンドバンプを形成された半導体ウエハへタブボンド
接続すること、前記半導体装置とリードの、対向する両
面へ薄膜材料を取り付けること、前記薄膜材料を超音波
ボンディングによって封止して、前記半導体装置とリー
ドの一部とをカプセル封入すること、の工程を含む方
法。
【００２７】(15) 第１４項記載の方法であって、前記
半導体装置とリードの一部を薄膜パッケージの中へ封止
する前に、リードの一部分の上に支持リングをマウント
する工程を含む方法。
【００２８】(16) 第１４項記載の方法であって、個々
の半導体装置を切り離す前に、前記薄膜が連続したリー
ドフレームストリップ上の複数個の半導体装置に対して
取り付けられる方法。
【００２９】(17) 半導体装置１０上へ低価格ＴＡＢ接
続を用い、前記装置を樹脂の薄膜１２，１３の間に挟
み、封入された薄く軽い半導体装置パッケージを形成す
ることによって、薄膜パッケージが作製される。
【図面の簡単な説明】
【図１】本発明のパッケージの断面図。
【図２】図１の平面図。
【図３】コンタクト面を上にした半導体ダイのパッケー
ジの断面図。
【図４】オフセットリードと支持リングを備えたパッケ
ージの断面図。
【符号の説明】
１０ 半導体ダイ １０ａ 裏面 １１ リード １１ａ リード端 １５ バンプコンタクト ２０ 集積回路 ２１ コンタクト ２２ リード ２３ 上膜 ２４ 下膜 ３０ 半導体装置 ３１ コンタクト ３２ リード ３３ 支持リング ３４ 第１の樹脂膜 ３５ 第２の膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の薄膜パッケージであって、 半導体装置、 第１の端が前記半導体装置に取り付けられ、第２の端が
    前記半導体装置から外部へ延びている複数個のリード、 前記半導体ダイとリードの一方の面上の第１の薄膜、 前記半導体ダイとリードの、前記第１の薄膜と反対側の
    面上の第２の薄膜、 を含み、 前記第１と第２の薄膜が前記リードの間では互いに接着
    され、また前記リードに対して接着されて、前記半導体
    装置に対する封止された薄膜パッケージを形成し、前記
    第２の端が前記薄膜パッケージから外部へ延び出してい
    る、 半導体装置の薄膜パッケージ。
  2. 【請求項２】 半導体装置の薄膜パッケージを作製する
    方法であって、 リードフレーム上のリードを、ＴＡＢボンドバンプを形
    成された半導体ウエハへタブボンド接続すること、 前記半導体装置とリードの、対向する両面へ薄膜材料を
    取り付けること、 前記薄膜材料を超音波ボンディングによって封止して、
    前記半導体装置とリードの一部とをカプセル封入するこ
    と、 の工程を含む方法。
JP4046553A 1991-03-04 1992-03-04 薄膜パツケージ Pending JPH0567692A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/664,170 US5130783A (en) 1991-03-04 1991-03-04 Flexible film semiconductor package
US664170 1991-03-04

Publications (1)

Publication Number Publication Date
JPH0567692A true JPH0567692A (ja) 1993-03-19

Family

ID=24664867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4046553A Pending JPH0567692A (ja) 1991-03-04 1992-03-04 薄膜パツケージ

Country Status (6)

Country Link
US (1) US5130783A (ja)
EP (1) EP0502710B1 (ja)
JP (1) JPH0567692A (ja)
KR (1) KR100263723B1 (ja)
DE (1) DE69212185T2 (ja)
TW (1) TW212250B (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
WO1994003036A1 (en) 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
JP3378338B2 (ja) * 1994-03-01 2003-02-17 新光電気工業株式会社 半導体集積回路装置
EP0956745A1 (en) 1995-09-18 1999-11-17 Tessera, Inc. Microelectronic lead structures with dielectric layers
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5786988A (en) * 1996-07-02 1998-07-28 Sandisk Corporation Integrated circuit chips made bendable by forming indentations in their back surfaces flexible packages thereof and methods of manufacture
US5877555A (en) * 1996-12-20 1999-03-02 Ericsson, Inc. Direct contact die attach
DE19653782A1 (de) * 1996-12-21 1998-07-02 Mci Computer Gmbh Halbleiter-Bauelement
US6478229B1 (en) 2000-03-14 2002-11-12 Harvey Epstein Packaging tape with radio frequency identification technology
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007479A (en) * 1976-03-29 1977-02-08 Honeywell Information Systems, Inc. Fixture for an integrated circuit chip
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4870476A (en) * 1986-02-13 1989-09-26 Vtc Incorporated Integrated circuit packaging process and structure
US5254811A (en) * 1988-09-30 1993-10-19 Raychem Limited Hybrid microchip bonding article
DE3838085A1 (de) * 1988-11-10 1990-05-17 Rheinmetall Gmbh Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
JPH02240956A (ja) * 1989-02-03 1990-09-25 Motorola Inc プラスチックカプセル収納集積回路デバイスおよびその製造方法
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits

Also Published As

Publication number Publication date
TW212250B (ja) 1993-09-01
EP0502710B1 (en) 1996-07-17
EP0502710A1 (en) 1992-09-09
DE69212185D1 (de) 1996-08-22
DE69212185T2 (de) 1996-11-21
US5130783A (en) 1992-07-14
KR100263723B1 (ko) 2000-09-01
KR920018878A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
JPH0567692A (ja) 薄膜パツケージ
US5696033A (en) Method for packaging a semiconductor die
JP4369216B2 (ja) マルチチップパッケージおよびマルチチップパッケージの製造方法
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US7205651B2 (en) Thermally enhanced stacked die package and fabrication method
US5826328A (en) Method of making a thin radio frequency transponder
US5600181A (en) Hermetically sealed high density multi-chip package
TW386272B (en) Wafer level and chip size packaging
US6833287B1 (en) System for semiconductor package with stacked dies
US6836012B2 (en) Semiconductor package and method of manufacturing the same
KR970030728A (ko) 수지패키지를 갖는 장치 및 그 제조방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JPH08148644A (ja) 樹脂封止型半導体装置
US7642638B2 (en) Inverted lead frame in substrate
JP2895920B2 (ja) 半導体装置及びその製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US5136367A (en) Low cost erasable programmable read only memory package
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
CN114530422A (zh) 堆叠式半导体封装结构及其制法
US7579680B2 (en) Packaging system for semiconductor devices
JPH04100265A (ja) 樹脂封止型半導体装置
JPH11162998A (ja) 半導体装置およびその製造方法
JP2003086610A (ja) 樹脂封止半導体装置およびその製造方法
JPH0547835A (ja) 半導体装置の実装構造
JPS639372B2 (ja)