JP3378338B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP3378338B2
JP3378338B2 JP03105994A JP3105994A JP3378338B2 JP 3378338 B2 JP3378338 B2 JP 3378338B2 JP 03105994 A JP03105994 A JP 03105994A JP 3105994 A JP3105994 A JP 3105994A JP 3378338 B2 JP3378338 B2 JP 3378338B2
Authority
JP
Japan
Prior art keywords
base film
semiconductor chip
protective film
integrated circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03105994A
Other languages
English (en)
Other versions
JPH07240433A (ja
Inventor
茂次 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP03105994A priority Critical patent/JP3378338B2/ja
Priority to KR1019950002216A priority patent/KR100206026B1/ko
Priority to DE69527165T priority patent/DE69527165T2/de
Priority to EP95301326A priority patent/EP0670596B1/en
Publication of JPH07240433A publication Critical patent/JPH07240433A/ja
Priority to US08/919,044 priority patent/US5904488A/en
Priority to US08/919,047 priority patent/US6011300A/en
Application granted granted Critical
Publication of JP3378338B2 publication Critical patent/JP3378338B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ベアチップ状態でのチップの動作テストの
容易化を意図した半導体集積回路装置に関する。
【０００２】
【背景説明】一般に、ベアチップ、すなわちウエハから
切り出された状態の半導体チップは、プラスチックやセ
ラミック等で恒久的にパッケージングされた後に、初期
検査のスクリーニングテスト（欠陥品をふるい分ける試
験）にまわされ、テストに合格したもの（品質保証され
たもの）だけが出荷されているが、近年、マルチチップ
モジュール（以下「ＭＣＭ」）の急速な市場拡大に伴っ
て、半導体チップの状態での品質保証も求められるよう
になってきた。
【０００３】ここで、ＭＣＭとは、複数個のＩＣやＬＳ
Ｉの半導体チップを高密度配線基板上に直接搭載するこ
とによって、パッケージ間の信号伝達遅れを排除し、チ
ップのもつ特性を最大限に引き出そうとする実装技術で
あり、シリコンの特性改善といった既存技術によるシス
テム性能向上の限界を打破することのできる将来性のあ
る技術である。
【０００４】
【従来の技術】半導体チップ状態での従来のテストは、
半導体チップの電極端子に検査用のプローブを接触させ
て行ったり、又は、半導体チップを半導体パッケージに
搭載してから行っていた。
【０００５】
【発明が解決しようとする課題】ところで、上述したよ
うに、複数の半導体チップを１つの基板に搭載するＭＣ
Ｍにあっては、個々のチップの良否が完成品の歩留りに
直接的に影響するため、半導体チップ状態での品質保証
が求められ、半導体チップ用の専用ソケット（テスト時
だけに使用される一時的なソケット）を用いた試験が行
われるが、半導体チップの電極端子サイズや電極端子の
間隔はきわめて微小であるから、専用ソケットの端子サ
イズや端子間隔を半導体チップの電極端子サイズや電極
端子の間隔に正確に一致させることが困難で、専用ソケ
ットの開発コストがかさむといった問題点がある。
【０００６】また、半導体チップ状態でスクリーニング
テストを行う際には、搬送作業や梱包作業の際に静電ダ
メージなどの外部障害を受けやすく、品質保証の信頼性
が損なわれるといった問題点がある。
【０００７】
【目的】そこで、本発明は、半導体チップの電極端子と
の接触を容易に行うことができ、且つ、搬送作業や梱包
作業の際の半導体チップへの外的な障害を受けにくくし
て品質保証の信頼性向上を図ることができると共に、容
易に半導体チップを取り外すことができる新規な半導体
集積回路装置の提供を目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、絶縁性を有する材料からなるベースフィルムと、該
ベースフィルム上に形成された所要形状の配線パターン
と、前記ベースフィルム上に載置され、且つ前記配線パ
ターンの一端に電極端子が当接された半導体チップと、
該半導体チップと前記配線パターンの一端側とを覆って
前記ベースフィルム上に貼着された絶縁性及び柔軟性を
有する保護フィルムとを備えたことを特徴とする。
【０００９】請求項２に記載の発明は、絶縁性を有する
材料からなるベースフィルムと、該ベースフィルムの半
導体チップ載置面とは反対側の面に形成され、且つ、前
記ベースフィルムを貫通して前記半導体チップ載置面に
一端側を露出させた所要形状の配線パターンと、前記ベ
ースフィルム上に載置され、且つ前記配線パターンの一
端に電極端子が当接された半導体チップと、該半導体チ
ップを覆って前記ベースフィルム上に貼着された絶縁性
及び柔軟性を有する保護フィルムとを備えたことを特徴
とする。
【００１０】請求項３に記載の発明は、請求項１又は請
求項２記載の発明において、前記半導体チップを、前記
保護フィルムとベースフィルムとで真空状態に被覆した
ことを特徴とする。請求項４に記載の発明は、請求項
１、請求項２又は請求項３記載の発明において、前記保
護フィルムとベースフィルムとを、接着剤又は熱圧着に
よって貼着したことを特徴とする。
【００１１】
【作用】請求項１記載の発明では、ベースフィルムと保
護フィルムによって半導体チップが完全に覆われ、搬送
作業や梱包作業の際に生じる静電ダメージなどの外的障
害から半導体チップを保護することができる。また、ス
クリーニングテスト用の専用ソケットの端子サイズや端
子間隔は、配線パターンの他端側のパターン幅やパター
ン間隔に一致させればよく、かかるパターン幅やパター
ン間隔は自由に設計できるから、専用ソケットを種類の
異なる半導体チップで共用化でき、専用ソケットの開発
コストを低減することができる。
【００１２】請求項２記載の発明では、請求項１記載の
発明の上記作用に加え、配線パターンがベースフィルム
の裏面（保護フィルムの貼着面とは反対側の面）に形成
されるので、スクリーニングテスト用の専用ソケットの
端子と接触させる配線パターンの露出処理、すなわち同
配線パターンを保護フィルムから露出させるための保護
フィルムの部分的な剥離作業が不要であり、コストの低
減が図られる。
【００１３】請求項３記載の発明では、爪等によってベ
ースフィルムと保護フィルムとの間に隙間を開けるだけ
で、両者が簡単に剥離され、半導体チップの取り出し作
業が容易化される。請求項４記載の発明では、接着剤又
は熱圧着によって保護フィルムとベースフィルムの間が
貼着され、両フィルム間の接着状態が長期にわたって保
たれる。したがって、外気等の影響を受けることなく半
導体チップの安定的な長期保存が可能になる。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。第１実施例 図１〜図３は本発明に係る半導体集積回路装置の第１実
施例を示す図である。まず、本実施例の構造を説明す
る。図１において、１はベースフィルムであり、ベース
フィルム１には、例えば、ポリエステル系やポリプロピ
レン系又はポリイミド系といった絶縁性を有する材料が
用られる。
【００１５】ベースフィルム１の上には、例えば、銅箔
をエッチング、又は導電ペースト（Ａｕ系、Ａｇ系、Ｃ
ｕ系、Ｎｉ系又はSolder系など）若しくはメッキや蒸
着、スパッタ法などによって、配線パターン２〜５が形
成されており、そのパターン形状は、符号２の配線パタ
ーンで代表的に示すように、一端側２ａのパターン幅や
パターン間隔が半導体チップ６の電極端子６ａのサイズ
や電極端子６ａの間隔に一致するように、且つ、他端側
２ｂのパターン幅やパターン間隔ができるだけ大きくな
るように、又は、図示を略したスクリーニングテスト用
の専用ソケットの端子サイズや端子間隔に一致するよう
に、設計されている。
【００１６】７は半導体チップ６の全体、及び、配線パ
ターン２〜５の一端側の一部を覆って（言い換えれば配
線パターン２〜５の他端側を露出させて）ベースフィル
ム１の上に貼着された保護フィルムであり、この保護フ
ィルム７には、例えば、ポリエステル系やポリプロピレ
ン系又はＰＥＴ（ポリエチレンテレフタレート）といっ
た絶縁性及び柔軟性を有する材料が用いられる。
【００１７】次に、本実施例の製造工程を説明する。図
２において、まず、同図（ａ）に示すように、ドラムに
巻回されたテープ状のベースフィルム１（但し、配線パ
ターンを所定間隔ごとに形成してあるもの）を所定位置
まで繰り出し、半導体チップ６の電極端子（図１の符号
６ａ参照）が形成されている面とベースフィルム１の配
線パターン２〜５が形成されている面とを向い合わせに
し、半導体チップ６の電極端子と配線パターン２〜５の
一端側とを位置合わせしてベースフィルム１上に載置す
る。
【００１８】次いで、同図（ｂ）に示すように、ドラム
に巻回されたテープ状の保護フィルム７を所定量繰り出
し、ベースフィルム１の半導体チップ載置面に沿わせた
後、真空吸着によって、同載置面上に貼着する。ここ
で、保護フィルム７には、予め所定間隔ごとにミシン目
７ａが入れられており、このミシン目７ａの内側の範囲
が最終的な保護フィルム７の大きさになる。また、真空
吸着は、ベースフィルム１と保護フィルム７の間の空気
をノズルで吸い出すことでも可能であるが、作業全体を
真空チャンバ内で行った方が簡単であるから好ましい。
【００１９】ベースフィルム１と保護フィルム７の貼着
工程を完了すると、次に、同図（ｃ）に示すように、ベ
ースフィルム１と保護フィルム７とを所定間隔ごとに分
離し、最後に、同図（ｄ）に示すように、保護フィルム
７のミシン目７ａに沿って保護フィルム７の不要部分７
ｂを取り除くことにより、図１の構造が完成する。この
ような構造の半導体集積回路装置によれば、図３に示す
ように、ベースフィルム１と保護フィルム７（正確には
ミシン目７ａの内側の保護フィルム７）の間に半導体チ
ップ６が挟みこまれ、外気を遮断しつつ半導体チップ６
全体が完全に覆われるので、例えば、スクリーニングテ
ストや搬送作業又は梱包作業の際に、半導体チップ６に
対して静電ダメージなどの外的障害が与えられることは
ない。
【００２０】また、配線パターン２〜５の他端側のパタ
ーン幅やパターン間隔を自在に設計することができるの
で、これらの設計値を適正化することによって、スクリ
ーニングテスト用の専用ソケットの共用化が可能にな
る。又は、配線パターン２〜５の他端側の設計を半導体
チップの品種にかかわらず共通にすれば、１種類の専用
ソケットで多品種の半導体チップに対応することができ
る。
【００２１】また、真空吸着によって、ベースフィルム
１と保護フィルム７とが貼着されているだけなので、ベ
ースフィルム１と保護フィルム７の間に、例えば指の爪
等を差し込んで空気を入れるだけで、両フィルム１、７
を簡単に剥すことができ、半導体チップ６を容易に取り
出すことができる。第２実施例 図４は本発明に係る半導体集積回路装置の第２実施例を
示す図であり、上記第１実施例の構造に加え、ベースフ
ィルム１と保護フィルム７の間を、接着剤（但し、後処
理で接着力を失うもの）で部分的に接着したものであ
る。なお、第１実施例と共通する構成要素には同一の符
号を付してある。
【００２２】すなわち、１０は、熱剥離性接着剤（熱を
加えると接着力を失う例えばポリウレタン系）やＵＶ硬
化系（紫外線を照射すると接着力を失う例えばポリエス
テル系、ポリウレタン系又はエポキシ系等を基材として
アクリロイル基やジアゾ基等の感光性基を含むもの）の
接着剤である。接着剤１０は、半導体チップ６の周囲を
取り囲む微小な幅のライン（ハッチング部分参照）に沿
って塗布されており、これによって、ベースフィルム１
と保護フィルム７の間の接着を長期にわたって保持する
ことができ、特に、長期保存の場合における外気中の水
分等の影響による半導体チップ６の劣化を回避できる。
半導体チップ６を取り出す際は、熱を加えた後、又は紫
外線を印加した後、爪等によってベースフィルム１と保
護フィルム７の間を剥離すればよい。
【００２３】なお、接着剤を用いる代わりに、接着ライ
ンに沿って熱による接着（熱圧着）を行ってもよい。ま
た、接着剤（又は熱圧着）を用いた場合は、真空吸着法
を必ずしも併用する必要はない。真空吸着しない場合に
は不活性ガス（Ｎ2 など）を封入してもよい。第３実施例 図５は本発明に係る半導体集積回路装置の第３実施例を
示す図であり、保護フィルムのミシン目を不要にすると
共に、保護フィルムの余分な部分の剥離工程（図２
（ｄ）の工程）を不要にした例である。
【００２４】図５において、２０はベースフィルムであ
り、ベースフィルム２０の上には、配線パターン２１〜
２４が形成されており、そのパターン形状は、各一端側
（２１ａで代表）のパターン幅やパターン間隔が半導体
チップ２５の電極端子（図１の符号６ａ参照）のサイズ
や同電極端子の間隔に一致するように、且つ、各他端側
（２１ｂで代表）のパターン幅やパターン間隔ができる
だけ広くなるように、又は、図示を略したスクリーニン
グテスト用の専用ソケットの端子サイズや端子間隔に一
致するように、設計されていると共に、各他端側２１ｂ
……の全てがベースフィルム２０の短手方向の端に位置
するように、設計されている。
【００２５】２６は少なくとも半導体チップ２５の全部
を覆うようにしてベースフィルム２０上に貼着された保
護フィルムであり、この保護フィルム２６の短手方向の
幅Ｌ 26は、ベースフィルム２０の短手方向の幅Ｌ20より
も短くなるように設定されている。なお、本実施例の各
構成要素に用いて好ましい素材は、第１実施例における
同一の名称を持つ構成要素の素材と同じであり、また、
本実施例のベースフィルム２０と保護フィルム２６との
貼着は、上述の真空吸着法、接着法又は熱圧着法等を単
独で用いることができ、若しくは、これらを組み合せて
用いることができる。
【００２６】このような構造によれば、ベースフィルム
２０と保護フィルム２６とを貼着した段階で、配線パタ
ーン２１〜２４の全ての他端側２１ｂ……が露出するこ
とになるので、第１実施例のように、保護フィルムにミ
シン目を入れたり、保護フィルムの余分な部分を剥離し
たりする必要がなく、一層のコスト削減を図ることがで
きる。
【００２７】第４実施例 図６は本発明に係る半導体集積回路装置の第４実施例を
示す図であり、配線パターンをベースフィルムの裏面に
形成するようにした例である。図６において、３０はベ
ースフィルムであり、ベースフィルム３０の下面（裏
面）には、配線パターン３１、３２が形成されており、
そのパターン形状は、一端側３１ａ、３２ａのパターン
幅やパターン間隔が半導体チップ３３の電極端子３３ａ
のサイズや電極端子３３ａの間隔に一致するように、且
つ、他端側３１ｂ、３２ｂのパターン幅やパターン間隔
ができるだけ広くなるように、又は、図示を略したスク
リーニングテスト用の専用ソケットの端子サイズや端子
間隔に一致するように、設計されていると共に、一端側
３１ａ、３２ａがベースフィルム３０の表裏を貫通して
ベースフィルム３０の上面（半導体チップ３３の載置
面）にビア３０ａを介して露出するように、設計されて
いる。
【００２８】３４は半導体チップ３３の全体を覆うよう
にしてベースフィルム３０上に貼着された保護フィルム
である。なお、本実施例の各構成要素に用いて好ましい
素材は、第１実施例における同一の名称を持つ構成要素
の素材と同じであり、また、本実施例のベースフィルム
３０と保護フィルム３４との貼着は、上述の真空吸着
法、接着法又は熱圧着法等を単独で用いることができ、
若しくは、これらを組み合せて用いることができる。
【００２９】このような構造によれば、ベースフィルム
３０の裏面（半導体チップ３３の載置面とは反対側の
面）に配線パターン３１、３２を形成するので、第１実
施例のように、保護フィルムにミシン目を入れたり、保
護フィルムの余分な部分を剥離したりする必要がないば
かりか、第３実施例のように、ベースフィルムと保護フ
ィルムの幅（Ｌ26、Ｌ20）の関係に気を配る必要もない
から、より一層のコスト削減を図ることができる。
【００３０】なお、以上の全ての実施例において、半導
体チップをベースフィルムに搭載する際に、半導体チッ
プとベースフィルムとの間を接着剤（但し、後処理で接
着力を失うもの）で仮止めしておくのが望ましい。接着
剤としては、例えば、上記第２実施例で用いた熱剥離性
の接着剤やＵＶ硬化系の接着剤を使用できる。このよう
にすると、半導体チップの位置合わせ精度を向上できる
と共に、保護フィルムを被せるまでの間の半導体チップ
のずれを防止できる。
【００３１】
【発明の効果】請求項１記載の発明によれば、ベースフ
ィルムと保護フィルムによって半導体チップを完全に覆
うことができ、スクリーニングテストや搬送作業又は梱
包作業の際の静電ダメージなどの外的障害から半導体チ
ップを保護することができる。また、配線パターンの他
端側のパターン幅やパターン間隔を自由に設計でき、ス
クリーニングテスト用の専用ソケットの共用化を図るこ
とができる。
【００３２】請求項２記載の発明によれば、請求項１記
載の発明の上記効果に加え、配線パターンがベースフィ
ルムの裏面（保護フィルムの貼着面とは反対側の面）に
露出するので、保護フィルムの部分的な剥離を不要にで
き、開発コストの一層の低減を図ることができる。請求
項３記載の発明によれば、ベースフィルムと保護フィル
ムとの間を簡単に剥離でき、半導体チップの取り出し作
業を容易化できる。
【００３３】請求項４記載の発明によれば、ベースフィ
ルムと保護フィルム間の接着状態を長期にわたって保つ
ことができ、外気等を遮断して半導体チップの長期保存
が可能になる。
【図面の簡単な説明】
【図１】第１実施例の構造図である。
【図２】第１実施例の製造工程図である。
【図３】第１実施例の透視平面図である。
【図４】第２実施例の構造図である。
【図５】第３実施例の透視平面図である。
【図６】第４実施例の構造図である。
【符号の説明】
１、２０、３０：ベースフィルム ２〜５、２１〜２４、３１、３２：配線パターン ６、２５、３３：半導体チップ ６ａ、３３ａ：電極端子 ７、２６、３４：保護フィルム ３０ａ：ビア
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−43871（ＪＰ，Ａ) 特開 昭57−128948（ＪＰ，Ａ) 特開 昭60−182729（ＪＰ，Ａ) 特開 昭64−1262（ＪＰ，Ａ) 特開 平１−309343（ＪＰ，Ａ) 特開 平３−4542（ＪＰ，Ａ) 特開 平３−54888（ＪＰ，Ａ) 実開 昭52−159163（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/56 H01L 23/28

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁性を有する材料からなるベースフィル
    ムと、 該ベースフィルム上に形成された所要形状の配線パター
    ンと、 前記ベースフィルム上に載置され、且つ前記配線パター
    ンの一端に電極端子が当接された半導体チップと、 該半導体チップと前記配線パターンの一端側とを覆って
    前記ベースフィルム上に貼着された絶縁性及び柔軟性を
    有する保護フィルムとを備えたことを特徴とする半導体
    集積回路装置。
  2. 【請求項２】絶縁性を有する材料からなるベースフィル
    ムと、 該ベースフィルムの半導体チップ載置面とは反対側の面
    に形成され、且つ、前記ベースフィルムを貫通して前記
    半導体チップ載置面に一端側を露出させた所要形状の配
    線パターンと、 前記ベースフィルム上に載置され、且つ前記配線パター
    ンの一端に電極端子が当接された半導体チップと、該半導体チップを 覆って前記ベースフィルム上に貼着さ
    れた絶縁性及び柔軟性を有する保護フィルムとを備えた
    ことを特徴とする半導体集積回路装置。
  3. 【請求項３】前記半導体チップを、前記保護フィルムと
    ベースフィルムとで真空状態に被覆したことを特徴とす
    る請求項１又は請求項２記載の半導体集積回路装置。
  4. 【請求項４】前記保護フィルムとベースフィルムとを、
    接着剤又は熱圧着によって貼着したことを特徴とする請
    求項１、請求項２又は請求項３記載の半導体集積回路装
    置。
JP03105994A 1994-03-01 1994-03-01 半導体集積回路装置 Expired - Fee Related JP3378338B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP03105994A JP3378338B2 (ja) 1994-03-01 1994-03-01 半導体集積回路装置
KR1019950002216A KR100206026B1 (ko) 1994-03-01 1995-02-08 반도체 집적회로장치
DE69527165T DE69527165T2 (de) 1994-03-01 1995-03-01 Verfahren zur Herstellung einer vorübergehenden Kontaktierung zu einem integrierten Halbleiterschaltkreis
EP95301326A EP0670596B1 (en) 1994-03-01 1995-03-01 Method of forming a temporary connection to a semiconductor integrated circuit
US08/919,044 US5904488A (en) 1994-03-01 1997-08-27 Semiconductor integrated circuit device
US08/919,047 US6011300A (en) 1994-03-01 1997-08-27 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03105994A JP3378338B2 (ja) 1994-03-01 1994-03-01 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH07240433A JPH07240433A (ja) 1995-09-12
JP3378338B2 true JP3378338B2 (ja) 2003-02-17

Family

ID=12320911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03105994A Expired - Fee Related JP3378338B2 (ja) 1994-03-01 1994-03-01 半導体集積回路装置

Country Status (5)

Country Link
US (2) US6011300A (ja)
EP (1) EP0670596B1 (ja)
JP (1) JP3378338B2 (ja)
KR (1) KR100206026B1 (ja)
DE (1) DE69527165T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
US7898275B1 (en) * 1997-10-03 2011-03-01 Texas Instruments Incorporated Known good die using existing process infrastructure
US6331735B1 (en) * 1998-09-25 2001-12-18 Advanced Micro Devices, Inc. Method to improve chip scale package electrostatic discharge performance and suppress marking artifacts
DE20011590U1 (de) * 2000-07-03 2000-09-07 Infineon Technologies AG, 81541 München Halbleiterchip-Modul mit Schutzfolie
DE10107399A1 (de) * 2001-02-14 2002-09-12 Infineon Technologies Ag Elektronisches Bauteil mit Kantenschutz
TW543052B (en) * 2001-03-05 2003-07-21 Nitto Denko Corp Manufacturing method of ceramic green sheet, manufacturing method of multilayer ceramic electronic components, and carrier sheet for ceramic green sheets
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JP2007521656A (ja) * 2003-06-25 2007-08-02 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
TWI224849B (en) * 2004-01-02 2004-12-01 Advanced Semiconductor Eng Quad flat flip chip package and lead frame
DE102004027787A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
DE102004057493A1 (de) * 2004-11-29 2006-06-01 Siemens Ag Umhüllung von auf einem Substrat angeordneten Bauelementen
DE102010062823A1 (de) * 2010-12-10 2012-06-21 Tesa Se Klebmasse und Verfahren zur Kapselung einer elektronischen Anordnung
CN107492528A (zh) * 2016-06-13 2017-12-19 恩智浦美国有限公司 具有石墨烯条带的柔性半导体装置
KR20180064583A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3289046A (en) * 1964-05-19 1966-11-29 Gen Electric Component chip mounted on substrate with heater pads therebetween
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
JPS6248050A (ja) * 1985-08-28 1987-03-02 Seiei Kosan Kk 半導体デバイス等のパツケ−ジング方法
JPH01206651A (ja) * 1988-02-15 1989-08-18 Mitsui Toatsu Chem Inc 半導体装置
FR2634608B1 (fr) * 1988-07-22 1994-05-06 Etat Francais Cnet Reseau domotique cable multipoints reconfigurable de distribution simultanee et/ou alternative de plusieurs types de signaux, notamment de signaux d'images en bande de base, et procede de configuration d'un tel reseau
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5130783A (en) * 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
FR2674681A1 (fr) * 1991-03-28 1992-10-02 Em Microelectronic Marin Sa Composant electronique ultramince et procede pour sa fabrication.
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
JP3111797B2 (ja) * 1994-04-01 2000-11-27 富士電機株式会社 薄膜光電変換モジュールの製造方法および製造装置
US5739050A (en) * 1996-01-26 1998-04-14 Micron Technology, Inc. Method and apparatus for assembling a semiconductor package for testing

Also Published As

Publication number Publication date
DE69527165D1 (de) 2002-08-01
US6011300A (en) 2000-01-04
EP0670596B1 (en) 2002-06-26
DE69527165T2 (de) 2002-11-21
EP0670596A2 (en) 1995-09-06
JPH07240433A (ja) 1995-09-12
EP0670596A3 (en) 1996-03-27
US5904488A (en) 1999-05-18
KR100206026B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
JP3378338B2 (ja) 半導体集積回路装置
US6452255B1 (en) Low inductance leadless package
KR100223727B1 (ko) 반도체 장치
KR0178134B1 (ko) 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
JP2004128476A (ja) エリアアレイ配線チップのｔａｂテスト
JPH05259375A (ja) 積層チップ組立体およびその製造方法
US6894380B2 (en) Packaged stacked semiconductor die and method of preparing same
US4689875A (en) Integrated circuit packaging process
US20030017652A1 (en) Semiconductor device, its fabrication method and electronic device
US8101470B2 (en) Foil based semiconductor package
US20020163068A1 (en) Semiconductor device
US4870476A (en) Integrated circuit packaging process and structure
JPH10150072A (ja) 半導体装置および半導体装置用のリードフレーム
JPH04315460A (ja) 垂直リードオンチップパッケージ
JPH06275715A (ja) 半導体ウェハおよび半導体装置の製造方法
JPS62183134A (ja) 半導体装置
JPH09330961A (ja) 半導体装置及びその製造方法
JP3833862B2 (ja) トレー
JPH09134928A (ja) ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法
JPH05160215A (ja) 半導体装置用評価装置
JP3169077B2 (ja) グリッド型パッケ−ジおよびその製造方法
KR100377467B1 (ko) 반도체패키지용 써킷테이프의 라미네이션 방법
JPH06181084A (ja) 電気接続用コネクタ
JPH0625008Y2 (ja) 半導体装置
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees