JPH04315460A - 垂直リードオンチップパッケージ - Google Patents

垂直リードオンチップパッケージ

Info

Publication number
JPH04315460A
JPH04315460A JP4003804A JP380492A JPH04315460A JP H04315460 A JPH04315460 A JP H04315460A JP 4003804 A JP4003804 A JP 4003804A JP 380492 A JP380492 A JP 380492A JP H04315460 A JPH04315460 A JP H04315460A
Authority
JP
Japan
Prior art keywords
array
leads
heat sink
circuit board
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4003804A
Other languages
English (en)
Other versions
JP3164391B2 (ja
Inventor
Anthony M Chiu
アンソニー　エム．チウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH04315460A publication Critical patent/JPH04315460A/ja
Application granted granted Critical
Publication of JP3164391B2 publication Critical patent/JP3164391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明の半導体装置に関し、特に
、メモリ装置用の高密度パッケージに関するものである
。
【０００２】
【従来技術】高速計算及び画像処理システムは、常にデ
ータ記憶における最先端技術を追及している。今日、２
つ以上のプロセッサを有する画像処理システム及びコン
ピュータシステムは、従来のパッケージ実装の能力を越
えたデータ入出力レートを必要としている。
【０００３】高いデータレートを達成するには、プロセ
ッサとメモリアレイとの間の物理的距離を最小に保ち、
信号の遅れを回避するようにしなくてはならない。従来
のパッケージを用いた大型メモリアレイのスループット
は、メモリチップが通常５０メガヘルツ（ｍｈｚ）以上
のプロセッサと同じクロック速度で動作すると仮定して
、プロセッサとメモリチップとの間の最も長い信号線に
よって決められる。
【０００４】
【発明が解決する課題】以下に記載するメモリアレイパ
ッケージは、メモリの密度及び距離に関する問題を解決
するためのものである。
【０００５】
【課題を解決するための手段】本発明は、メモリアレイ
用の高密度パッケージ実装技術である。各メモリパッケ
ージ上のヒートシンク構造が、ヒートシンク、組立工具
、及び細工用インターフェース（ｔｏｏｌｉｎｇ　　ｉ
ｎｔｅｒｆａｃｅ）として機能する。ポリイミッドのよ
うな絶縁物質をチップの両側に配し、これを密接に実装
された半導体装置間の絶縁として機能させる。パッケー
ジはスルーホール及び表面実装の双方に適している。多
数の装置を試験及び焼入れのために固定する。固定具は
試験及び焼入れ（ｂｕｒｎ−ｉｎ）の間装置を保持する
ために用い、その後実装された装置のアレイのヒートシ
ンクとして機能する。パッケージ実装は、同一パッケー
ジ形状ファクタを用いることによって、メモリチップの
みでなく、いかなる半導体ドライバ／ロジック回路にも
、適するようにできる。
【０００６】本発明によって表わされる技術的進歩及び
その目的は、以下の本発明の好適実施例の記載を添付の
図面と共に考慮することにより、及び添付の請求の範囲
に記載された新規な特徴から、明らかになろう。
【０００７】
【実施例】図１は、ヒートシンクがない状態で示した半
導体メモリ装置のアレイを表わしたものである。各メモ
リ装置１０は、装置上のボンドパッド１３に接続線１２
によって接続された複数のリード１４を有する。各リー
ド１４は幅を狭めた端部１１を有するようにしてもよい
。
【０００８】図２は、装置が表面実装されている本発明
のパッケージの正面図であり、また図３ａは２つの実装
された装置を示す側面図である。装置１０は、図示のよ
うに、上面側に取り付けられたヒートシンク１６と、装
置の底面側に接続されているリード１４とを有する。こ
れらの装置は回路基板１５の表面に実装されている。
【０００９】図３ａの側面図は、各装置及び表面実装の
特徴をより詳細に示した拡大図である。各装置は、裏側
に絶縁被覆１７と、表側に被覆１８とを有する。絶縁物
質は、例えば、ポリイミッドとすることができる。装置
の裏側の被覆１７は、２つの装置が接触状態にある時、
一方の装置の裏側が隣接する装置の表側と短絡するのを
、防ぐためのものである。装置の表側の絶縁層１８は、
ヒートシンク１６を装置から絶縁すると共に、リード１
４に絶縁した実装用表面を与える。絶縁物質の層２１は
ボンドワイア１２の全体、装置１０上のボンドパッド１
３及びボンドワイヤ１２に接続するリード１４の部分へ
被覆される。図３ｂは、図３ａに示されたワイアボンド
の拡大図である。
【００１０】図３ｃは、リード１４ａを装置１０に接着
するための別の方法を示したものである。装置１０上の
接触バンプ（ｂｕｍｐ）１２ａがリード１４ａに接続さ
れている。この方法は、ＴＡＢ、即ち、テープ自動化接
着法（Ｔａｐｅ　　Ａｕｔｏｍａｔｅｄ　　Ｂｏｎｄｉ
ｎｇ）とよばれているものである。
【００１１】各装置を表面実装する際、リード１４をリ
フローはんだによって回路基板１５に接合する。はんだ
２０は、回路基板１５上のはんだパッド（図示せず）の
ような電気的接続点に、リード１４を接着する。
【００１２】図４はスルーホール型組立体に実装された
装置の正面図である。装置１０には複数のリード１４が
取り付けられている。このリード１４の端部１１は幅が
狭くなっており、回路基板１５を貫通している。回路基
板上の金属被覆した（ｍｅｔａｌｉｚａｔｉｏｎ）開口
が、回路基板を貫通しており、別の例では、これら回路
基板を貫通する開口を鍍金してもよい。
【００１３】図５は、図４の組立体の側面図である。は
んだ２０は、リード１４、幅の狭いリード端部１１及び
回路基板１５の開口の周囲に形成されているように示さ
れている。
【００１４】図６は、ヒートシンク／保持固定具３１内
に取り付けられた装置のアレイを示す。装置１０のアレ
イ３０を組立てるには、固定具上部のスロット３４内に
各装置のヒートシンク１６を配置することによって、そ
れらをヒートシンク／保持固定具３１内に取り付ければ
よい。また、リード１４の端部１１は、例えばセラミッ
クまたはその他の絶縁物質でできたはんだマスク３２内
に挿入すればよい。はんだマスク３２と固定具３１とは
、高温接着材３３で共に接着すればよい。固定具３１を
装置アレイに残さないようにする場合、リード１４を回
路基板にはんだ付けした後、固定具３１を取除くことが
できる。しかしながら、通常固定具３１は、装置の試験
及び焼入れ（ｂｕｒｎ−ｉｎ）の間、アレイに残してお
く。
【００１５】図７は、図６に示したはんだマスク３２の
ような、はんだマスクの例を示したものである。はんだ
マスク３２は、例えば、各々２０のスロットを有する８
本の列からなるアレイを有する。スロットは、例えば、
１３ミル（ｍｉｌ）×３ミル（約３３０ミクロン×７６
ミクロン）の寸法とすることができる。この寸法のスロ
ットは、ＴＡＢ組立体に用いられる１０ミル×１．４ミ
ル（約２５４ミクロン×３５．６ミクロン）の大きさを
有するリードを容易に収容できる。このマスクの厚さは
、通常０．２０インチ（０．５１ｃｍ）以上である。
【００１６】図８は、はんだマスク３２内にリードを挿
入した８つの装置１０からなるアレイを示す断面図であ
る。はんだマスクは、アレイの組立中、及びリード１４
を回路基板にはんだ付けする間、装置を保持する固定具
としても、用いることができる。ヒートシンク３１ａは
、各装置のヒートシンク１６を保持し、更に基板１５上
のマスク３２に実装するために、装置を保持する。
【００１７】図９は、図８の円で囲った部分の拡大図で
ある。ここに図示されているのは、マスク３２内の開口
４０にリード１４を挿入した装置１０である。マスク３
２内の開口は、回路基板１５に隣接した位置４１で拡大
されている。はんだをマスク３２の裏側から塗布し、メ
ニカス（ｍｅｎｉｃｕｓ）が形成されるまで、押し込む
。次に、組立体を基板上のパターンに整合し、配置する
。はんだを開口に再び流し込み、リード１４の端部を回
路基板１５に接着する。スルーホールボンドを用いる場
合、はんだマスクを用いずに、リードが回路基板１５（
図示せず）を貫通する。
【００１８】図１０は、図８のヒートシンク３１ａを示
したものである。ヒートシンク３１ａは、各装置のヒー
トシンク１５をスロット３１ｂに挿入し、かつ固定する
ために、反らせて開くようになっている。脚部３１ｃ及
び３１ｄを開いて、即ち離れるように移動させて、ヒー
トシンク１５をスロット３１ｂに挿入する。脚部を引き
離すと、各脚部３１ｃ及び３１ｄは、例えば、「ａ」か
ら「ｂ」に移動する。脚部３１ｃ及び３１ｄを開放する
と、ヒートシンク及びそれに取り付けられた装置は、脚
部３１ｃ及び３１ｄの間の場所に保持されることになる
。
【００１９】半導体ダイの製造から回路基板上へのアレ
イの実装までの、アレイパッケージ作成過程を、以下に
示す。
【００２０】半導体装置を含む半導体ダイを形成した後
、ＴｉＷやＰｄのような被覆用障壁金属を半導体装置の
接着パッドにスパッタかまたは他の方法で付着させる。 半導体装置を含むウエハの裏側は、ポリイミッドのよう
な絶縁物で被覆し、次に、このウエハを切断し、個々の
装置に分離する。図１のリード１４のようなリードを、
接着材のような取り付け物質を用いて、装置の絶縁され
た表面に取り付ける。そして、パッド１３及びリード１
４にボンドワイアを取り付ける。製作過程のこの時点に
おいて、ボンドワイア及び接続点を（パッド１３及びリ
ード１４）ポリイミッドで被覆し、これらボンドワイア
及び接続点を覆い保護する。次に、リードフレームを切
除形成し、リード１４及びヒートシンク１６を作成する
。ワイアボンディングの代りに、図３ｃに示すように、
テープ自動化ボンディング（ＴＡＢ）を用いてもよい。
【００２１】次に、図６に示すような固定具を用いて、
装置を多装置パッケージ内に組み立てる。その後、装置
のアレイを試験及び焼入れし、欠陥装置があれば、それ
を識別する。１つのアレイから不良装置が出れば、固定
具から取り外し、他のアレイからの正常な装置と交換す
ることができる。正常な装置アレイは、次に、回路基板
上に配置され、はんだリフローによって接着され、アレ
イを回路基板に電気的に接続する。
【００２２】
【本発明の効果】本発明のパッケージは、アレイのヒー
トシンク、モジュール状で試験及び焼入れするための固
定具、容易な装置の修理及び交換、装置の高密度化、及
び低価格の組立体内に種々の半導体装置を混在する能力
を提供することができる。
【００２３】以上の説明に関して更に以下の項を開示す
る。 （１）　　　半導体装置の高密度アレイ用垂直リードオ
ンチップパッケージであって、少なくとも２つの集積半
導体装置であり、夫々、前記半導体装置の一端から決め
られたパターンに延びる複数のリードを有する集積半導
体装置と、前記複数のリードの前記決められたパターン
に対応するパターンで、接点のアレイを有する回路基板
と、前記少なくとも２つの互いに隣接する集積回路装置
を密接に保持し、各装置の複数のリードを、前記回路基
板の接点のアレイに対応するパターンに配置する、着脱
可能な固定具と、からなる垂直リードオンチップパッケ
ージ。
【００２４】（２）　　　第１項記載のパッケージにお
いて、前記固定具は、前記半導体装置の試験及び焼入れ
中、前記複数のリードを前記回路基板にはんだ付けする
前、及び前記装置のアレイを前記回路基板にはんだ付け
した後、ヒートシンクとして機能する、前記パッケージ
。
【００２５】（３）　　　第１項記載のパッケージにお
いて、前記リードは、表面実装法を用いて、回路基板に
接着されている、前記パッケージ。
【００２６】（４）　　　第１項記載のパッケージにお
いて、前記リードは、スルーホール実装法を用いて前記
回路基板に接着されている、前記パッケージ。
【００２７】（５）　　　第１項記載のパッケージにお
いて、前記半導体装置の両面は、ポリイミッドで被覆さ
れている、前記パッケージ。
【００２８】（６）　　　第１項記載のパッケージにお
いて、ハンダペーストを前記リードに塗布する間、はん
だマスクを用いて前記複数のリードを決められたパター
ンに保持する、前記パッケージ。
【００２９】（７）　　　第１項記載のパッケージにお
いて、はんだリフローの間、はんだマスクを前記ヒート
シンクと共に用いて前記半導体装置を保持する、前記パ
ッケージ。
【００３０】（８）　　　第１項記載のパッケージは、
前記複数のリードが貫通するはんだマスクを備えている
、前記パッケージ。
【００３１】（９）　　　第１項記載のパッケージは、
前記半導体パッケージの一部として、ヒートシンクを更
に備えている、前記パッケージ。
【００３２】（１０）　　第１項記載のパッケージは、
前記半導体装置の前記一端とは逆の端部から延びている
ヒートシンクを備えている、前記パッケージ。
【００３３】（１１）　　第１項記載のパッケージは、
リードフレームを備えており、そこから前記リード及び
ヒートシンクが形成されている、前記パッケージ。
【００３４】（１２）　　半導体装置の高密度アレイ用
垂直リードオンチップパッケージであって、少なくとも
２つの集積半導体装置であり、夫々、前記半導体装置の
一端から決められたパターンに延びる複数のリードを有
する集積半導体装置と、前記複数のリードの前記決めら
れたパターンに対応するパターンで、接点のアレイを有
する回路基板と、前記半導体装置の各々に取り付けられ
たヒートシンクと、前記ヒートシンクを介して前記少な
くとも２つの互いに隣接した集積回路装置を密接に保持
すると共に、各装置の前記複数のリードを前記回路基板
上の接点のアレイに対応するパターンに配置するための
、着脱可能な固定具とからなる、前記パッケージ。
【００３５】（１３）　　半導体装置のアレイを実装す
るためのヒートシンク固定具であって、Ｕ字状本体と、
前記Ｕ字状本体の一部を含み、引き離すと元の位置に戻
る、一対の脚部と、前記脚部を離すように動かすと、開
口して半導体装置を受け入れ、前記脚部を元の位置に戻
させると、前記半導体装置を前記スロット内に固着する
、複数のスロットとからなる、前記ヒートシンク固定具
。
【００３６】（１４）　　本発明に係る垂直リードオン
チップパッケージ及びその製造方法は、半導体装置１０
の高密度アレイ３０を提供する。前記半導体装置は、複
数個を回路基板上に垂直に実装できるように、前記装置
の一面からそこを横切って前記装置の縁部まで達するリ
ード１４を備えている。また、各装置は、固定具３１内
に保持されたヒートシンク１６を有し、この固定具は、
前記装置の試験及び焼入れ中、及び回路基板上への実装
及び動作中、前記アレイのヒートシンクとして機能する
。
【図面の簡単な説明】
【図１】メモリ装置のアレイの等大図。
【図２】表面実装型装置の正面図。
【図３】ａは表面実装型装置の側面図。ｂ及びｃは垂直
リードから半導体装置への２つの異なる接点を例示した
図。
【図４】スルーホール式組立の正面図。
【図５】スルーホール式組立の側面図。
【図６】ヒートシンク／保持固定具内の装置のアレイを
例示する図。
【図７】はんだマスクの上面図。
【図８】実装された装置のアレイを示す図。
【図９】表面実装の接続の拡大図。
【図１０】ヒートシンクのばね作用を示す図。
【符号の説明】
１０　　メモリ装置 １１　　端部 １２　　接続線 １３　　ボンドパッド １４　　リード １５　　回路基板 １６　　ヒートシンク １７，１８　　絶縁被覆 ３０　　アレイ ３１　　ヒートシンク／保持固定具 ３２　　はんだマスク ３３　　高温接着材 ３４　　スロット

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体装置の高密度アレイ用垂直リー
    ドオンチップパッケージであって、少なくとも２つの集
    積半導体装置であり、夫々、前記半導体装置の一端から
    決められたパターンに延びる複数のリードを有する集積
    半導体装置と、前記複数のリードの前記決められたパタ
    ーンに対応するパターンで、接点のアレイを有する回路
    基板と、前記少なくとも２つの互いに隣接する集積回路
    装置を密接に保持し、各装置の複数のリードを、前記回
    路基板の接点のアレイに対応するパターンに配置する、
    着脱可能な固定具と、からなる垂直リードオンチップパ
    ッケージ。
JP00380492A 1991-01-14 1992-01-13 垂直リードオンチップパッケージ Expired - Fee Related JP3164391B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64066791A 1991-01-14 1991-01-14
US640667 1991-01-14

Publications (2)

Publication Number Publication Date
JPH04315460A true JPH04315460A (ja) 1992-11-06
JP3164391B2 JP3164391B2 (ja) 2001-05-08

Family

ID=24569212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00380492A Expired - Fee Related JP3164391B2 (ja) 1991-01-14 1992-01-13 垂直リードオンチップパッケージ

Country Status (5)

Country Link
EP (1) EP0495629B1 (ja)
JP (1) JP3164391B2 (ja)
KR (1) KR100260276B1 (ja)
DE (1) DE69202064T2 (ja)
TW (1) TW209313B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232315A (ja) * 1992-12-31 1994-08-19 Samsung Electron Co Ltd 半導体装置用リードフレーム
KR19990026510A (ko) * 1997-09-25 1999-04-15 윤종용 외장형 히트 싱크를 구비하는 수직실장형 반도체 패키지 모듈

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
RU2176134C2 (ru) 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
US7759242B2 (en) 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
JP6263554B2 (ja) 2013-01-31 2018-01-17 パック テック−パッケージング テクノロジーズ ゲーエムベーハー 半導体チップ配置の形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421133A (en) * 1967-03-02 1969-01-07 Cts Corp Mounting bracket for electrical component
DE2257888A1 (de) * 1972-11-25 1974-05-30 Licentia Gmbh Abschlussleiste fuer steckbare bauelemente
JPS6273650A (ja) * 1985-09-27 1987-04-04 Hitachi Ltd 電気部品
US4726776A (en) * 1986-06-10 1988-02-23 Amp Incorporated Socket for zig-zag inline package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232315A (ja) * 1992-12-31 1994-08-19 Samsung Electron Co Ltd 半導体装置用リードフレーム
KR19990026510A (ko) * 1997-09-25 1999-04-15 윤종용 외장형 히트 싱크를 구비하는 수직실장형 반도체 패키지 모듈

Also Published As

Publication number Publication date
EP0495629B1 (en) 1995-04-19
TW209313B (ja) 1993-07-11
KR920015492A (ko) 1992-08-27
DE69202064T2 (de) 1995-08-17
JP3164391B2 (ja) 2001-05-08
KR100260276B1 (ko) 2000-07-01
EP0495629A1 (en) 1992-07-22
DE69202064D1 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
JP3491003B2 (ja) チップサイズパッケージ半導体
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US4891687A (en) Multi-layer molded plastic IC package
US6630372B2 (en) Method for routing die interconnections using intermediate connection elements secured to the die face
CA1304170C (en) Highly integrated circuit and method for the production thereof
US5343366A (en) Packages for stacked integrated circuit chip cubes
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US4949224A (en) Structure for mounting a semiconductor device
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US5239199A (en) Vertical lead-on-chip package
US7897438B2 (en) Method of making semiconductor package with plated connection
JPH02501873A (ja) 高密度電子パッケージ及びその製造方法
JPH0550134B2 (ja)
US5744383A (en) Integrated circuit package fabrication method
JPH08306723A (ja) 電子回路盤とその製造方法
US5138115A (en) Carrierles surface mounted integrated circuit die
JP3927783B2 (ja) 半導体部品
US5079835A (en) Method of forming a carrierless surface mounted integrated circuit die
JPH0513504A (ja) 垂直半導体相互接続方法及び構成体
JP3164391B2 (ja) 垂直リードオンチップパッケージ
US6495400B1 (en) Method of forming low profile semiconductor package
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH01235264A (ja) 半導体集積回路装置
JPS6267828A (ja) 半導体デバイスの実装構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees