DE19653782A1 - Halbleiter-Bauelement - Google Patents
Halbleiter-BauelementInfo
- Publication number
- DE19653782A1 DE19653782A1 DE19653782A DE19653782A DE19653782A1 DE 19653782 A1 DE19653782 A1 DE 19653782A1 DE 19653782 A DE19653782 A DE 19653782A DE 19653782 A DE19653782 A DE 19653782A DE 19653782 A1 DE19653782 A1 DE 19653782A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- fingers
- main side
- connection
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
Die Erfindung betrifft ein Halbleiter-Bauelement mit
einem Halbleiter-Chip und mehreren elektrisch leitenden
Anschlußfingern, die in der sogenannten LOC-Technik
(Lead-On-Chip-Technik) auf dem Halbleiter-Chip montiert
sind.
Seit einigen Jahren werden Halbleiter-Bauelement unter
Verwendung der sogenannten LOC-Technik hergestellt, bei
der die die Kontaktbeine des Bauelements bildenden An
schlußfinger auf einer mit Anschluß-Pads versehenen
Hauptseitenfläche des Halbleiter-Chips durch Verkleben
mechanisch fixiert werden (EP-A-0 198 194). Die einzel
nen Anschlußfinger sind während dieses Prozeßschrittes
über einen umlaufenden Rahmen miteinander verbunden.
Die Klebeverbindung der Anschlußfinger mit dem Halblei
ter-Chip hat während der Herstellung des Halbleiter-Bausteins
den Zweck, die Anschlußfinger am Halbleiter-Chip
zu fixieren, um nämlich die Bonddraht-Verbindung
zwischen den Anschlußfingern und den Anschluß-Pads des
Halbleiter-Chips zu erstellen und um die Anschlußfinger
positioniert zu halten, wenn der Halbleiter-Chip zusam
men mit den Anschlußfingern mit Kunststoffmasse um
spritzt wird. Dadurch, daß sich die Anschlußfinger ver
hältnismäßig weit in das Kunststoffgehäuse des Halblei
ter-Bauelements hinein erstrecken, ist ihre Stabilität
erhöht, was sich positiv auf die mechanische Wider
standskraft des Halbleiter-Bauelements auswirkt.
Aus den obigen Gründen hat sich die Verklebung der An
schlußfinger mit dem Halbleiter-Chip grundsätzlich be
währt. Ein Problem dieser LOC-Technik ist, daß die ver
wendeten Kleber im allgemeinen nicht lösungsmittelfrei
sind. Das bedeutet, daß nach dem Aushärten der Kleber
immer noch Lösungsmittelreste im Kleber verbleiben.
Hinzu kommt, daß die im Regelfall verwendeten Kleber
hygroskopisch sind, so daß sich im ausgehärteten Kleber
Feuchtigkeit ansammeln kann. Die nach dem Umspritzen
von Halbleiter-Chip und Anschlußfinger mit Kunststoff
noch eingeschlossene Feuchtigkeit sowie Lösungsmittel
reste bürgen die Gefahr in sich zu verdampfen, wenn das
Halbleiter-Bauelement bei der Weiterbehandlung bei
spielsweise durch Löten erwärmt wird. Durch den erhöh
ten Dampfdruck im Inneren des Kunststoffgehäuses können
sich Risse bilden, durch die Verunreinigungen eindrin
gen können. Als Folge davon können Funktionsstörungen
oder gar Totalausfälle des Bauelements verzeichnet wer
den.
Der Erfindung liegt die Aufgabe zugrunde, ein in
LOC-Technik montiertes Halbleiter-Bauelement zu schaffen,
bei dem die Gefahr von Beschädigungen infolge des Ein
schlusses von Feuchtigkeits- und Lösungsmittelresten in
dem Kunststoffgehäuse ausgeschlossen ist.
Zur Lösung dieser Aufgabe wird mit der Erfindung ein
Halbleiter-Bauelement vorgeschlagen, das versehen ist
mit einem Halbleiter-Chip, der mehrere Anschluß-Pads
auf mindestens einer seiner Hauptseitenflächen auf
weist, mehreren sich teilweise über die mindestens eine
Hauptseitenfläche des Halbleiter-Chips erstreckenden,
elektrisch leitenden Anschlußfinger und Bonddrähten zum
elektrischen Verbinden der Anschlußfinger mit den An
schluß-Pads des Halbleiter-Chips. Dabei ist erfindungs
gemäß vorgesehen,
- - daß die mindestens eine Hauptseitenfläche des Halbleiter-Chips zumindest in den den Anschlußfin gern gegenüberliegenden Bereichen mit Kunststoff material versehen ist,
- - daß die Anschlußfinger auf ihren der mindestens einen Hauptseitenfläche des Halbleiter-Chips gegenüberliegenden Seitenflächen zumindest teil weise mit Kunststoffmaterial versehen sind und
- - daß die Kunststoffmaterialien der Haupt seiten flächen des Halbleiter-Chips und der Anschlußfin ger miteinander verschweißt sind.
Nach der Erfindung weist die mit Anschluß-Pads ver
sehene Hauptseitenfläche des Halbleiter-Chips bereichs
weise Kunststoffmaterial auf, welches mit auf den An
schlußfingern befindlichem Kunststoffmaterial ins
besondere durch Ultraschall-Verschweißung verbunden
ist. Da die Verbindung der Anschlußfinger mit den
Halbleiter-Chips nicht durch Verklebung erfolgt, können
als Kunststoffmaterialien klebe- und lösungsmittelfreie
Materialien eingesetzt werden bzw. können die Kunst
stoffmaterialien von Lösungsmittel vollständig befreit
sein, wenn die Anschlußfinger mit dem Halbleiter-Chip
verschweißt werden. Für die erfindungsgemäße mechani
sche Verbindungstechnik des Verschweißens sind Klebe-
und/oder Lösungsmittelbestandteile in den Kunststoff
materialien von Halbleiter-Chip und Anschlußfingern
nicht erforderlich. Daher sind diese Bestandteile, so
fern sie beim Aufbringen der Kunststoffmaterialien auf
das Halbleiter-Chip und die Anschlußfinger enthalten
sein sollten, spätestens in dem Augenblick unwirksam
bzw. verflüchtigt (ausgegast), wenn die Verschweißung
erfolgt.
Die Aufbringung des Kunststoffmaterials auf den Halb
leiter-Chip und die Anschlußfinger erfolgt vorzugsweise
durch Beschichten, wobei sich eine dünne Kunststoff
schicht von wenigen 1/100 µm ergibt.
Vorzugsweise sind die Anschlußfinger und/oder die die
sen gegenüberliegenden Bereiche des Halbleiter-Chips
nicht durchgängig sondern abschnittsweise bzw. punk
tuell mit Kunststoffmaterial versehen. Hier ist insbe
sondere an Punktmuster o. dgl. zonenweise Kunststoffbe
schichtung gedacht. Insbesondere sind die Anschlußfin
ger (oder alternativ die Anschlußfingerbereiche des
Halbleiter-Chips) durchgehend mit Kunststoffmaterial
versehen, während die Anschlußfingerbereiche des Halb
leiter-Chips (oder alternativ die Anschlußfinger) ab
schnittsweise mit Kunststoffmaterial versehen sind.
Die Kunststoffbeschichtung auf dem Halbleiter-Chip ist
insbesondere derart ausgeführt, daß sich Kunststoff
material auch zwischen den Anschlußfingerbereichen be
findet. So ist es z. B. möglich, einen Streifen oder
mehrere beabstandete Streifen Kunststoffmaterial, der
bzw. die im wesentlichen quer zur Erstreckung der An
schlußfinger verläuft bzw. verlaufen, auf den Halblei
ter-Chip aufzubringen. Auf den Anschlußfingern sind
vorzugsweise punktförmige Kunststoffmaterial-Zonen auf
gebracht.
Nachfolgend wird anhand der Figuren ein Ausführungsbei
spiel der Erfindung näher erläutert. Im einzelnen zei
gen:
Fig. 1 eine Draufsicht auf einen im LOC-Technik auf
einen Halbleiter-Chip montierten Lead-Frame mit
Anschlußfingern, die erfindungsgemäß durch Ver
schweißung mit der Oberseite des
Halbleiter-Chips verbunden sind,
Fig. 2 eine Ansicht auf die im montierten Zustand der
Oberseite des Halbleiter-Chips zugewandte
Unterseite des Lead-Frame zur Verdeutlichung
der mit Kunststoffmaterial versehenen Bereiche
der Anschlußfinger und
Fig. 3 einen Querschnitt entlang der Linie III-III der
Fig. 1 durch den Halbleiter-Chip mit mit diesem
verschweißten Anschlußfingern.
Fig. 1 zeigt in Draufsicht einen Halbleiter-Chip 10 mit
einem auf diesen aufgeklebten Lead-Frame 12. Der Halb
leiter-Chip 10 weist eine in der Darstellung gemäß Fig.
1 obenliegende Hauptseitenfläche 14 (Oberseite) auf,
auf der einzelne Anschluß-Pads 16 ausgebildet sind. Auf
diese Hauptseitenfläche 14 wird der Lead-Frame 12 auf
gelegt, der aus einem dünnen Metallstreifen besteht und
einen umlaufenden Rahmen 18 mit von diesem nach innen
abstehenden, in zwei Reihen nebeneinander und einander
gegenüberliegend angeordneten Anschlußfingern 20 be
steht. Diese Anschlußfinger 20 weisen im Bereich ihrer
innenliegenden und einander gegenüberliegenden Enden
Anschlußfelder 22 auf, die über Bonddrähte 24 mit den
Anschluß-Pads 16 des Halbleiter-Chips 10 verbunden
sind.
Auf die Oberseite 14 des Halbleiter-Chips 10 ist eine
Kunststoffbeschichtung 26 aufgebracht, und zwar in Form
zweier Streifenzonen, die sich quer zu den jeweils
nebeneinanderliegenden Anschlußfingern 20 unterhalb
dieser erstrecken. Pro Reihe von Anschlußfingern 20 ist
ein Kunststoffbeschichtungsstreifen 26 vorgesehen.
Gemäß der Unteransicht auf den Lead-Frame 12 gemäß Fig.
2 befinden sich auf den Unterseiten 28 der Anschluß
finger 20 Kunststoffbeschichtungszonen 32. Diese Kunst
stoffbeschichtungszonen 32 sind bei auf dem Halbleiter-Chip
10 aufliegendem Lead-Frame 12 den Kunststoffbe
schichtungsstreifen 26 gegenüber angeordnet (siehe Fig.
3). Durch Ultraschall-Verschweißung der Kunststoff
materialien innerhalb der Beschichtungszonen 32 der
Anschlußfinger 20 und der Beschichtungsstreifen 26 des
Halbleiter-Chips 10 kommt es zu einer innigen mechani
schen Verbindung der Zonen 32 mit den Streifen 26, wo
durch die Anschlußfinger 20 auf der Oberseite 14 des
Halbleiter-Chips 10 mechanisch fixiert sind. Hierbei
werden keinerlei Klebeeffekte ausgenutzt, so daß die
oben geschilderten Probleme bei Verwendung von lösungs
mittelbehafteten Klebematerialien bei der hier be
schriebenen LOC-Verbindungstechnik nicht auftreten.
Claims (5)
1. Halbleiter-Bauelement mit
- - einem Halbleiter-Chip (10), der mehrere An schluß-Pads (16) auf mindestens einer seiner Hauptseitenflächen (14) aufweist,
- - mehreren sich teilweise über die mindestens eine Hauptseitenfläche (14) des Halbleiter-Chips (10) erstreckende, elektrisch leitende Anschlußfinger (20), und
- - Bonddrähten (24) zum elektrischen Verbinden der Anschlußfinger (20) mit den Anschluß-Pads (16) des Halbleiter-Chips (10) dadurch gekennzeichnet,
- - daß die mindestens eine Hauptseitenfläche (14) des Halbleiter-Chips (10) zumindest in den den Anschlußfingern (20) gegenüberliegenden Be reichen (26) mit Kunststoffmaterial versehen ist,
- - daß die Anschlußfinger (20) auf ihren der min destens einen Hauptseitenfläche (14) des Halb leiter-Chips (10) gegenüberliegenden Seiten flächen (32) zumindest teilweise mit Kunst stoffmaterial versehen sind und
- - daß die Kunststoffmaterialien der Hauptseiten flächen (14) des Halbleiter-Chips (10) und der Anschlußfinger (20) miteinander verschweißt sind.
2. Halbleiter-Bauelement nach Anspruch 1, dadurch
gekennzeichnet, daß die Kunststoffmaterialien der
Hauptseitenflächen (14) des Halbleiter-Chips (10)
und der Anschlußfinger (20) miteinander ultra
schallverschweißt sind.
3. Halbleiter-Bauelement nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß die den Anschlußfingern
(20) gegenüberliegende Bereiche (26) der min
destens einen Hauptseitenfläche (14) des Halblei
ter-Chips (10) abschnittsweise mit Kunststoff
material versehen sind.
4. Halbleiter-Bauelement nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß die Anschluß
finger (20) abschnittsweise mit Kunststoffmaterial
versehen sind.
5. Halbleiter-Bauelement nach einem der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß die mindestens
eine Hauptseitenfläche (14) des Halbleiter-Chips
(10) auch zwischen den den Anschlußfingern (20)
gegenüberliegenden Bereichen (26) zumindest ab
schnittsweise mit Kunststoffmaterial versehen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19653782A DE19653782A1 (de) | 1996-12-21 | 1996-12-21 | Halbleiter-Bauelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19653782A DE19653782A1 (de) | 1996-12-21 | 1996-12-21 | Halbleiter-Bauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19653782A1 true DE19653782A1 (de) | 1998-07-02 |
Family
ID=7815856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19653782A Withdrawn DE19653782A1 (de) | 1996-12-21 | 1996-12-21 | Halbleiter-Bauelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19653782A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000068993A1 (en) * | 1999-05-07 | 2000-11-16 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5130783A (en) * | 1991-03-04 | 1992-07-14 | Texas Instruments Incorporated | Flexible film semiconductor package |
US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
US5239806A (en) * | 1990-11-02 | 1993-08-31 | Ak Technology, Inc. | Thermoplastic semiconductor package and method of producing it |
-
1996
- 1996-12-21 DE DE19653782A patent/DE19653782A1/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5239806A (en) * | 1990-11-02 | 1993-08-31 | Ak Technology, Inc. | Thermoplastic semiconductor package and method of producing it |
US5130783A (en) * | 1991-03-04 | 1992-07-14 | Texas Instruments Incorporated | Flexible film semiconductor package |
US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000068993A1 (en) * | 1999-05-07 | 2000-11-16 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
US6265761B1 (en) | 1999-05-07 | 2001-07-24 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3913221C2 (de) | Halbleiteranordnung mit Leiterrahmen und Formharzgehäuse | |
DE19708617C2 (de) | Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte | |
DE4126043C2 (de) | Gekapseltes Halbleiterbauelement | |
DE68923512T2 (de) | Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis. | |
DE102005027356B4 (de) | Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben | |
DE19747105A1 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE112014002322T5 (de) | Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren | |
DE19651566A1 (de) | Chip-Modul sowie Verfahren zu dessen Herstellung | |
EP1119823B1 (de) | Biometrischer sensor und verfahren zu dessen herstellung | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
DE1259988B (de) | Verfahren zum Herstellen flexibler elektrischer Schaltkreiselemente | |
DE19735170A1 (de) | Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips | |
DE102008058003B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul | |
DE19801488B4 (de) | Verfahren zum Zusammenbau eines Halbleiterbausteins | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE10162676B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben | |
DE102005015036A1 (de) | Verfahren zur Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung | |
DE19653782A1 (de) | Halbleiter-Bauelement | |
DE19929215A1 (de) | Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement | |
WO2009121675A1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung | |
DE19715739A1 (de) | Halbleiter-Bauelement | |
DE4231705C2 (de) | Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung | |
DE19638786A1 (de) | Halbleiter-Bauelement und Verfahren zu seiner Herstellung | |
WO1997029514A1 (de) | Halbleiter-bauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |