DE69532682T2 - Nachgiebige zwischenschicht für einen halbleiterchip - Google Patents

Nachgiebige zwischenschicht für einen halbleiterchip Download PDF

Info

Publication number
DE69532682T2
DE69532682T2 DE69532682T DE69532682T DE69532682T2 DE 69532682 T2 DE69532682 T2 DE 69532682T2 DE 69532682 T DE69532682 T DE 69532682T DE 69532682 T DE69532682 T DE 69532682T DE 69532682 T2 DE69532682 T2 DE 69532682T2
Authority
DE
Germany
Prior art keywords
support structure
pads
chip
further characterized
compliant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69532682T
Other languages
English (en)
Other versions
DE69532682D1 (de
Inventor
Zlata Kovac
Craig Mitchell
Thomas Distefano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of DE69532682D1 publication Critical patent/DE69532682D1/de
Application granted granted Critical
Publication of DE69532682T2 publication Critical patent/DE69532682T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor

Description

  • Technischer Bereich
  • Die vorliegende Erfindung bezieht sich allgemein auf das Vorsehen einer nachgiebigen Zwischenschicht für einen Halbleiterchip und spezieller auf ein Verfahren und eine Vorrichtung zum Vorsehen einer nachgiebigen Zwischenschicht zwecks Aufnahme von Unterschieden der Nichtübereinstimmung bzw. Fehlanpassung der thermischen Ausdehnungskoeffizienten zwischen einem Halbleiterchip und einer Tragstruktur, wie beispielsweise einer bedruckten Leiter- bzw. Verdrahtungsplatte.
  • Stand der Technik
  • Bei ihrem Versuch, den Bereich auf bedruckten Leiterplatten effizienter zu verwenden, sind Halbleiterchip-Hersteller unlängst von größeren, aufwendigeren Zwischenverbindungskonventionen, wie beispielsweise 'pin grid arrays' ("PGAs") und den 'perimeter leaded quad flat packs' ("QFPs") zu kleineren Konventionen wie beispielsweise 'ball grid arrays' ("BGAs") übergegangen. Bei der Verwendung der BGA-Technologie sind Halbleiterchips typischerweise unter Verwendung von Lötverbindungen mit ihren tragenden Substraten verbunden, wie beispielsweise über die "flip-chip"-Technologie. Wird jedoch lediglich Lötmittel dazu verwendet, um die Kontakte des Chips mit dem Substrat zu verbinden, so sind die Lötsäulen im allgemeinen kurz ausgestaltet, um die strukturelle Integrität des Lötmittels aufrechtzuerhalten. Dies führt zu minimal elastischen Lötmittelverbindungseigenschaften, was des weiteren zu einer erhöhten Wahrscheinlichkeit für Lötmittelrisse führt aufgrund der mechanischen Belastung über den unterschiedlichen thermischen Ausdehnungskoeffizienten ("TCE") des Chips relativ zu dem tragenden Substrat, wobei die Zuverlässigkeit der Lötmittelverbindung reduziert wird. Heizt sich der Chip während seines Gebrauchs auf, so dehnen sich mit anderen Worten sowohl der Chip wie auch das Substrat aus; und wenn die Wärme abgeleitet ist, so ziehen sich sowohl der Chip wie auch das Substrat zusammen. Das Problem, das entsteht ist, daß der Chip und das Substrat sich in unterschiedlichem Ausmaß und zu unterschiedlichen Zeiten ausdehnen und zusammenziehen und dabei die Zwischenverbindungen zwischen ihnen belasten. Da die Features von Halbleiterchips weiter größenmäßig reduziert werden, wird die Anzahl an Chips, die in einen vorgegebenen Bereich gepackt werden, größer und die von jedem dieser Chips abgeleitete Wärme wird einen stärkeren Einfluß auf das Problem der thermischen Nichtübereinstimmung bzw. Fehlanpassung haben. Dies erhöht weiter die Notwendigkeit nach einer hochnachgiebigen Zwischenverbindung für die Chips.
  • Das Problem mit den Lötmittelrissen wird verschlimmert, wenn mehr als ein Halbleiterchip in einer Packung montiert ist, wie beispielsweise in einem Multi- bzw. Mehrfachchipmodul. Multichipmodule genießen zunehmende Popularität; umso mehr Chips jedoch zusammengepackt werden, desto mehr Wärme wird durch jede Packung abgeleitet, was wiederum bedeutet, daß die Zwischenverbindungen zwischen einer Packung und ihrem tragenden Substrat größerer mechanischer Belastung ausgesetzt sein wird aufgrund der Wärmeübertragung. Wenn mehr Chips zu Multichipmodulen integriert sind, erfordert des weiteren jede Packung zusätzliche Zwischenverbindungen, wodurch die gesamte Festigkeit bzw. Steifigkeit der Verbindung zwischen dem Modul und seinem tragenden Substrat erhöht wird.
  • Eine Zwischenverbindungslösung, wiedergegeben in dem US-Patent Nr. 4,642,889, mit dem Titel "Compliant Interconnection and Method Therefor", erteilt für Grabbe, versucht dem zuvor erwähnten Lötmittelrißproblem beizukommen durch Einbetten von Drähten innerhalb jeder Lötmittelsäule, um das Lötmittel zu verstärken und dabei höhere Lötmittelsockel und größere Elastizität zu ermöglichen. Eine andere Lösung beinhaltet das spiralförmige Umwickeln der Außenseite des Lötmittels mit Draht. Eine weitere angegebene Lösung beinhaltet das Vorsehen einer Kombination aus Lötmittel und Bleilötmittel, wie es in dem US-Patent Nr. 5,316,788, mit dem Titel "Applying Solder to High Density Substrates", erteilt für Dibble et al., zu finden ist.
  • Bei noch weiteren Lösungen nach dem Stand der Technik wird Gebrauch gemacht von einem Unterfüllungsmaterial, das zwischen dem Chip und dem tragenden Substrat angeordnet ist, und zwar als Versuch, die durch die TCE-Nichtübereinstimmung bewirkte Belastung zu reduzieren. Ohne das Unterfüllungsmaterial ist diese Belastung typischerweise auf den schwächsten Teil der Lötkugeln konzentriert. Das Unterfüllungsmaterial erlaubt es, daß diese Belastung sich gleichförmiger verteilt über die gesamte Oberfläche der Lötkugeln. Beispiele für die Verwendung von Unterfüllungsmaterial können in den US-Patenten Nr. 5,194,930, 5,203,076 und 5,249,101 aufgefunden werden. Alle diese Lösungen nach dem Stand der Technik zielen darauf ab, die Scherbelastungen über die Zwischenverbindungen, zu reduzieren, die durch Wärmeübertragung bewirkt werden. Jede dieser Lösungen jedoch trifft auf wesentliche Probleme wie beispielsweise eine ungenügende Nachgiebigkeit und die Verfahrenskosten bzw. Herstellkosten.
  • Mehrere Erfindungen, die alle auf den Übertragenen der vorliegenden Erfindung übertragen sind, handeln effektiv, jedoch insbesondere unterschiedlich mit dem Problem der Wärmeübertragung. Beispielsweise offenbart US-Patent Nr. 5,148,266 Verbesserungen bei Halbleiterchipanordnungen und Verfahren zu deren Herstellung. Wie in dem '266 Patent angegeben ist, kann ein Halbleiterchip mit einem Substrat verbunden werden unter Verwendung eines bogenartigen und vorzugsweisen elastischen Zwischenkörpers. Der Zwischenkörper liegt über der oberen, kontakttragenden Oberfläche des Chips. Eine erste Oberfläche der Zwischenkörperflächen weist in Richtung des Chips, wohingegen eine zweite Oberfläche von dem Chip weg weist. Elektrische Anschlüsse sind an der zweiten Oberfläche des Zwischenkörpers vorgesehen und der Zwischenkörper ist mit sich durch ihn erstreckende Öffnungen versehen. Elastische Leitungen verlaufen durch diese Öffnungen zwischen Kontakten an dem Chip und den Anschlüssen auf der zweiten Oberfläche des Zwischenkörpers. Die Anschlüsse können mit einem Substrat verbunden bzw. an dieses gebondet sein. Da die Anschlüsse relativ zu den Kontakten auf dem Chip bewegbar sind, liefern die in dem '266 Patent beschriebenen Anordnungen exzellenten Widerstand gegenüber unterschiedlicher Ausdehnung des Chips relativ zu dem Substrat, was durch eine Wärmeübertragung bewirkt wird. Der in dem '266 Patent offenbarte Zwischenkörper kann auch eine zwischen den Anschlüssen und dem Chip angeordnete nachgiebige Schicht beinhalten.
  • Die ebenfalls anhängige, gemeinsam übertragene US-Patentanmeldung Nr. 08/123,882, angemeldet am 20. September 1993, offenbart ein Verfahren zur Erzeugung einer Zwischenschicht zwischen einem Chip und einem Chipträger, einschließlich einer Beabstandung des Chips um einen vorgegebenen Abstand oberhalb des Chipträgers und das Einführen einer Flüssigkeit in den Spalt zwischen dem Chip und dem Träger. Vorzugsweise ist die Flüssigkeit ein Elastomer, der zu einer elastischen Schicht nach seiner Einführung in den Spalt gehärtet wird. Bei einem anderen bevorzugten Ausführungsbeispiel werden die Anschlüsse auf einem Chipträger planar gestaltet oder in anderer Weise vertikal durch Deformieren der Anschlüsse zu eingestellten vertikalen Stellungen mit einer Platte positioniert und eine Flüssigkeit wird dann zwischen dem Chipträger und dem Chip gehärtet.
  • Das Dokument "Area Array Chip Carrier: SMT Package for known Good Die", ISHM '93 Proceedings, S. 318–333, offenbart eine nachgiebige Füllerzwischenschicht, wobei ein elastomerer Pad den Raum zwischen dem Chip und dem Träger einnimmt.
  • Trotz der positiven Resultate der zur vorerwähnten gemeinsam von mir innehabenden Erfindungen, wären noch weitere Verbesserungen wünschenswert.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung, wie sie in den Ansprüchen 1 und 33 definiert ist, liefert ein Verfahren und eine Vorrichtung zum Vorsehen einer nachgiebigen Zwischenschicht für Halbleiterchips zwecks Aufnahme von typischen großen Nichtübereinstimmungen der thermischen Expansion zwischen einem Chip und seiner Tragstruktur bzw. seinem Substrat.
  • Spezieller liefert ein Aspekt der vorliegenden Erfindung ein Verfahren zur Herstellung einer nachgiebigen Zwischenschicht für einen Halbleiterchip, typischerweise eine nachgiebige Einkapselschicht mit einer kontrollierten Dicke. Eine erste Tragestruktur, wie beispielsweise ein elastischer, im wesentlichen undehnbarer dieelektrischer Film mit einer Oberfläche ist vorgesehen. Mehrere nachgiebige Pads sind an der ersten Oberfläche der ersten Tragestruktur angebracht, wobei jegliche zwei angrenzenden nachgiebigen Pads dazwischen einen Kanal begrenzen. Das Anbringen der nachgiebigen Pads an der ersten Tragestruktur kann auf mehrere unterschiedliche Weisen bewerkstelligt werden. Bei einem Ausführungsbeispiel wird eine Schablonenmaske, die mehrere durch sie hindurch verlaufende Löcher hat, oben auf der ersten Oberfläche der Tragestruktur bzw. des Substrats platziert. Die Löcher in der Maske werden dann mit einem härtbaren flüssigen Elastomer gefüllt. In wünschenswerter Weise hat flüssiger Elastomer eine genug dicke Konsistenz, so daß die Maske dann vor dem Härten des Elastomers entfernt werden kann. Nachdem die Maske entfernt wurde, wird der Elastomer zumindest teilweise gehärtet, beispielsweise durch Erwärmen oder indem er ultraviolettem Licht ausgesetzt wird. Der Schritt des Füllens kann bewerkstelligt werden durch Aufbringen des flüssigen Elastomers über eine freigesetzte Oberfläche der Maske, derart, daß der Elastomer in die Löcher der Maske abgeschieden wird. Andere Verfahren sind ebenfalls geeignet, wie beispielsweise die individuelle Abgabe des Elastomers in jedes der Löcher. Dadurch wird eine Anordnung vorgesehen, die eine Matrix aus nachgiebigen Pads beinhaltet und des weiteren Kanäle zwischen im wesentlichen all den angrenzenden Pads hat. In dieser Stufe des Prozesses muß die vertikale Höhe der Pads nicht extrem gleichförmig sein.
  • In einer weiteren Stufe wird die Anordnung einschließlich der Matrix an Pads mit einer zweiten Tragestruktur bzw. einem zweiten Substrat verwendet. Bei einem Ausführungsbeispiel ist die zweite Tragestruktur ein Halbleiterchip mit mehreren Kontakten auf einer ersten Oberfläche. Die erste Oberfläche des Chips grenzt an der Matrix an nachgiebigen Pads an und die Kontakte sind elektrisch mit entsprechenden, mehreren Anschlüssen an einer zweiten Seite der Tragestruktur verbunden. Typischerweise wird die erste Oberfläche des Chips gegen die Pads gedrückt, um diese zusammenzudrücken und dadurch sicherzustellen, daß der Chip gleichförmig über seiner ersten Oberfläche getragen wird und des weiteren die planare Ausgestaltung der ersten Tragestruktur sicherzustellen oder des elastischen dieelektrischen Filmes in Bezug auf die erste Oberfläche des Chips. Wenn der dieelektrische Film Anschlüsse daran hat, werden vorzugsweise die Anschlüsse co-planar zueinander während dieses Schrittes gehalten. Beispielsweise können der dieelektrische Film und der Chip zwischen einem Paar gegenüberliegender Platten gehalten sein, so daß die Anschlüsse auf einer Platte lagern und in einen im wesentlichen co-planaren Zustand verbracht werden. Ein nachgiebiger Füller, wie beispielsweise ein härtbarer Flüssigelastomer wird dann in die Kanäle zwischen dem Chip und der Tragestruktur und um die nachgiebigen Pads eingespritzt, während der Chip und die Tragestruktur an Ort und Stelle gehalten sind. Der Elastomer kann dann gehärtet werden, um eine im wesentlichen gleichförmige, planare, nachgiebige Schicht zwischen den Chip und der Tragestruktur auszubilden.
  • Bei einem weiteren Ausführungsbeispiel beinhaltet die zweite Tragestruktur mehrere Chips. Die Matrix bzw. Anordnung an nachgiebigen Pads ist groß genug, um über mehreren Chips gleichzeitig zu liegen. Dieses Verfahren kann dazu verwendet werden, um eine nachgiebige Zwischenschicht für multiple bzw. mehrere Chips zu bilden, die dann entweder in individuelle Chips geschnitten oder als Multi-Chipmodul verwendet werden können. Obiges Verfahren kann auch dazu verwendet werden, um eine nachgiebige Zwischenschicht für einen Halbleiterwafer auszubilden, bevor die individuellen Chips getrennt werden. Nachdem die nachgiebige Zwischenschicht ausgebildet wurde, kann der Wafer in individuelle Chips oder in Multi-Chipmodule geschnitten werden.
  • Ein weiteres Ausführungsbeispiel liefert eine Matrix an nachgiebigen Pads, die unter Verwendung eines Halteelementes an Ort und Stelle gehalten sind. Die Pads werden dann fest entweder an einer Oberfläche des Chips oder des Tragesubstrats angeordnet. Das Halteelement wird dann entfernt und die Pads zwischen dem Chip und dem Tragesubstrat komprimiert. Flüssigelastomer wird dann in die Kanäle zwischen den angrenzenden Pads eingespritzt, wie dies bei den obigen Ausführungsbeispielen beschrieben wurde.
  • Die Pads oder die Pad/Einspritzelastomerkombinationen liefern eine nachgiebige, planare Zwischenschicht, die wirkungsvoll die Nichtübereinstimmung bzw. Fehlanpassung des thermischen Ausdehnungskoeffizienten zwischen dem Chip und einem tragenden Substrat aufnimmt und schwächt dabei viel von der Belastung auf die dazwischen liegenden Verbindungen ab. Des weiteren liefert die Kombination eine wirkungsvolle Einkapselungsbarriere gegen Feuchtigkeit und Verunreinigungen.
  • Die vorstehenden und anderen Ziele und Vorteile der vorliegenden Erfindung werden verständlicher aus der folgenden detaillierten Beschreibung eines bevorzugten Ausführungsbeispiels in Zusammenhang mit den beigefügten Figuren.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine Seitenansicht eines Ausführungsbeispiels einer Zwischenschicht für einen nachgiebigen Halbleiterchip gemäß der vorliegenden Erfindung mit mehreren nachgiebigen Pads.
  • 2 zeigt eine Seitenansicht des in 1 gezeigten Ausführungsbeispiels, wobei die Kanäle zwischen den nachgiebigen Pads gemäß der vorliegenden Erfindung mit einer härtbaren Flüssigkeit gefüllt sind.
  • 3A und 3B zeigen eine Seitenansicht der Maske und des Elastomers, die verwendet werden, um die nachgiebigen Pads gemäß weiteren Ausführungsbeispielen der Erfindung zu bilden.
  • 4A–C zeigen eine Draufsicht von oben auf mehrere unterschiedliche Pad-Formen und Überdeckungen in Bezug auf die Positionen des Anschlusses gemäß weiterer Ausführungsbeispiele der Erfindung.
  • 5A und 5B zeigen eine perspektivische und eine Seitenansicht der Tragestruktur und der nachgiebigen Pads gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • 5C zeigt eine Seitenansicht des in 5A und 5B gezeigten Ausführungsbeispiels, wobei mehrere eingekapselte Chips an den nachgiebigen Pads angeordnet wurden.
  • 6 zeigt eine Seitenansicht einer nachgiebigen Zwischenschicht, die gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zwischen einem Wafer und der Tragestruktur ausgebildet wurde.
  • 7 zeigt eine Seitenansicht mehrerer nachgiebiger Pads, die innerhalb von Löchern in einem Halteelement gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung angeordnet wurden.
  • 8 zeigt eine Seitenansicht eines weiteren Ausführungsbeispiels der Erfindung mit einer nachgiebigen Zwischenschicht zwischen einem Wärmeausbreiter bzw. -verteiler und einer Tragestruktur.
  • Möglichkeiten zur Ausführung der Erfindung
  • 1 und 2 zeigen eine Seitenansicht eines Ausführungsbeispiels einer Chippackung gemäß der vorliegenden Erfindung. Eine Tragestruktur bzw. ein Substrat 100 ist vorgesehen, die eine erste und eine zweite Oberfläche aufweist. Die Tragestruktur 100 kann im wesentlichen steif, halbelastisch oder elastisch sein. Typischerweise jedoch besteht die Tragestruktur 100 aus einem elastischen, jedoch im wesentlichen undehnbaren dielektrischen Film, der vorzugsweise aus einem Polymer-artigen Material wie beispielsweise KaptonTM "E" gebildet ist, das erhältlich ist von DuPont Chemical Corp., und zwar mit einer etwaigen Dicke zwischen 25 Mikron und 75 Mikron. Des weiteren hat der dielektrische Film 100 typischerweise leitende Anschlüsse 140 an seiner Seitenoberfläche.
  • Mehrere dielektrische nachgiebige Pads 110 sind an der ersten Oberfläche des Films 100 angebracht. Die nachgiebigen Pads 110 sind typischerweise aus einem härtbaren, flüssigen Elastomermaterial wie beispielsweise dem Dow Corning Siliconeelastomer 577, bekannt als "SylgardTM" hergestellt, mit etwa 5–10% Quarzstaub, um eine steife, thixotrope Konsistenz zu erzielen. Die Höhe der nachgiebigen Pads 110 ist nominal gleichförmig wie es definiert wird durch die Messung von dem Boden der Pads aus an der ersten Oberfläche des Filmes, hin zu den Scheiteln der Pads. Jedoch ist eine exakte Gleichförmigkeit der Höhe nicht kritisch, wie dies unten erläutert wird. Das Verhältnis von Breite zu Höhe jedes Pads 110 ist vorzugsweise etwa zwei zu eins (2 : 1) oder größer, um eine gute strukturmäßige Integrität des Pads aufrechtzuerhalten. Vorzugsweise hat jedes Pad eine Breite oder einen Durchmesser, gemessen an seiner Verbindungsstelle mit der ersten Oberfläche des Films 100, zwischen etwa 300 μm bis 2000 μm. Die Pads sind in einem Gittermuster angeordnet, mit einem Mitte-zu-Mitte Abstand oder "Pitch", der größer ist als die minimale Breite jedes Pads und vorzugsweise größer als die maximale Breite jedes Pads. Dadurch begrenzt jedes Paar aneinander angrenzender Pads einen Kanal 117 dazwischen und alle Kanäle sind untereinander verbunden, um ein im wesentlichen durchgehendes Gitter an Kanälen 117 zu definieren. Der Pad-Abstand und folglich die Breite der Kanäle 117 muß groß genug sein, so daß ein nachgiebiges Füllmaterial 170 in die Kanäle 117 eingespritzt werden kann, wie dies detaillierter unten beschrieben wird.
  • Wie in den 3A und 3B gezeigt, werden die nachgiebigen Pads 110 typischerweise an dem dielektrischen Film 100 ausgebildet und angebracht unter Verwendung einer Schablonenmaske 80, die obere und untere Oberflächen aufweist und des weiteren mehrere sich durch sie erstreckende Löcher 90 hat. Bei einem bevorzugten Ausführungsbeispiel ist die untere Oberfläche der Maske 80 auf der ersten Oberfläche des Films 100 platziert und härtbarer Flüssigelastomer wird über die erste Oberfläche der Maske 80 gewischt oder aufgebracht, derart, daß der Elastomer sich in jedem der Löcher 90 abscheidet. Ist der Elastomer viskos oder thixotrop genug, so wird die Maske dann typischerweise entfernt und die Pads gehärtet oder teilweise gehärtet durch Erwärmen oder indem sie ultravioletter Strahlung ausgesetzt werden oder einer Kombination dessen, wie beispielsweise indem der Elastomer ultraviolettem Licht ausgesetzt wird, um eine "Haut" aus gehärtetem Elastomer auszubilden und dann der Elastomer durch einen Heizschritt gehärtet oder teilweise gehärtet wird. Im Falle des Dow 577 Elastomers wird der Elastomer typischerweise auf etwa 125°C 40 Minuten lang aufgeheizt. Die Maske 80 kann auch nach dem Schritt des Aushärtens entfernt werden. In diesem Fall wird der Elastomer der Form des Lochs 90 in der Maske entsprechen, wenn er zu härten beginnt. Dadurch werden die Pads 100 in 3A zylindrische Form mit im wesentlichen flachen oberen Oberflächen haben. Ist die Maske 80 oben auf dem dielektrischen Film 100 während des Schritts des Aushärtens belassen, so können die Pads teilweise an der Maske 80, an einem freigelegten oberen Rand jedes Loches 90 auf der ersten Oberfläche der Maske beim Härten des Elastomers anhaften. Dies macht eine Entfernung der Maske 80 unter Beibehaltung der Integrität der Pads 110 schwierig. Diesem Problem kann wirkungsvoll beigekommen werden, indem eine alternative Schablonenmaske 85 verwendet wird, wie in 3B gezeigt, wobei jedes Loch in der Maske einen kleineren oberen Randumfang auf der oberen Oberfläche der Maske 85 hat als an der unteren Oberfläche der Maske 85. Der kleinere Umfang jedes Loches reduziert die Kraft der Befestigung bzw. die Haftkraft der nachgiebigen Pads 110 an der Maske 85. Aufgrund der Gestalt der Einheit bzw. Aufnahme 95 des in 3B gezeigten Ausführungsbeispiels, muß der Flüssigelastomer jedoch typischerweise über die erste Oberfläche der Maske in zwei Richtungen aufgebracht werden, um sicherzustellen, daß die Einheit bzw. Aufnahme 95 vollständig gefüllt ist. Der Elastomer wird dann eine abgerundete Gestalt annehmen, entsprechend der Gestalt der Einheit 95 und wird nach dem Härten seine Gestalt halten. Der oben angesprochene Dow 577-Elastomer schrumpft auch auf etwa 5% während des Aushärtschrittes und vereinfacht dadurch das Entfernen der Maske 85. Eine andere Lösung für dieses Problem wäre es, die Maske 80 mit einem Material zu beschichten, das einer Anhaftung des Elastomers beim Härten widersteht.
  • Zurückkehrend zu 1, wird ein Halbleiterchip 120 als nächstes an den nachgiebigen Pads 110 angelegt. Der Chip 120 hat eine vordere Oberfläche, die Kontakte 130 trägt und eine hintere Oberfläche. Die vordere Oberfläche des Chips ist zu den nachgiebigen Pads derart ausgerichtet, daß keines der Pads 110 die Kontakte an dem Chip überdeckt. In dem nächsten Schritt des Betriebsvorgangs werden der dielektrische Film 100 und die zweite Tragestruktur oder der Chip 120 zwischen einer ersten Platte 107 und einer zweiten Platte 127 zusammengequetscht. Die Platten werden mit Hilfe einer Presse (nicht gezeigt) aufeinander zu gezwungen. Die erste Platte lagert an den Anschlüssen 140 des Films 100 und zwingt diese Anschlüsse in im wesentlichen co-planare Ausrichtung, während die zweite Platte auf der hinteren Oberfläche des Chips 120 lagert. Während dieses Vorgangs werden die Pads 110 zusammengedrückt. Das Ausmaß einer derartigen Kompression ändert sich von Pad zu Pad, in Abhängigkeit von der ursprünglichen Höhe jedes Pads, den Höhen der verschiedenen Anschlüsse 140 und anderer Toleranzen. Da die Pads auf diese Weise Variationen aufnehmen können, müssen die Höhen der Pads vor der Kompression nicht präzise gleichförmig sein. Einige insbesondere kurze Pads wie beispielsweise Pad 115, können bzw. müssen selbst nach der Kompression die Oberfläche des Chips nicht kontaktieren. Diese Situation ist annehmbar unter der Voraussetzung, daß die verbleibenden Pads im wesentlichen die Anschlüsse 140 gegen die erste Platte halten.
  • Dort wo die Pads 110 während des Pad-Ausbildevorgangs, wie oben beschrieben, lediglich teilweise gehärtet wurden, sind sie klebefreudig und haften an dem Chip 120 an, wenn er dagegen gedrückt wird. Bei einem bevorzugten Ausführungsbeispiel würde der Chip 120 auf etwa 100° bis 180°C erwärmt und dann gegen die Pads 110 gedrückt, so daß die teilweise gehärteten Pads 110 aufgrund der Wärme des Chips 120 vollständig härten und dabei an der vorderen Oberfläche des Chips anhaften. Alternativ kann der Scheitel bzw. die Spitze jedes Pads klebefreudig gestaltet werden, indem ein haftendes, ein Silikongel oder ein Film aus ungehärtetem Silikon Elastomer darauf vorgesehen wird, so daß der Chip 120 daran anhaftet. In ähnlicher Weise kann die Oberfläche des Chips beschichtet werden mit einem Haftmittel in den Bereichen, die von den Kontakten 130 entfernt liegen, so daß die Spitzen der Pads 110 derartiges Haftmittel erfassen. Während das Anhaften der Pads 110 an dem Chip 120 dabei hilft, die Ausrichtung zwischen dem Chip 120 und dem Film 100 aufrechtzuerhalten, ist es nicht zwingend, daß die Pads 110 an dem Chip 120 angehaftet werden, solange der Chip an Ort und Stelle gehalten werden kann, indem er gegen die Pads 110 gedrückt wird. Während dieses Schrittes des Prozesses auferlegte Wärme und Druck deformieren die Pads oder "Stellen" die Pads permanent auf die Höhen und Formen ein, die erzielbar sind, wenn der Film und der Chip zwischen den Platten zusammengepreßt werden. Einmal auf diese Weise eingestellt, neigen die Pads dazu, den Film und den Chip in den gleichen relativen Positionen zu halten, wie dies erzielbar ist durch den Schritt des Quetschens und neigen dabei dazu, die Anschlüsse 140 in co-planarer Ausrichtung zueinander zu halten.
  • Die Kontakte 130 an dem Chip 120 werden dann an den Anschlüssen 140 auf dem Film 100 durch jegliche geeignete Mittel angebracht. In diesem Ausführungsbeispiel ist jeder Kontakt 130 elektrisch mit einem Anschluß 140 über eine dazwischen verlaufende elastische Leitung 150 verbunden. Der Anschluß 140 besteht aus einem leitenden Blindkontakt (einem Kontakt, der von der zweiten zu der ersten Oberfläche des Films 100 verläuft und eine geschlossene Bodenoberfläche, im wesentlichen in einer Ebene mit der ersten Oberfläche des dielektrischen Films 100, hat) und einer Lötkugel (in gestrichelten Linien gezeigt), die typischerweise angebracht wird, nachdem die Packung vollständig ist.
  • Wie in 2 gezeigt, wird dann ein nachgiebiger Füller bzw. ein nachgiebiges Füllmittel 170 niedriger Viskosität zwischen dem Chip 120 und dem dielektrischen Film 100 durch die Kanäle zwischen den angrenzenden Pads 110 angeordnet. Eine Einspritzdüse 160 ist an einem Rand des Films 100 angrenzend, angeordnet. Der Füller 170 gelangt durch die Düse in die Kanäle 117. Der nachgiebige Füller 170 kann aus einem Elastomer, einem Gel oder einem nachgiebigen thixotropen Material bestehen, solange der Elastomer, das Gel oder das Material seine Nachgiebigkeit beibehält. Ein Beispiel eines derartigen Füllers ist ein Dow Corning Elastomer Q1-4939. Bei einem bevorzugten Ausführungsbeispiel besteht der Füller 170 aus einem härtbaren Flüssigelastomer mit einer Viskosität, die ausgelegt ist, um den Strom der Flüssigkeit in die Kanäle 117 zwischen den angrenzenden Pads 110 zu vereinfachen. Auch kann während des Stroms an Elastomer eine evakuierte Umgebung vorgesehen sein, so daß Lücken in dem flüssigen Elastomer, bewirkt durch eingefangene Luft, ausgeschaltet werden können. Die Kapillarwirkung führt dazu, daß der Flüssigelastomer 170 niedriger Viskosität in die Kanäle 117 gesogen wird, wenn der Elastomer die Pads, den Chip und den Film benetzt. Aufgrund der Oberflächenspannungskräfte neigt der Flüssigelastomer 170 dazu, zwischen dem Chip und dem Substrat zu verbleiben. Falls notwendig, müssen jedoch die Ränder der Anordnung durch jegliche geeignete Mittel geschlossen werden, um die Flüssigkeit 170 eingefangen zu halten. Während dieses Vorgangs, kapselt der Flüssigelastomer auch Leitungen bzw. Drähte 150 ein. Die Flüssigkeit 170 wird dann gehärtet, und zwar typischerweise durch Erwärmen der Anordnung, während sie zwischen flachen, gegenüberliegenden Oberflächen, wie beispielsweise den für den Kompressionsschritt verwendeten Platten 107, 127 gehalten ist. Dies führt zu einer planaren, nachgiebigen Zwischenschicht zwischen dem Chip 120 und dem dielektrischen Film 100. Die resultierende Anordnung kann dann freigesetzt werden, um eine individuelle Halbleiterchippackung zu bilden.
  • Es ist wichtig zu verstehen, daß die Funktion der nachgiebigen Pads darin besteht, einen gleichförmig gehaltenen, planaren Abstandshalter zwischen dem Chip und dem dielektrischen Film zu liefern, während dem nachgiebigen Füller gestattet wird, zwischen den angrenzenden Pads 110 eingespritzt zu werden, um eine nachgiebige Einkapselungsschicht mit einer kontrollierten Dicke zu erzeugen. Solange ein gleichförmiger Halt bzw. ein gleichförmiges Tragen vorliegt, ist es unwichtig, ob die Pads 110 in direkter Überdeckung mit einzelnen oder mehreren Anschlüssen 140, wie in den 4A und 4B gezeigt, stehen, oder ob die Pads 110 wie in 4C gezeigt, in beliebiger Überdeckung in Bezug auf die Anschlüsse 140 stehen. Es ist zudem nicht wesentlich, ob all die Pads in einer gemeinsamen Matrix von gleicher allgemeiner Form oder Abmessung sind.
  • 5A zeigt eine Draufsicht auf ein bevorzugtes Ausführungsbeispiel der ersten Tragestruktur und der nachgiebigen Pads. Ein Band 200 ist ein durchgehender länglicher Streifen oder Film mit Handhabungs- und Lokalisierungsmerkmalen wie beispielsweise Transportlöchern 210, die ausgelegt sind zum Eingriff durch Band handhabende Mittel des Typs, wie er herkömmlich verwendet wird beim automatisierten Bonden des Bandes oder "TAB" Bearbeiten in der Halbleiterindustrie. Das Band 200 umfaßt mehrere Bereiche 201, die entlang seiner Länge voneinander beabstandet sind, wobei jeder derartige Bereich eine Tragestruktur bzw. ein Substrat für einen Chip bildet.
  • Jeder Bereich hat Pads 220, die in einem Gitter auf seiner ersten Oberfläche angeordnet sind, so daß die Pads Kanäle 203 dazwischen begrenzen und hat Anschlüsse 207 an seiner zweiten Oberfläche, wobei die Anschlüsse mit Leitungen 225 verbunden sind, die sich über eine Öffnung oder ein "Verbindungsfenster" 215 in dem Band erstrecken, wobei das Verbindungsfenster die Form eines Schlitzes hat, der um eine rechtwinkelige Schleife verläuft. Die Leitungen sind zur Verbindung mit bzw. zum Bonden an den Kontakten der Chips ausgelegt. Beispielsweise kann jede Leitung einen lösbaren bzw. abnehmbaren Abschnitt haben, wie dies offenbart ist in der internationalen Patentveröffentlichung WO 94/03036, deren Offenbarung hiermit durch Bezugnahme hierin beinhaltet ist. Die Anschlüsse und Leitungen können in einem "aufgespreizten" Muster angeordnet sein, wobei die Anschlüsse auf dem Abschnitt des Bandes außerhalb der durch das Verbindungsfenster definierten Schleife angeordnet sind; in einem "einwärts gespreizten" Muster, bei dem die Anschlüsse auf diesem Abschnitt des von dem Verbindungsfenster umgebenden Bandes angeordnet sind; oder beiden. Ein derartiges Band kann in Masse produziert werden, um eine Vielzahl von Bereichen zu beinhalten.
  • Im Gebrauch kann eine Reihe von Chips mit den verschiedenen Bereichen des Bandes verbunden werden durch Anlegen jedes Chips an den nachgiebigen Pads eines Bereiches und Zusammendrücken und Verbinden des Chips und der Pads in gleicher Weise, wie dies oben erläutert wurde. Jedes Pad 220 kann lediglich teilweise gehärtet sein oder andererseits eine klebrige Schicht 230 (5B) aus Haftmittel, Silikongel oder ungehärtetem Siliconelastomer an seinem Scheitel haben, so daß die Pads an dem Chip anhaften werden. Alternativ oder zusätzlich kann der Chip eine derartige klebefreudige Schicht auf seiner ersten Oberfläche in Bereichen haben, die von den Kontakten entfernt liegen. Während des Schritts des Anlegens, grenzt das Band an jeden Chip an, so daß ein Bereich des Bandes über dem Chip liegt und die Kontaktes jedes Chip in etwa zum Fluchten gebracht werden bzw. ausgerichtet werden mit den Leitungen des dazugehörigen Bereichs des Bandes unter Verwendung herkömmlicher maschinell vorgesehener Ausrichttechniken. Dieses Ausrichten bzw. Fluchten wird beibehalten während der Kompressions- und Padverbindungsschritte.
  • Nachdem die Pads mit den Oberflächen des Chips verbunden worden sind, halten die verbundenen Pads die Ausrichtung der Leitungen und Kontakte aufrecht. Die Anschlüsse jedes Bereichs sind elektrisch mit den Kontakten des dazugehörigen Chips verbunden, wie beispielsweise durch Vorwärtsbewegen eines Verbindungswerkzeugs in das Verbindungsfenster, um jede Leitung zu erfassen und sie mit dem ausgerichteten Kontakt des Chips zu verbinden.
  • Vorzugsweise erfaßt das Bindewerkzeug den Bindebereich der Leitung und bringt ihn in präzisere Ausrichtung mit dem Kontakt des Chips. Nach dem Verbinden der Leitungen wird der nachgiebige Füller in die Kanäle 203 zwischen den Pads in im wesentlichen gleicher Weise, wie oben beschrieben, eingeführt. Typischerweise werden der Film 200 und der Chip zusammengedrückt, während das flüssige Material eingeführt wird. Diese Vorgänge können an getrennten Stationen einer Bearbeitungslinie durchgeführt werden. Jederzeit, nachdem die Pads eines Bereiches mit einem Chip verbunden wurden, kann der Chip zu der nächsten Station der Bearbeitungslinie transportiert werden, indem das Band unter Verwendung der Transportlöcher 210 bewegt wird. Jeder Bereich des Bandes kann von dem Rest des Bandes nach Beendigung aller Bearbeitungsschritte getrennt werden, um eine individuelle Chip- und Filmanordnung zu liefern. Alternativ kann jeder Bereich vor dem letzten Bearbeitungsschritt getrennt werden und ein Teil des Bearbeitungsprozesses kann nach dem Trennen vollendet werden. Bei einem weiteren Ausführungsbeispiel der Erfindung können mehrere individuelle Bereiche des Bandes miteinander verbunden bleiben.
  • Typischerweise wird jede dieser Leitungen 225 innerhalb oder nahe eines Randes des Verbindungsfensters 215 abgenommen, wenn eine derartige Leitung mit einem entsprechenden Chipkontaktpad verbunden ist. Falls die Leitungen und die Anschlüsse in einem aufgespreizten Muster angeordnet sind, wird über diesen Vorgang der zentrale Abschnitt 205 des Bandes, der im allgemeinen innerhalb der als Verbindungsfenster 215 definierten Schleife zentriert ist, von den Außenabschnitten des Bandes abgenommen. Jedoch liefern die auf den zentralen Abschnitt 205 des Bandes angeordneten, nachgiebigen Pads 220 während der Verbindungsphase einen Halt für die Leitungen 225. Umgekehrt kann bei einer nach innen gespreizten Anordnung der äußere Abschnitt jedes Bereichs optional nach Verbindung der Leitungen entfernt werden.
  • Bei dem in 5C gezeigten, alternativen Ausführungsbeispiel bleiben mehrere individuelle Bereiche 201 des Bandes zusammen und werden während des Prozesses nicht voneinander getrennt. Eine kurze Länge des Bandes hält dadurch mehrere Chips Seite-an-Seite als Multi-Chipmodul.
  • Dadurch können, wie in 5C dargestellt, die hinteren Oberflächen dieser Chips oder Module an Wärmeausbreiter/-senken 270 gepaßt werden, und zwar vor oder nach dem Schritt des Abschneidens der kurzen Länge des Bandes, welches den Chip frei von dem Rest des Bandes trägt. Des weiteren kann ein thermisch leitendes Chipbondmaterial verwendet werden zwischen den Chips 240 und dem Wärmeausbreiter bzw. -verteiler 270, um bei der Wärmeübertragung bzw. -ableitung von den Chips behilflich zu sein. Derartige Chipbondmaterialien sind in der Halbleiterindustrie weit verbreitet. Bei einer weiteren alternativen Anordnung sind mehrere individuelle Bereiche, von denen jeder derart ausgelegt ist, daß er eine Tragestruktur für einen individuellen Chip bildet, Seite an Seite in einer zweidimensionalen Matrix auf einem unitären Film in Form eines Paneels ausgebildet. Mehrere Chips sind an diesen Bereichen in gleicher Weise, wie oben erläutert, angebracht, um eine Multi-Chipanordnung auszubilden. Bei jeder Anordnung, bei welcher mehrere Chips verwendet werden, können die Schritte des Anlegens und Zusammendrückens der Pads und des Einspritzens des flüssigen, nachgiebigen Füllers gleichzeitig für alle Chips durchgeführt werden unter Verwendung von Platten, die groß genug sind, um die gesamte Matrix aufzunehmen oder in einer Reihe, so daß jeder Chip separat bearbeitet wird.
  • 6 zeigt eine Seitenansicht einer nachgiebigen Zwischenschicht, wie sie unter Bezugnahme auf die 1 und 2 beschrieben wurde, die zwischen einer zweiten Tragestruktur bzw. einem zweiten Substrat oder Halbleiterwafer 350 ausgebildet ist, der Kontakte (nicht gezeigt) auf einer ersten Oberfläche hat und einer ersten Tragestruktur oder einem Film 300. Der Wafer 350 beinhaltet eine integrale Mehrzahl individueller Chips, von denen jeder einen Abschnitt der ersten Oberfläche begrenzt und jeder mehrere Kontakte darauf aufweist. Der Film 300 hat auf seiner zweiten Oberfläche Anschlüsse 305, wobei Leitungen (nicht gezeigt) mit den Anschlüssen 305 verbunden sind. Die Anschlüsse 305 und Leitungen sind in mehreren Bereichen angeordnet, wovon jeder einem Chip entspricht. Jeder Bereich des Films kann, wie oben erläutert, ein Verbindungsfenster (nicht gezeigt) aufweisen.
  • Vor dem Eingriff mit dem Wafer 350 werden die dazwischen Kanäle 325 begrenzenden, nachgiebigen Pads 320 auf der ersten Oberfläche des Films ausgebildet. Hier wieder kann jedes Pad 320 lediglich teilweise gehärtet sein oder kann auf seinem Scheitel ein härtbares, klebefreudiges Material haben. Der Film 300 wird straff gespannt und mit einer steifen bzw. festen Ringstruktur 310 verbunden. Der Film 300 wird dann zu dem Wafer ausgerichtet, so daß jeder Bereich des Films mit einem Chip des Wafers fluchtet und derart, daß die Leitungen mit den Kontakten fluchten. Der Wafer wird dann an den nachgiebigen Pads 320 angelegt. Eine Platte 360 wird auf der hinteren Oberfläche des Wafers 350 angelegt. Eine andere Platte 370 wird an der zweiten Oberfläche des Films angelegt, um in Eingriff zu gelangen mit den Anschlüssen 305. Auf die gleiche wie oben beschriebene Weise, werden die Platten aufeinander zu gezwungen und drücken dabei die Pads 320 zusammen und bringen die Kontakte 303 in im wesentlichen co-planare Ausrichtung zueinander. Während die Kontakte und Pads in dieser Position gehalten sind, können die Pads vollständig gehärtet oder durch Heizen der Platte 360/des Wafers 350 gesetzt werden und befestigen dabei den Film in der Position bzw. an Ort und Stelle auf dem Wafer. Alternativ kann ein klebefreudiges Haftmittel auf die erste Oberfläche des Wafers, um die darauf befindlichen Kontakte, aufgetragen werden, um das Anhaften der Pads 320 an dem Wafer 350 sicherzustellen. Nach diesem Vorgang werden die Leitungen mit den Waferkontakten verbunden, woraufhin ein Einspritzen des flüssigen, härtbaren Elastomers 340 in die Kanäle 325 erfolgt. Während die Kontakte wieder durch die Platten in ihrer Position gehalten sind, wird der Flüssigelastomer gehärtet, um eine vollständige Anordnung auszubilden, welche den gesamten Wafer und alle Bereiche des Films umfaßt.
  • Individuelle, vollständig eingekapselte Teile können dann von dem Wafer abgeschnitten werden. Diese abgetrennten Teile werden eine nachgiebige Zwischenschicht haben zur Aufnahme bzw. zum Ausgleich der Nichtübereinstimmung bzw. Fehlanpassung des thermischen Ausdehnungskoeffizienten zwischen den Teilen und ihren möglichen tragenden Substraten, wie beispielsweise bedruckten Leiter- bzw. Verdrahtungsplatten. Des weiteren schützt die Einkapselung die individuellen Teile gegenüber Feuchtigkeit und Verunreinigungen.
  • 7 zeigt ein weiteres Ausführungsbeispiel mit einer Matrix an nachgiebigen Pads 410, die unter Verwendung eines Halteelements 400 an Ort und Stelle gehalten sind. Die Pads 410 werden dann fix, auf entweder der kontakttragenden Oberfläche eines Halbleiterchips (zweite Tragestruktur) oder eines elastischen dielektrischen Films (erste Tragestruktur) angeordnet, und zwar typischerweise durch Anordnen eines klebefreudigen Haftmittels auf einer dieser Oberflächen. Das Halteelement 400 wird dann entfernt. Vorzugsweise ist das Halteelement 400 aus einem Material hergestellt, das leicht von den Pads abbricht oder abschälbar ist, so daß das Anhaften der Pads 410 an entweder dem Wafer oder dem Film nicht umfaßt ist. Die in 1 gezeigten Pads 110 sind typischerweise nicht auf der kontakttragenden Oberfläche des Chips aufgetragen und gehärtet, wegen der Gefahr, daß die Kontakte von verstreutem, ungehärtetem Elastomer verunreinigt werden. In dem in 7 gezeigten Ausführungsbeispiel jedoch sind die Pads angebracht, nachdem sie entweder vollständig gehärtet oder teilweise auf den Punkt abgehärtet wurden, bei dem sie ihre individuelle strukturelle Integrität erhalten. Daher können die Pads 410 genau an der Oberfläche des Chips angeordnet und typischerweise daran angehaftet werden, ohne wesentliche Gefahr, daß die Kontakte des Chips verunreinigt werden. Die Pads werden dann zwischen dem Chip und dem tragenden Substrat unter Verwendung von Platten zusammengedrückt und als nächstes wird der Flüssigelastomer in die Kanäle zwischen den angrenzenden Pads eingespritzt und gehärtet, wie dies vollständiger in Bezug auf obige Ausführungsbeispiele beschrieben wurde.
  • Das in 8 gezeigte Ausführungsbeispiel zeigt eine Seitenansicht eines alternierenden bzw. alternativen Ausführungsbeispiels, bei dem die Pads 510 zwischen einer zweiten Tragestruktur komprimiert werden, die einen Wärmeausbreiter 520 hat, der eine Einkerbung an seiner ersten Seite hat und eine erste Tragestruktur 500, die einen elastischen dielektrischen Film aufweist. Ein Chip 530 ist innerhalb der Einkerbung des Wärmeausbreiters 520 angeordnet, so daß die vordere oder kontakttragende Oberfläche 580 des Chips an der Öffnung der Einkerbung nach außen weist und daher von der ersten Oberfläche 570 des Wärmeausbreiters nach außen weist. Der dielektrische Film 500 hat ein Verbindungsfenster 550, Anschlüsse 590 an einer Oberfläche und mit den Anschlüssen 590 verbundene Leitungen 595. Nachdem Pads 510 auf dem dielektrischen Film 570 oder dem Wärmeausbreiter durch jegliche der oben erläuterten Techniken vorgesehen wurden, werden der dielektrische Film 500 und der Wärmeausbreiter 520 derart zueinander ausgerichtet, daß die äußeren Abschnitte des dielektrischen Filmes über der ersten Oberfläche 570 zum Liegen kommen und derart, daß das Verbindungsfenster 550 ausgerichtet ist bzw. fluchtet mit den Kontakten auf dem Chip. Die Leitungen 595 werden mit den Kontakten des Chips verbunden. Nach dem Verbinden der Leitungen wird das Verbindungsfenster durch einen Bogen 540 aus einem weiteren dielektrischen Material wie beispielsweise einem Lötmaskenmaterial, verschlossen, der an dem Film 500 anhaftet und daher eine Weiterführung des Filmes 500 bildet. Typischerweise vor der Verbindung der Leitungen werden die Pads 510 gegen die erste Oberfläche 570 gedrückt durch Erfassen des Wärmeausbreiters 520 und des Films 500 zwischen einem Paar Platten (nicht gezeigt) derart, daß eine derartige Platte an der hinteren Oberfläche des Wärmeausbreiters, gegenüber der Oberfläche 517, lagert und derart, daß die andere Platte an den Anschlüssen 590 lagert. Diese Kompression bzw. dieses Zusammendrücken bringt die Anschlüsse in eine co-planare Ausrichtung. Wie oben beschrieben, wird der flüssige, nachgiebige Füller 560 in die Kanäle zwischen den Pads eingespritzt und gehärtet, während die Platten das System unter Kompression halten. Bei diesem Ausführungsbeispiel sind die Pads nicht an der Zwischenschicht zwischen dem Bogen 540 und dem Chip 530 vorgesehen. Falls eine Lötmaske 540 oder ein anderes geeignetes Beinhaltungsmittel über dem Verbindungsfenster 550 platziert wird, kann ein nachgiebiges Füllmaterial 560 zwischen die angrenzenden Pads 510 eingespritzt werden und erzeugt eine planare, nachgiebige Zwischenschicht bei gleichzeitiger Einkapselung des Chips 530.
  • Nach vollständiger Beschreibung mehrerer Ausführungsbeispiele der vorliegenden Erfindung, wird es für den Durchschnittsfachmann selbstverständlich, daß verschiedene Alternativen und Äquivalente existieren, die nicht von der oben angegebenen Erfindung abweichen. Es sollte daher selbstverständlich sein, daß die vorliegende Erfindung nicht durch die vorstehende Beschreibung beschränkt ist, sondern lediglich durch die beigefügten Ansprüche.
  • Gewerbliche Anwendbarkeit
  • Die Erfindung kann verwendet werden bei der Montage von Halbleiterchips.

Claims (40)

  1. Verfahren zur Herstellung einer nachgiebigen Zwischenschicht für einen Halbleiterchip, umfassend die Schritte: Vorsehen einer ersten Tragstruktur (100), die eine erste Oberfläche und mehrere nachgiebige, dielektrische Pads auf der ersten Oberfläche der ersten Tragstruktur hat; Anlegen einer ersten Oberfläche einer zweiten Tragstruktur (120) an die nachgiebigen Pads; gekennzeichnet durch den Schritt des Anordnens einer ersten härtbaren Flüssigkeit (170) in den Kanälen zwischen den mehreren nachgiebigen Pads nach dem Anlegeschritt, zum Ausbilden eines nachgiebigen Füllmaterials, das aus dielektrischem Material gebildet ist.
  2. Verfahren nach Anspruch 1, bei welchem die erste Flüssigkeit ein härtbarer Elastomer oder ein härtbares Einbettharzgel ist.
  3. Verfahren nach Anspruch 1, des weiteren umfassend den Schritt des Vorsehens einer evakuierten Umgebung vor dem Schritt des Anordnens.
  4. Verfahren nach Anspruch 1 oder 2, des weiteren gekennzeichnet durch den Schritt des wenigstens teilweisen Härtens der ersten Flüssigkeit, nachdem die erste Flüssigkeit zwischen die Kanäle eingeführt wurde, wobei eine nachgiebige Schicht zwischen den Tragstrukturen ausgebildet wird.
  5. Verfahren nach Anspruch 4, des weiteren gekennzeichnet durch den Schritt des Zusammendrückens der nachgiebigen Pads (110) zwischen der ersten und zweiten Tragstruktur (100, 120) vor dem Schritt des Anordnens.
  6. Verfahren nach Anspruch 5, wobei der Schritt des Zusammendrückens den Schritt beinhaltet des in Eingriffbringens der ersten und zweiten Tragstruktur zwischen einem Paar gegenüberliegender Platten (107, 127) und Zusammenbringen der Platten.
  7. Verfahren nach Anspruch 6, weiters dadurch gekennzeichnet, daß die erste Tragstruktur mehrere Anschlüsse (170) auf einer zweiten Oberfläche hat, entfernt von der zweiten Tragstruktur und eine der Platten (107) an den Anschlüssen (140) lagert, um die Anschlüsse in im wesentlichen koplanare Ausrichtung zueinander vor dem Schritt des Anordnens, zu bringen.
  8. Verfahren nach Anspruch 7, bei welchem der Schritt des Zusammendrückens den Schritt des Setzens der nachgiebigen Pads beinhaltet, so daß die Pads dazu neigen, die Anschlüsse in der im wesentlichen koplanaren Ausrichtung aufrechtzuerhalten.
  9. Verfahren nach Anspruch 8, weiters dadurch gekennzeichnet, daß die erste Tragstruktur ein biegbarer dielektrischer Bogen ist.
  10. Verfahren nach Anspruch 1, weiters dadurch gekennzeichnet, daß der Schritt des Vorsehens der ersten Tragstruktur die Schritte beinhaltet: Vorsehen einer Maske (80), die mehrere durch sie durchgehende Löcher hat, oben auf der ersten Oberfläche der Tragstruktur (100); Füllen der Löcher in der Maske mit einer zweiten härtbaren Flüssigkeit; Entfernen der Maske; und zumindest teilweises Härten der zweiten Flüssigkeit, wobei die nachgiebigen Pads (110) hergestellt werden.
  11. Verfahren nach Anspruch 10, wobei der Schritt des Härtens der zweiten Flüssigkeit den Schritt des Erwärmens der zweiten Flüssigkeit auf zwischen 100 bis 180°C beinhaltet.
  12. Verfahren nach Anspruch 10, wobei der Schritt des Härtens der zweiten Flüssigkeit den Schritt des Aussetzens der zweiten Flüssigkeit gegenüber einem ultravioletten Licht beinhaltet.
  13. Verfahren nach Anspruch 10, wobei der Schritt des Härtens der zweiten Flüssigkeit die Schritte des wenigstens teilweisen Härtens der zweiten Flüssigkeit unter Verwendung einer Kombination aus ultraviolettem Licht und Wärme beinhaltet.
  14. Verfahren nach Anspruch 10, des weiteren dadurch gekennzeichnet, daß der Schritt des Füllens das Auftragen der zweiten Flüssigkeit über einer freigelegten Oberfläche der Maske beinhaltet, so daß die zweite Flüssigkeit die Löcher in der Maske füllt und daß die Löcher (95) in der Maske (85) einen kleineren Durchmesser bei einer freigelegten Oberfläche haben und einen größeren Durchmesser bei einer an der ersten Oberfläche des dielektrischen Bogens angrenzenden Oberfläche.
  15. Verfahren nach Anspruch 9, des weiteren dadurch gekennzeichnet, daß die zweite Tragstruktur (120) ein Halbleiterchip ist, der mehrere Kontakte (130) auf seiner ersten Oberfläche hat.
  16. Verfahren nach Anspruch 15, des weiteren umfassend den Schritt des elektrischen Verbindens jedes Kontaktes (130) mit einem Anschluß (140) vor dem Schritt des Anordnens.
  17. Verfahren nach Anspruch 16, des weiteren dadurch gekennzeichnet, daß der Schritt des Anlegens des weiteren das Ausrichten des Chips derart beinhaltet, daß kein nachgiebiges Pad einen Kontakt abdeckt.
  18. Verfahren nach Anspruch 17, des weiteren gekennzeichnet durch den Schritt des Erwärmens des Chips, bevor er gegen die nachgiebigen Pads gedrückt wird, was jedes teilweise gehärtete Pad dazu veranlaßt, vollständiger zu härten und an dem Chip anzuhaften.
  19. Verfahren nach Anspruch 9, des weiteren dadurch gekennzeichnet, daß die zweite Tragstruktur einen Wärmeausbreiter (520) beinhaltet, der an einer ersten Seite eine Ausnehmung hat, wobei das Verfahren des weiteren das Anordnen eines Halbleiterchips (530) umfaßt, der Kontakte an einer ersten Oberfläche innerhalb der Ausnehmung derart hat, daß die Kontakte nach außen, in Richtung der ersten Oberfläche der ersten Tragstruktur (540) weisen.
  20. Verfahren nach Anspruch 19, des weiteren gekennzeichnet durch den Schritt des Erwärmens des Wärmeausbreiters, bevor er gegen die nachgiebigen Pads gedrückt wird, was bewirkt, daß jedes teilweise gehärtete Pad vollständiger härtet und an dem Wärmeausbreiter haftet.
  21. Verfahren nach Anspruch 19, des weiteren umfassend den Schritt des elektrischen Verbindens jedes Kontakts mit einem Anschluß (540) vor dem Schritt des Anordnens.
  22. Verfahren nach Anspruch 9, des weiteren gekennzeichnet durch den Schritt des Anhaftens einer zweiten Oberfläche der zweiten Tragstruktur an einer kontakttragenden Oberfläche eines Halbleiterchips mit darauf befindlichen Kontakten.
  23. Verfahren nach Anspruch 22, des weiteren dadurch gekennzeichnet, daß die zweite Tragstruktur ein biegbarer dielektrischer Bogen ist.
  24. Verfahren nach Anspruch 1, bei welchem der Schritt des Vorsehens des weiteren die Schritte beinhaltet: Vorsehen eines Halteelements (400), das mehrere durch sich verlaufende Löcher hat; Füllen der Löcher in dem Halteelement mit einem härtbaren flüssigen Elastomer; Härten des Elastomers; und Anhaften des Elastomers an der ersten Oberfläche des dielektrischen Bogens nach dem Schritt des Härtens.
  25. Verfahren nach Anspruch 1 zur Herstellung einer nachgiebigen Zwischenschicht für mehrere Halbleiterchips: des weiteren dadurch gekennzeichnet, daß die erste Tragstruktur die erste Oberfläche und eine zweite Oberfläche hat, wobei die zweite Oberfläche mehrere Anschlüsse (260) darauf hat, wobei der Schritt des Vorsehens den Schritt beinhaltet des Anbringens mehrerer nachgiebiger Pads (220) an der ersten Oberfläche der Tragstruktur, wobei die Pads Zwischenkanäle definieren, wobei die zweite Tragstruktur mehrere separate Halbleiterchips (240) beinhaltet, von denen jeder eine kontakttragende Oberfläche und Kontakte auf einer derartigen Oberfläche hat, wobei die Chips in einer Matrix angeordnet sind, derart, daß die kontakttragenden Oberflächen in eine gemeinsame Richtung weisen und eine erste Chipoberfläche definieren, wobei der Schritt des Anlegens den Schritt des Anlegens der ersten Chipoberfläche an den nachgiebigen Pads beinhaltet, wobei der Schritt des Anordnens den Schritt beinhaltet des Anordnens einer Flüssigkeit zwischen den Kanälen nach dem Schritt des Anlegens, wobei die Halbleiterchips und die Tragstruktur eine einzige Anordnung definieren, wobei das Verfahren des weiteren den Schritt des elektrischen Verbindens jedes Anschlusses mit einem Kontakt beinhaltet.
  26. Verfahren nach Anspruch 25, des weiteren gekennzeichnet durch den Schritt des Aushärtens der Flüssigkeit, nachdem die Flüssigkeit eingeführt wurde zwischen die Kanäle, wobei eine nachgiebige Schicht zwischen der ersten Chipoberfläche und der Tragstruktur ausgebildet wird.
  27. Verfahren nach Anspruch 26, des weiteren gekennzeichnet durch den Schritt des Unterteilens der einzigen Anordnung in individuelle Teile, von denen jedes wenigstens einen Chip beinhaltet, nach dem Schritt des Aushärtens.
  28. Verfahren nach Anspruch 27, des weiteren dadurch gekennzeichnet, daß die erste Tragstruktur ein biegbarer dielektrischer Bogen ist und daß der Schritt des Anlegens das Zusammenpressen der nachgiebigen Pads mit der ersten Chipoberfläche beinhaltet.
  29. Verfahren nach Anspruch 1, des weiteren dadurch gekennzeichnet, daß die erste Tragstruktur (300) die erste Oberfläche und eine zweite Oberfläche hat, wobei die zweite Oberfläche mehrere darauf befindliche Anschlüsse (305) hat; der Schritt des Vorsehens den Schritt des Anbringens mehrerer nachgiebiger Pads (320) an der ersten Oberfläche der Tragstruktur beinhaltet, wobei die Pads dazwischen Kanäle definieren; die zweite Tragstruktur ein Wafer (350) ist, der mehrere integrale Halbleiterchips hat, von denen jeder mehrere darauf befindliche Kontakte hat, wobei der Schritt des Anlegens den Schritt des Anlegens des Wafers an den nachgiebigen Pads beinhaltet; das Verfahren des weiteren den Schritt des elektrischen Verbindens jedes Kontaktes mit einem Anschluß umfaßt; und der Schritt des Anordnens den Schritt des Anordnens der Flüssigkeit zwischen den Kanälen nach dem Schritt des elektrischen Verbindens beinhaltet.
  30. Verfahren nach Anspruch 29, des weiteren gekennzeichnet durch den Schritt des Härtens der Flüssigkeit, nachdem die Flüssigkeit zwischen den Kanälen eingeführt wurde, wobei eine nachgiebige Schicht zwischen dem Wafer und der Tragstruktur ausgebildet wird.
  31. Verfahren nach Anspruch 30, des weiteren gekennzeichnet durch den Schritt des Unterteilens des Wafers in individuelle Chips nach dem Schritt des Härtens.
  32. Verfahren nach Anspruch 30, des weiteren dadurch gekennzeichnet, daß die Tragstruktur ein biegbarer dielektrischer Bogen ist und wobei der Schritt des Anlegens das Zusammenpressen der nachgiebigen Pads zwischen der ersten Oberfläche des Wafers und dem dielektrischen Bogen vor dem Schritt des Anordnens beinhaltet.
  33. Nachgiebige Zwischenschicht für einen Halbleiterchip, umfassend: eine erste Tragstruktur (100) mit einer ersten Oberfläche; mehrere nachgiebige dielektrische Pads (110), die an der ersten Oberfläche der Tragstruktur angebracht sind, wobei die Pads Kanäle (117) dazwischen definieren; eine erste Oberfläche einer zweiten Tragstruktur (120), die an den nachgiebigen Pads anliegt; und ein nachgiebiges Füllmaterial, das aus dielektrischem Material besteht und innerhalb der Kanäle angeordnet ist.
  34. Zwischenschicht nach Anspruch 33, des weiteren dadurch gekennzeichnet, daß das Füllmaterial ein vollständig oder teilweise gehärteter Elastomer oder Einbettharzgel ist.
  35. Zwischenschicht nach Anspruch 33, des weiteren dadurch gekennzeichnet, daß die erste Tragstruktur ein biegbarer dielektrischer Bogen (100, 200) ist, der mehrere Anschlüsse (140, 207) auf einer zweiten Oberfläche hat.
  36. Zwischenschicht nach Anspruch 35, des weiteren dadurch gekennzeichnet, daß die zweite Tragstruktur ein Halbleiterchip mit mehreren Kontakten an seiner ersten Oberfläche ist.
  37. Zwischenschicht nach Anspruch 36, des weiteren Mittel umfassend zum elektrischen Verbinden jedes Kontakts auf dem Chip mit einem Anschluß.
  38. Zwischenschicht nach Anspruch 35, des weiteren dadurch gekennzeichnet, daß die zweite Tragstruktur ein Wärmeausbreiter (520) ist, der eine Ausnehmung an der ersten Seite hat, wobei der Wärmeausbreiter des weiteren einen Halbleiterchip beinhaltet, der Kontakte auf einer ersten Oberfläche hat, die innerhalb der Ausnehmung angeordnet ist, derart, daß die Kontakte entgegengesetzt zu der ersten Oberfläche der ersten Tragstruktur weisen.
  39. Zwischenschicht nach Anspruch 34, des weiteren dadurch gekennzeichnet, daß die zweite Tragstruktur ein biegbarer dielektrischer Bogen (540) ist, wobei eine zweite Oberfläche der zweiten Tragstruktur angehaftet ist an einer kontakttragenden Oberfläche eines Halbleiterchips, der darauf Kontakte hat.
  40. Zwischenschicht nach Anspruch 34, des weiteren dadurch gekennzeichnet, daß die zweite Tragstruktur mehrere separate Halbleiterchips (240) beinhaltet, von denen jeder mehrere Kontakte auf einer seiner kontakttragenden Oberfläche hat, wobei die Chips in einer Matrix derart angeordnet sind, daß die kontakttragenden Oberflächen in eine gemeinsame Richtung weisen und die erste Oberfläche der zweiten Tragstruktur definieren.
DE69532682T 1994-09-20 1995-09-20 Nachgiebige zwischenschicht für einen halbleiterchip Expired - Lifetime DE69532682T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US30943394A 1994-09-20 1994-09-20
US309433 1994-09-20
US08/365,699 US5659952A (en) 1994-09-20 1994-12-29 Method of fabricating compliant interface for semiconductor chip
US365699 1994-12-29
PCT/US1995/011933 WO1996009746A1 (en) 1994-09-20 1995-09-20 Compliant interface for a semiconductor chip

Publications (2)

Publication Number Publication Date
DE69532682D1 DE69532682D1 (de) 2004-04-15
DE69532682T2 true DE69532682T2 (de) 2005-04-14

Family

ID=26976814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69532682T Expired - Lifetime DE69532682T2 (de) 1994-09-20 1995-09-20 Nachgiebige zwischenschicht für einen halbleiterchip

Country Status (8)

Country Link
US (4) US5659952A (de)
EP (1) EP0800754B1 (de)
JP (3) JPH10506236A (de)
KR (1) KR100384255B1 (de)
AT (1) ATE261649T1 (de)
AU (1) AU3592895A (de)
DE (1) DE69532682T2 (de)
WO (1) WO1996009746A1 (de)

Families Citing this family (227)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2843315B1 (ja) 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US6127724A (en) 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
WO1998025302A1 (fr) * 1996-12-04 1998-06-11 Shinko Electric Industries Co., Ltd. Dispositif a semi-conducteurs obture a la resine, fabrication dudit dispositif
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6266872B1 (en) 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
US6687980B1 (en) * 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6182546B1 (en) 1997-03-04 2001-02-06 Tessera, Inc. Apparatus and methods for separating microelectronic packages from a common substrate
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
FR2765399B1 (fr) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JP2954108B2 (ja) * 1997-09-22 1999-09-27 九州日本電気株式会社 半導体装置およびその製造方法
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
JP2978861B2 (ja) * 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
KR20010031602A (ko) * 1997-10-30 2001-04-16 가나이 쓰토무 반도체 장치 및 그 제조 방법
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6300231B1 (en) 1998-05-29 2001-10-09 Tessera Inc. Method for creating a die shrink insensitive semiconductor package and component therefor
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6189772B1 (en) * 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6674158B2 (en) * 1998-09-03 2004-01-06 Micron Technology, Inc. Semiconductor die package having a UV cured polymeric die coating
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
EP1041618A4 (de) * 1998-09-30 2001-08-22 Seiko Epson Corp Halbleiteranordnung und verfahren zu diesen herstellung, leiterplatte und elektronische anlage
US6284173B1 (en) 1998-11-06 2001-09-04 Nordson Corporation Method for vacuum encapsulation of semiconductor chip packages
US5999415A (en) * 1998-11-18 1999-12-07 Vlsi Technology, Inc. BGA package using PCB and tape in a die-down configuration
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
EP1030349B2 (de) 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
EP1018760A1 (de) * 1999-01-07 2000-07-12 Alphasem AG Verfahren und Vorrichtung zum Verkapseln eines elektronischen Bauteils, insbesondere eines Halbleiterchips
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6492251B1 (en) 1999-03-10 2002-12-10 Tessera, Inc. Microelectronic joining processes with bonding material application
US6255142B1 (en) 1999-10-29 2001-07-03 Nordson Corporation Method for underfilling semiconductor devices
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
US6507113B1 (en) * 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
US6602740B1 (en) 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US6716671B2 (en) 2000-03-17 2004-04-06 Tessera, Inc. Methods of making microelectronic assemblies using compressed resilient layer
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6710456B1 (en) 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
JP2005514760A (ja) * 2001-07-09 2005-05-19 ノードソン　コーポレーション 真空補助を使用して電子構成要素をアンダーフィルする方法および装置
FR2828334A1 (fr) 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
WO2003019654A1 (en) * 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
AU2002337834A1 (en) * 2001-10-09 2003-04-22 Tessera, Inc. Stacked packages
TW504824B (en) * 2001-11-21 2002-10-01 Siliconware Precision Industries Co Ltd Semiconductor package having chip cracking prevention member
JP3727587B2 (ja) * 2001-12-28 2005-12-14 シャープ株式会社 半導体装置の実装方法
DE10201204A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6861278B2 (en) * 2002-04-11 2005-03-01 Nordson Corporation Method and apparatus for underfilling semiconductor devices
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6677522B1 (en) * 2002-09-26 2004-01-13 International Business Machines Corporation Package for electronic component
US7061122B2 (en) * 2002-10-11 2006-06-13 Tessera, Inc. Components, methods and assemblies for multi-chip packages
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6821816B1 (en) * 2003-06-13 2004-11-23 Delphi Technologies, Inc. Relaxed tolerance flip chip assembly
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
WO2005031861A1 (en) 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7176043B2 (en) * 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7201583B2 (en) * 2003-12-31 2007-04-10 Intel Corporation Three-dimensional flexible interposer
US6981880B1 (en) * 2004-06-22 2006-01-03 International Business Machines Corporation Non-oriented wire in elastomer electrical contact
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
CN101053079A (zh) * 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US20060138643A1 (en) * 2004-12-28 2006-06-29 Daoqiang Lu One step capillary underfill integration for semiconductor packages
KR101267651B1 (ko) * 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
DE102006043215A1 (de) * 2006-09-11 2008-03-27 Qimonda Ag Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE102006053916B3 (de) * 2006-11-15 2008-06-19 Qimonda Ag Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US7719816B2 (en) 2007-05-22 2010-05-18 Centipede Systems, Inc. Compliant thermal contactor
US7834447B2 (en) * 2007-05-22 2010-11-16 Centipede Systems, Inc. Compliant thermal contactor
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8039938B2 (en) * 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8053283B2 (en) * 2010-03-25 2011-11-08 International Business Machines Corporation Die level integrated interconnect decal manufacturing method and apparatus
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8228682B1 (en) * 2010-08-20 2012-07-24 Xilinx, Inc. Electronic assembly with trenches for underfill material
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9820384B2 (en) * 2013-12-11 2017-11-14 Intel Corporation Flexible electronic assembly method
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
US10340212B2 (en) * 2017-11-28 2019-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a heat dissipation structure
US11516926B2 (en) * 2018-11-30 2022-11-29 Innolux Corporation Method for manufacturing flexible circuit board

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
JPS56160048A (en) * 1980-05-15 1981-12-09 Citizen Watch Co Ltd Mounting structure of integrated circuit
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4381602A (en) * 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
US4535350A (en) * 1981-10-29 1985-08-13 National Semiconductor Corporation Low-cost semiconductor device package and process
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US4790855A (en) * 1986-09-03 1988-12-13 Jolly David F Total elastic support member for use with an orthopedic device
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
JPH01155633A (ja) * 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
JPH01164054A (ja) * 1987-12-21 1989-06-28 Hitachi Ltd 集積回路
JPH01235261A (ja) * 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置及びその製造方法
JPH01253926A (ja) * 1988-04-04 1989-10-11 Mitsui Toatsu Chem Inc 半導体装置のリードフレーム
JPH01278755A (ja) * 1988-05-02 1989-11-09 Matsushita Electron Corp リードフレームおよびこれを用いた樹脂封止型半導体装置
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JPH0256941A (ja) * 1988-08-20 1990-02-26 Matsushita Electric Works Ltd 半導体素子の封止方法
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02278750A (ja) * 1989-04-19 1990-11-15 Nec Corp チップキャリア
US5082811A (en) * 1990-02-28 1992-01-21 E. I. Du Pont De Nemours And Company Ceramic dielectric compositions and method for enhancing dielectric properties
JPH0797649B2 (ja) * 1990-03-07 1995-10-18 三菱電機株式会社 半導体圧力センサ装置およびその製造方法
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
JPH0433348A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体装置
JP2892117B2 (ja) * 1990-08-01 1999-05-17 株式会社東芝 半導体装置の製造方法
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2786734B2 (ja) * 1990-09-28 1998-08-13 株式会社東芝 半導体装置
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5265329A (en) * 1991-06-12 1993-11-30 Amp Incorporated Fiber-filled elastomeric connector attachment method and product
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
JP2927081B2 (ja) * 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
JP3339881B2 (ja) * 1992-07-16 2002-10-28 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
JP3445641B2 (ja) * 1993-07-30 2003-09-08 株式会社デンソー 半導体装置
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US6255738B1 (en) * 1996-09-30 2001-07-03 Tessera, Inc. Encapsulant for microelectronic devices

Also Published As

Publication number Publication date
DE69532682D1 (de) 2004-04-15
JPH10506236A (ja) 1998-06-16
US6723584B2 (en) 2004-04-20
US20030027374A1 (en) 2003-02-06
JP2004186700A (ja) 2004-07-02
JP4708401B2 (ja) 2011-06-22
AU3592895A (en) 1996-04-09
JP2008060585A (ja) 2008-03-13
EP0800754B1 (de) 2004-03-10
US5659952A (en) 1997-08-26
US6525429B1 (en) 2003-02-25
WO1996009746A1 (en) 1996-03-28
EP0800754A4 (de) 1999-06-09
ATE261649T1 (de) 2004-03-15
US6133639A (en) 2000-10-17
KR970706713A (ko) 1997-11-03
JP4056467B2 (ja) 2008-03-05
EP0800754A1 (de) 1997-10-15
KR100384255B1 (ko) 2003-08-19

Similar Documents

Publication Publication Date Title
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
US7368818B2 (en) Methods of making microelectronic assemblies including compliant interfaces
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10163799B4 (de) Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3708309A1 (de) Chip-packung
DE112007001227T5 (de) Flip-Chip-MLP mit gefalteter Wärmesenke
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE3810899C2 (de)
DE102010060798A1 (de) Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE19500655B4 (de) Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE19701165C1 (de) Chipkartenmodul
DE10151657C1 (de) Verfahren zur Montage eines Chips auf einem Substrat
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE10250541B9 (de) Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8380 Miscellaneous part iii

Free format text: DER VERTRETER IST ZU ERGAENZEN IN: SAMSON & PARTNER, PATENTANWAELTE, 80538 MUENCHEN

8364 No opposition during term of opposition