DE69432968T2 - Gehäuse für elektronische Bauelemente - Google Patents

Gehäuse für elektronische Bauelemente Download PDF

Info

Publication number
DE69432968T2
DE69432968T2 DE69432968T DE69432968T DE69432968T2 DE 69432968 T2 DE69432968 T2 DE 69432968T2 DE 69432968 T DE69432968 T DE 69432968T DE 69432968 T DE69432968 T DE 69432968T DE 69432968 T2 DE69432968 T2 DE 69432968T2
Authority
DE
Germany
Prior art keywords
cover
electronic component
holding elements
chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69432968T
Other languages
English (en)
Other versions
DE69432968D1 (de
Inventor
Yinon Highland Park Degani
Thomas Dixon Chatham Dudderar
Byung Joon Scotch Plains Han
Venkataram Reddy New Providence Raju
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of DE69432968D1 publication Critical patent/DE69432968D1/de
Application granted granted Critical
Publication of DE69432968T2 publication Critical patent/DE69432968T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

  • Hintergrund der Erfindung
  • Die Erfindung betrifft elektronische Bauelemente und insbesondere Gehäuse für elektronische Halbleiterbauelemente (so z. B. für integrierte Silizium-Schaltungschips und Module aus solchen Silizium-Chips), außerdem betrifft sie Verfahren zum Herstellen derartiger Gehäuse.
  • Ein elektronisches Halbleiterbauelement, beispielsweise ein integrierter Silizium-Halbleiterchip oder ein Mehrfachchip-Modul aus zwei oder mehr untereinander verbundenen integrierten Silizium-Halbleiter-Schaltungschips, die auf einem gemeinsamen Verbindungssubstrat gehaltert sind, oder mindestens ein derartiger Chip, der an einem anderen derartigen Chip angebracht ist, erfordert einen elektrischen Zugang zu einer externen Schaltung über eine Mehrzahl von Eingangs-Ausgangs-(E/A) Anschlüssen oder metallischen Pads für das elektronische Bauelement. Dieser Zugang erfolgt typischerweise unter anderem über eine Schaltungsplatine, auf der das elektrische Bauelement gelagert ist, wodurch eine Anordnung gebildet wird. Die Schaltungsplatine kann die Form einer gedruckten Leiterplatte oder eines Mehrschichtlaminats (mit mehreren Metallisierungsebenen) aufweisen, wobei letzteres auch als "Lead-frame"-Platte oder dergleichen bezeichnet wird. Falls erwünscht, kann der Leadframe außerdem mechanisch gehaltert und elektrisch verbunden werden mit beispielsweise einem Lotkügelchen-Feld (ein Feld von kleinen Kügelchen), oder durch ein Einsteckstift-Gitterfeld, was man typischerweise dann als "Mutterplatine" bezeichnet, die eine viel größere Flächenerstreckung besitzt als das Lead-frame. Auf dieser Mutterplatine kann eine Reihe weiterer elektrisch verschalteter Chips oder Modulen ebenso untergebracht werden wie eine Anzahl von untereinander verbundenen, konzentrierten elektrischen Elementen wie Kondensatoren, Übertrager und Widerstände, die sich nur schwer (wenn überhaupt) zu Chips oder Modulen integrieren lassen, außerdem Stecker und Verbinder.
  • Die US-A-5 241 133 zeigt eine elektronische Bauteilanordnung, bei der ein integriertes Silizium-Schaltungschip elektrisch mit einer Metallisierung verbunden ist, die sich auf einer unter dem Chip befindlichen Schaltungsplatine befindet, wobei die Verbindung über Gold-Bonddrähtchen erfolgt. Gleichzeitig befindet sich auf der Platine an einer Stelle unterhalb des Chips zur Schaffung mechanischen Halts für das Siliziumchip ein Chip-Bond-Metallisierungs-Pad, und der Chip wird mit diesem Metallisierungs-Pad durch einen leitenden Klebstoff verbunden. Die seitliche Erstreckung dieses zum Chip-Bonden dienenden Metallisierungs-Pads ist nahezu so groß wie diejenige des Chips. Ein Problem, das sich bei dem Zusammenbau der Platine mit dem Chip ergibt, rührt von der Nichtübereinstimmung der Wärmeausdehnungskoeffizienten von Platine und Chip, wodurch die Platine von dem Chip in unerwünschter Weise unter Spannung gesetzt wird. Je größer die seitlichen Abmessungen des Chips sind, desto schwerwiegender wird das Problem: Die Wärmeausdehnung ist proportional zur Länge.
  • Das vorerwähnte Patent vermittelt außerdem die Lehre, dass ein metallisches Versteifungselement in Form einer Platte mit einem relativ hohen Biegemodul (von mehr als 2.000.000 psi, 1 psi = 6895 Pa) aufgebracht auf beiden Seiten mit einem Klebstoff versehen, zwischen das Metallisierungs-Pad und den Halbleiter-Chip eingefügt werden kann, um die mechanische Spannung in der Platine zu reduzieren, die durch die Fehlanpassung zwischen den vorerwähnten Wärmeausdehnungskoeffizienten hervorgerufen wird. Aber wegen der Inflexibilität des Versteifungselements selbst, die so weit reicht, dass durch sie Spannung in dem Siliziumchip vermindert wird, wird immer noch in der darunterliegenden Platine Spannung hervorgerufen. Diese Spannung ist weiterhin auch dann unerwünscht, wenn die Platine an einer Mutterplatine mit Hilfe eines Feldes von Lotkügelchen angebracht wird: Temperaturwechsel während elektrischer Arbeitsvorgänge des Chips rufen Ausdehnungs-Kontraktions-Wechsel in der Platine hervor, wodurch die Lotkügelchen einer Metallermüdung und schließlich einer Störung ausgesetzt sind.
  • Das vorerwähnte Patent vermittelt außerdem die Lehre, dass die Anordnung (bestehend aus dem Silizium-Chip, das elektrisch und baulich mit der Schaltungsplatine verbunden ist) auf ihrer Oberseite mit einem im kühlen Zustand nicht nachgiebigen Vergußmaterial von einer Formmaschine eingekapselt wird, um die Anordnung zu versiegeln (einzukapseln) und den Siliziumchip gegen die Umgebungsatmosphäre abzudichten, wie es aus dem Stand der Technik bekannt ist. Allerdings kann der Wärmeausdehnungskoeffizient der Vergußmasse nicht der gleiche sein wie derjenige des Silziumchips und derjenige der (thermisch fehlangepaßten) Schaltungsplatine. Temperaturwechsel während elektrischer Arbeitsvorgänge des Chips haben daher die Neigung, unerwünschte Spannungen und Dehnungen entweder in dem Chip, in der Platine oder in beiden hervorzurufen. Insbesondere haben Wärmezyklen der Vergußmasse die Neigung, nach dem Aushärten von dem Chip oder von der Platine oder von beiden Teilen abzubrechen, wodurch das Bonddrähtchen in der Nachbarschaft bei einem solchen Bruch leicht reißt. Außerdem führen der hohe Druck und die hohe Temperatur der Vergußmasse während des Formvorgangs zu einem Wegschieben der Bondverbindungen oder zu deren Verformung, so dass sie möglicherweise einen Kurzschluß hervorrufen.
  • DE-A-4242408 zeigt ein Verfahren zum Verbinden eines Halbleiterbauelements oder eines anderen Bauelements mit einem Hauptschaltungssubstrat. Jede Elektrode aus einem ersten Elektrodenfeld an der Oberseite des Hauptschaltungssubstrats wird mit einer getrennten Elektrode eines zweiten Elektrofelds verbunden, welches sich an einer Unterseite des Bauelements befindet, und zwar über ein getrenntes Feld von Verbindern. Jeder der Verbinder enthält zahlreiche leitende Partikel zwischen einer der Elektroden des ersten Feldes und einer der Elektroden des zweiten Feldes, um diese elektrisch zu verbinden. Diese Partikel werden von einer ausgehärteten fotoempfindlichen Hartschicht an Ort und Stelle gehalten. Außerdem füllt ein ausgehärtetes Harzkügelchen eine seitlich zentrierte Zone zwischen der Oberseite des Hauptschaltungssubstrats und der Unterseite des Bauelements aus. Dieses ausgehärtete Kügelchen dient zur Bereitstellung von Zugkräften zwischen dem Halbleiterbauelement und dem Hauptschaltungssubstrat, um auf diese Weise Druckkräfte zwischen jeder der Elektroden des ersten Feldes und jeder der Elektroden des zweiten Feldes über die leitenden Partikel zu schaffen.
  • Die PCT-Patentanmeldung WO-A-9220096 zeigt einen Halbleiterchip, der mit externen Metallteilen durch Drähtchen verbunden ist. Der Chip ist in einem Hohlraum aufgenommen, welcher thermoplastische Wände besitzt, und der vollständig mit einer geeigneten Flüssigkeit und/oder einem Gel ausgefüllt ist. Ein paar Öffnung in den Wänden des Hohlraums ermöglicht das Einleiten der Flüssigkeit und/oder des Gels durch eine der Öffnungen bei gleichzeitigem Ausströmen von Luft aus der anderen Öffnung. Die Öffnungen werden anschließend versiegelt.
  • Es besteht der Wunsch, ein Gehäuse für elektronische Bauelemente zur Verfügung zu haben, welches die auf der Fehlanpassung der Wärmeausdehnungskoeffizienten entstehenden Probleme vermeidet.
  • Offenbarung der Erfindung
  • Die Endung ist im Anspruch 1 angegeben. Ausführungsformen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittansicht eines Gehäuses für ein elektronisches Bauelement gemäß einer spezifischen Ausführungsform der Erfindung;
  • 2 ist eine Schnittansicht eines Gehäuses für ein elektronisches Bauelement gemäß einer weiteren spezifischen Ausführungsform der Erfindung; und
  • 3 ist eine perspektivische Ansicht eines Gehäuses für ein elektronisches Bauelement gemäß einer weiteren spezifischen Ausführungsform der Erfindung in Betrachtung von oben.
  • Aus Gründen der Klarheit ist keine der Darstellungen maßstabsgerecht.
  • Detaillierte Beschreibung
  • Ein Gehäuse für ein elektronisches Bauelement (1) enthält eine im Folgenden einfach als Platine bezeichnete Schaltungsplatine oder Leiterplatte 200, vorzugsweise in Form einer Lead-frame-Einrichtung, auf der ein elektronisches Bauelement in Form eines integrierten Siliziumhalbleiter-Schaltungschips 300 mit Hilfe von beispielsweise (zu Darstellungszwecken) lokalisierter metallischer Inselschichten 243, 244 und 245 gehaltert ist. Die Oberseiten dieser metallischen Inselschichten 243, 244 und 245 sind mit beispielsweise lokalisierten (als Insel ausgebildeten) Schutzhalterungsschichten 253, 254 bzw. 255 überzogen. Eine örtlich begrenzte Klebstoffschicht 304 befindet sich in vorteilhafter Weise auf einem Teil einer und nur einer der lokalisierten, d. h. örtlich begrenzten Träger-Inselschichten, nämlich auf der am meisten zentral gelegenen Trägerschicht 254, um eine seitliche Bewegung des elektronischen Bauelements 300 (speziell während des Zusammenbaus der Anordnung) zu verhindern. Diese Klebstoffschicht 304 ist typischerweise ein Epoxymaterial, welches durch Erwärmung ausgehärtet wurde, nachdem das elektronische Bauelement 300 an seiner richtigen Stelle auf den Insel-Trägerschichten 253, 254 und 255 platziert wurde.
  • Bei Betrachtung von oben besitzt der Chip 300 typischerweise eine quadratische oder rechteckige Form. Es sollte gesehen werden, dass es zahlreiche weitere (typischenrweise insgesamt sechs) als die zwei Inselschichten 243 und 245 gemäß 1 gibt, die – zusammen mit ihren zugehörigen örtlich begrenzten Trägerschichten, jedoch vorteilhafterweise ohne jegliche Klebstoffschichten – auf der Bodenfläche des Chips 300 verteilt sind. Diese örtlich begrenzten Trägerschichten 253, 254 und 255 dienen gemeinsam mit den darunterliegen den metallischen Inselschichten 243, 244 und 245 zum Halten der Lage des Chips 300 in einem gewünschten vertikalen Zwischenabstand gegenüber der Platine 200.
  • Der Chip 300 ist an sämtlichen freiliegenden Bereichen seiner Ober- und Unterseiten kontaktiert und gleichzeitig von einem weichen Gelmittel 400, beispielsweise einem Silikongel, eingekapselt. Der Begriff "weich" bezieht sich hier auf einen Young-Modul des Gels, der ausreichend gering ist (typischerweise weniger als 100 psi beträgt), so dass das Gel 400 derart nachgiebig ist, dass es bei Temperaturwechseln des Chips 300 unter Beibehaltung von dessen elektrischen Funktionsweisen von der Bodenfläche des Chips 300 entlang den Oberseiten der örtlich begrenzten schützenden Trägerschichten 253 und 255 gleitet.
  • Das Gel 400 wird eingegrenzt von einer harten, vorgeformten und halbschalenförmigen Abdeckung ("Abdeckung") 500, typischerweise aus einem Kunststoff bestehen und mit einem Flansch 504 entlang ihrer Kante ("Umfangbereich") ausgestattet. Der Flansch 504 besitzt eine Bodenfläche, die mit Ausnahme einer Erhöhung 501 flach ist, welche um den gesamten Rand umlaufen kann (aber nicht muß). Diese Abdeckung 500 besitzt mindestens zwei örtliche zylindrische Öffnungen (Löcher) 502 und 503, von denen die eine den Zweck hat, das weiter unten näher beschriebene Gel 400 einführen zu können, und deren andere die Möglichkeit schafft, dass Umgebungsatmosphäre (Luft) entweicht, während das Gel 400 eingefüllt wird, bevor es ausgehärtet wird. Danach erfolgt die Aushärtung.
  • Die Bodenfläche des Flansches 504 ist mit Hilfe einer schmiegsamen Epoxyklebstoffschicht 401 an einer durchgehenden schützenden Umfangsmaskenschicht 251 befestigt. Beispielhafte Verdrahtungsschichten 241 und 246 befinden sich auf der Oberseite der Platine 200. Man sieht, dass diese Verdrahtungsschichten 241, 246 stellvertretend sind für hunderte individueller Verdrahtungen, die entlang dem Umfangsbereich der Abdeckung 500 verteilt sind, und von denen jede aus Kupfer besteht und von jeweils einem Bereich der schützenden Plattierungsmaskenschicht 251 überzogen ist. Die Dicke diese Plattierungsmaskenschicht 251 liegt typischerweise in einem Bereich von 10 bis 50 m und besteht typischerweise aus einem fotodefinierbaren Polymer oder einem anderweitig mit einem Muster zu versehenden Polymer. Die Dicke der Epoxyklebstoffschicht 401 ist relativ groß: typischerweise liegt sie in einem Bereich von 450 bis 500 μm, und damit ist die durch die Epoxyschicht 201 geschaffene Bindung ziemlich (in horizontaler Richtung) biegsam.
  • Ein paar voneinander beabstandeter freiliegender Bereiche der Verdrahtungsschicht 241 ist mit einer geeigneten Kontaktmetallisierung überzogen, beispielsweise einer Goldschicht auf einer Nickelschicht, wodurch ein Paar beabstandeter externer und interner Kontaktpads 261 bzw. 262 definiert wird. In ähnlicher Weise ist ein Paar voneinander beabstandeter interner und externer Kontaktpads 266 und 267 auf der Verdrahtungsschicht 246 gebildet. Typischerweise sind all diese Kontaktpads auf der Verdrahtungsschicht 241 durch stromloses Abschalten oder durch Galvanisieren von Nickel gebildet, gefolgt durch ein Aufgalvanisieren von Gold. Vorteilhafterweise werden all diese Kontaktpads unmittelbar nach der Fertigstellung der Schutzschicht 251 aufgebracht.
  • Die Oberseite des Chips 300 besitzt beispielhaft E/A-Stellen 301 und 302. Beispielhafte Bonddrähtchen 311 und 312 verbinden diese E/A-Stellen 301 und 302 mit internen Kontaktstellen (Pads) 262 bzw. 266, wie es aus dem Stand der Technik bekannt ist.
  • Die externen und die internen Kontaktstellen 261 und 262 sind elektrisch von einer Verdrahtungsschicht 241 angeschlossen, wodurch die E/A-Stelle 301 elektrisch mit dem externen Kontaktpad 261 über den Bonddraht 311, das interne Kontaktpad 362 und die Verdrahtungsschicht 241 angeschlossen ist. Auf diese Weise kann das beispielhafte externe Kontaktpad 261 (oder 267 oder beide) als elektrischer Zugriffspunkt für den Chip 300 fungieren, um entweder den Chip 300 zu testen, oder um eine Anwendungsschaltung 800 (oder 900 oder beide) elektrisch an den Chip 300 anzuschließen.
  • Auf der Oberseite der Platine 200 befindet sich ein Epoxydamm (eine Epoxymaterial-Fließsperrenschicht), die sich aus einer Metallschicht 242 zusammensetzt, überzogen von einer Schutzdammschicht 252. Diese Metallschicht 242 wird typischerweise aus dem gleichen Material wie die Metallisierungsverdrahtung 241 und 246 gebildet, typischerweise gleichzeitig mit dieser. Die Schutzdammschicht 252 ist typischerweise aus den gleichen Werkstoffen und gleichzeitig gebildet wie die örtlich beschränkten Schutzträgerschichten 253, 254 und 255 bzw. die Schutz-Plattierungsmaskenschicht 251. Dieser Epoxydamm hat (bei Betrachtung von oben) die Form eines um den Chip 300 umlaufenden Rings und hat den Zweck, den Chip vor einer Epoxykontaminierung zu schützen, die von einem möglichen EpoxymaterialFluss in die Klebstoffschicht 401 hinein stammt, besonders dann, wenn das Epoxymaterial während des Bondens der Abdeckung 500 heiß ist. Dieses Epoxymaterial besitzt in vorteilhafter Weise eine relativ niedrige Glasübergangstemperatur, typischerweise etwa 45°C, allerdings erfolgt dieses Bonden vorteilhafterweise dann, wenn das Epoxymaterial ausgehärtet wird, indem es auf eine Temperatur erhitzt wird, die oberhalb der Glasübergangstemperatur liegt.
  • Das Bonden der Abdeckung 500 erfolgt insbesondere dadurch, dass die Abdeckung 500 zunächst in ein Reservoir von ungehärtetem Epoxymaterial eingetaucht wird, wodurch die gesamte Bodenfläche des Flansches 504 einschließlich dessen Erhöhung 501 mit dem Epoxymaterial benetzt wird, woraufhin (mit der Hilfe einer leichten nach unten gerichteten Kraft) der Flansch 504 auf der Schutz-Plattierungsmaskenschicht 251 platziert wird. Die Erhöhung 501 dient also zum automatischen Definieren des angestrebten vertikalen Abstands der flachen Bodenfläche des Flansches 504 von der Oberseite der Schutzmaskenschicht 251.
  • Als eine Alternative kann man die Erhöhung 501 weglassen (d. h., die gesamte Bodenfläche des Flansches 504 kann flach sein), wenn ein mechanisches Verti kalausrichtwerkzeug die Abdeckung 500 an einer Stelle absetzen kann, an der der angestrebte vertikale Abstand zwischen dem Flansch 504 und der Schutzmaskenschicht 251 durch das Werkzeug definierbar ist. In diesem Fall kann außerdem ein nicht ausgehärteter Epoxyring vorab auf die Oberseite der Schutzmaske 205 aufgebracht werden, bevor das Werkzeug die Abdeckung 500 in deren Endstellung bringt (d. h.: der gewünschte Abstand liegt typischerweise in dem vorerwähnten Bereich der Dicke der Epoxyklebstoffschicht 401). In jedem Fall wird nach dem Platzieren des Flansches 504 in dem Epoxymaterial dieses anschließend durch Erwärmung ausgehärtet, um eine dauerhafte schmiegsame Bindung zwischen der Abdeckung 500 und der Schutzschicht 251 zu bilden, unabhängig von dem Vorhandensein oder dem Fehlen der Erhöhung 501.
  • Zum Einbringen des Gels 400 wird dieses im ungehärteten Zustand beispielsweise durch das Loch 502 eingefüllt, während überschüssige Luft durch das andere Loch 503 ausgetrieben wird. Das ungehärtete Gel besitzt vorteilhafterweise eine extrem geringe Viskosität und hohe Oberflächenbenetzungsfähigkeit, so dass es rasch durch die Räume zwischen den jeweils benachbarten beispielhaften örtlich beschränkten Schutzträgerschichten 243 und 255 fließt. Das Einfüllen des Gels wird fortgesetzt, bis der gewünschte Pegelstand des Gels 400 erreicht ist. Die geringe Viskosität des nicht ausgehärteten Gels verhindert jegliches Verschieben von Bonddrähtchen. Anschließend wird das Gel durch Erhitzung ausgehärtet.
  • Wegen der oben erwähnten nachgiebigen Eigenschaften sowohl des weichen Gels 400 als auch der Bindung zwischen der Abdeckung 500 und der Schutzschicht 251 stört die Wärmeausdehnungs-Fehlanpassung zwischen der Platine 200 und der Abdeckung 500 die Integrität der Bonddrähtchen 311 und 312 während der Temperaturwechsel nicht; denn die Platine 200 kann sich frei ausdehnen oder zusammenziehen, im Wesentlichen unabhängig von der Abdeckung 500.
  • Die geringe Viskosität des nicht ausgehärteten Gels und dessen gute Benetzungsfähigkeit garantieren außerdem ein vollständiges Unterfüllen des elektronischen Bauelements 300 mit Gel, eingeschlossen der Fall, dass das elektronische Bauelement 300 ein Mehrfachchip-Modul ist, bestehend aus zwei oder mehr integrierten Chips, die nach Flipchip-Art auf das Substrat gebondet sind, beispielsweise ein Silizium- oder Keramiksubstrat, oder der Fall, dass das elektronische Bauelement 300 ein Verbundstoff ist, beispielsweise ein derartiger Chip oder ein Modul, welches nach Flipchip-Art oder anderweitig auf ein zweites derartiges Chip oder Modul gebondet ist.
  • Zusammengefasst: Während Temperaturwechseln beim elektrischen Betrieb des elektronischen Bauelements 300 kann die Bodenfläche des Chips 300 frei entlang den Oberseiten der örtlich beschränkten Trägerschichten 253 und 255 gleiten, und der Chip selbst kann sich in dem Gel 400 seitlich bewegen, wodurch die Temperaturwechsel des Gels bei elektrischem Betrieb des Chips 300 keine unerwünschten Spannungen oder Beanspruchungen hervorrufen, weder in dem Chip 300 noch in der Platine 200, wobei außerdem nicht die elektrische Unversehrtheit der als Beispiel dargestellten Bonddrähtchen 311, 312 gefährdet wird.
  • Die Platine 200 besitzt ein separates lokales Durchgangsloch (Öffnung), das sich von ihrer Bodenfläche zu ihrer Oberseite an einzelnen Stellen erstreckt, die sich innerhalb der seitlichen Ausdehnung jeder der beispielhaften Verdrahtungsschichten 241, 246 befinden, wie es aus dem Stand der Technik bekannt ist. Jedes der beispielhaften Platinen-Lotpads 221 und 224, typischerweise aus Kupfer bestehend, befindet sich auf der Bodenfläche der Platine 200 an der Stelle jeder dieser Öffnungen, wie es aus dem Stand der Technik bekannt ist. Die Seitenwand jeder dieser Öffnungen ist mit einer Seitenwandmetallisierung 231 und 236 überzogen, typischerweise aus Kupfer bestehend. Der Boden jeder dieser Seitenwandmetallisierungen 231 und 236 bildet über Lotkügelchen 201 bzw. 204 elektrische Kontakte zu elektrisch leitenden Mutterplatinen-Verdrahtungsschichten 101 bzw. 104, die sich auf einer Oberseite einer Mutterplatine 100 befinden, wie es aus dem Stand der Technik bekannt ist. Ein zweidimensionales Feld von beispielhaften Lotkügelchen 202, 203, typischerweise in der Größenordnung von 100 (oder mehr oder weniger) insgesamt, bilden eine elektrische Verbindung der beispielhaften Platinenverdrahtungsschichten 222, 223 mit beispielhaften Mutterplatinen-Verdrahtungsschichten 102 bzw. 103, wie es bekannt ist. Die freiliegende Oberfläche jedes der Platinen-Lotpads 221 und 224 ist mit einer Lotmaskierschicht 221 bzw. 216 überzogen, wie es aus dem Stand der Technik bekannt ist. Die freiliegende Oberfläche jeder der Mutterplatinen-Verdrahtungsschichten 101, 102, 103, 104 ist mit einer getrennten Lotsperrenschicht 111, 112, 113 bzw. 114 beschichtet, wie es aus dem Stand der Technik bekannt ist.
  • Die Mutterplatine 100 kann z. B. aus Aramid, Epoxyglas oder glasfaserverstärktem Epoxymaterial bestehen. Die Platine 200 kann aus Epoxymaterial, glasfaserverstärktem Epoxymaterial, Polyimid oder Keramik bestehen. Diese Platine 200 kann in vorteilhafter Weise mit Hilfe der Lotkügelchen 201, 202, 203 und 204 an die Mutterplatine 100 gelötet werden, entweder bevor oder nachdem der Flansch 504 an der Erhöhung 501 angebracht wurde (oder direkt an der Schutzschicht 251 angebracht wurde), abhängig davon, wann das Gel 400 ausgehärtet wird: Das Verlöten der Platine 200 an der Mutterplatine 100 geschieht in vorteilhafter Weise entweder vor dem Einführen des Gels 400 oder nachdem das Gel ausgehärtet ist, wobei es in jedem Fall ratsam ist, dass die Zeitspanne zwischen Einfüllen und Aushärten des Gels minimiert wird.
  • Bezugnehmend auf 2 ist anstelle der zylindrischen Öffnungen 502 und 503 eine Halbschalenabdeckung 600 mit mindestens zwei sich verjüngenden Öffnungen 602 und 603 vorgesehen. Die Verjüngung dieser sich verjüngenden Öffnungen 602 und 603 ist derart bemessen (z. B. im Durchmesser), dass die Öffnung an der Innenfläche kleiner ist als an der Außenfläche der Abdeckung 600.
  • Ein Beispiel: Der Innendurchmesser der Öffnungen 602 und 603 entspricht etwa 1,3 mm, ihr Außendurchmesser beträgt etwa 2,0 mm. In jedem Fall ist in vorteilhafter Weise das Verhältnis der Außenfläche jeder der Öffnungen 602 und 603 zu deren Innenfläche etwa im Bereich von 2,0 bis 5,0. Typischerweise wird eine derartige Verjüngung dadurch erreicht, dass die zum Herstellen der Abdeckung 600 mittels üblichem Spritzgussverfahren verwendete Metallform entsprechend gestaltet wird. Auf diese Weise neigen die Verjüngungen der Öffnungen 602 und 603 dazu, einen unerwünschten Fluss von Gel durch die Öffnungen zu unterdrücken, bevor dieses Gel 400 ausgehärtet ist. Darüber hinaus erleichtern diese Verjüngungen ein im Wesentlichen lecksicheres Abdichten zwischen der Abdeckung 600 und dem Bauelement (z. B. mit einer sich verjüngenden Hohlnadel), die dazu dient, das Gel in die Abdeckung 600 einzuspritzen.
  • Es ist weiterhin von Vorteil (s. 3), dass ein Par sich verjüngender Öffnungen 702 und 703 sich an einander entgegensetzten Enden einer Diagonale der oberen quadratischen Fläche eine Abdeckung 700 befindet. Gleichzeitig ist es von Vorteil, dass die Hilfsflansche 705 und 708 sich an einer (schrägen) Seitenwand der Abdeckung 700 befinden, und sich Hilfsflansche 706 und 707 an deren gegenüberliegender (schrägen) Seitenwand befinden.
  • Der Zweck der Hilfsflansche 705, 706 , 707 und 708 ist es, die Abdeckung 700 schließlich korrekt bezüglich einer (nicht gezeigten) Quelle des Gelmaterials 400 zu orientieren. Zu diesem Zweck besitzt ein (nicht gezeigtes) Gehäuse einen Eingang, der den Eintritt der Abdeckung 700 ermöglicht, wenn, und nur wenn keiner der Hilfsflansche 705, 706, 707 oder 708 diesen Eintritt verhindert. Ein (nicht gezeigtes) Platzierungswerkzeug nimmt anschließend die Abdeckung 700 aus dem Gehäuse und setzt sich schließlich an die richtige Stelle mit der richtigen Orientierung über der Platine 200 ab. Hierdurch werden die Öffnung 702 und 703 passend mit einer örtlichen Quelle für das Gel 400 ausgerichtet. Diese Quelle enthält typischerweise einen (nicht gezeigten) Spender mit einer Düse zum Ausstoßen des Gels. Beispielsweise gibt es insgesamt zehn Halbschalenabdeckungen 700, die über einem Feld von zwei mal fünf elektrischen Bauelementen 300 liegen, diese wiederum jeweils über der betreffenden Platine 200. Das Platzierungswerkzeug platziert jede der zehn Abdeckungen an deren jeweiliger Stelle über den zehn zugehörigen elektronischen Bauelementen.
  • Wenn insbesondere die Abdeckung 700 in der Horizontalebene (xy) gemäß 3 orientiert wird oder um einen Winkel von 180° in der Horizontalebene gedreht wird, (und zwar nur dann) kann die Abdeckung 700 in das vorerwähnte Gehäuse eintreten. Damit fungieren die Flansche als mechanische Anschläge, um zu verhindern, dass die Abdeckung 700 in das Gehäuse bei unerwünschter Orientierung eintritt. Unerwünschte Orientierungen der Abdeckung 700 gegenüber dem Platzierungswerkzeug werden damit ebenso wie schließlich unerwünschte Orientierung gegenüber der lokalisierten Quelle für das Gelmaterial verhindert. Um es zu veranschaulichen: Ausgehend von einer Anfangsstellung, die sich zur Aufnahme des Gels von der örtlichen Gelquelle eignet, führt zwar eine Drehung um 180° in der Horizontalebene die Abdeckung 700 wieder in eine geeignete Gelaufnahmestellung zurück, nicht hingegen eine Drehung um 90° (aufgrund der fehlenden 90°-Rotationssymmetrie der beiden Öffnungen 702 und 703). Damit gestatten die Hilfsflansche 705, 706, 707 und 708 der Abdeckung 700, in das vorerwähnte Gehäuse nur in der gewünschten Orientierung einzutreten.
  • Auf diese Weise kann z. B. durch ein zufallsabhängiges Schütteln der Abdeckung 700 zusammen mit den darunterliegenden Teilen die Abdeckung 700 in das Gehäuse eintreten, damit die örtliche Gelquelle schließlich passend mit einer der Öffnungen 202 oder 203 ausgerichtet ist.
  • Obschon die Erfindung im Detail unter Bezugnahme auf ein spezielles Ausführungsbeispiel beschrieben wurde, sind verschiedene Modifikationen möglich, ohne vom Schutzumfang der Erfindung abzuweisen. Beispielsweise können die Lotkügelchen 201, 202, 203 und 204 so gestaltet werden, wie es in dem US-Patent 5 346 118 (Degani 14-8-4) beschrieben ist, oder es kann sich um eine Einsteck-Stiftarray handeln, wie es aus dem Stand der Technik bekannt ist. Alternativ kann die Mutterplatine 100 weggelassen werden, und die gesamte Zugriffsschaltung kann dann an oder in der Platine 200 platziert werden, speziell dann, wenn letztere auf eine Mehrschicht-Metallisierungsplatine laminiert wird.
  • Anstatt die Trägerelemente durch Metallinseln 243, 244 und 245, die mit örtlich begrenzten Trägerschichten 253, 254 und 255 bedeckt sind, auszubilden, können diese Trägerelemente beispielsweise auch durch lediglich örtliche Polymerschichten oder durch Vertiefungszonen (und folglich mit komplementären erhabenen Zonen) gebildet werden, die (durch Prägen) in der Oberseite der Platine 200 gebildet werden. Darüber hinaus kann das (zentrierte) Trägerelement, das durch örtliche Trägerschichten 254 und die darunterliegende metallische Inselschicht 244 gebildet wird, mit einem oder mehreren der übrigen Trägerelemente verfestigt werden, beispielsweise den Trägerelementen, die durch die örtlichen Trägerschichten 253 und 255 gebildet werden, gemeinsam mit ihren zugehörigen untenliegenden metallischen Inselschichten 243 und 245, wodurch lediglich ein einziges Trägerelement gebildet wird, bei dem dann ein Klebstoff 300 nur auf eine zentrale Zone dieses einzigen Trägerelements aufgebracht wird, damit der Chip 300 frei ist, um seitlich an den Umfangszonen seines Trägerelements gleiten zu können. Außerdem kann der örtliche Klebstoff 304 auf ein oder mehrere weitere Trägerelemente verteilt werden, da die Gesamtheit sämtlicher Kontaktflächen des Klebstoffs auf Trägerelemente be schränkt ist auf eine zentrale Zone des Chips 300, die im Vergleich zur Bodenfläche des Chips klein ist, vorteilhafterweise nur ein Zehntel davon beträgt.
  • Die Anwendungsschaltung 800 oder 900 oder beide Schaltungen können eine Testschaltung enthalten, und es kann eine (nicht gezeigte) weitere Schaltung an eine oder mehrere der Mutterplatinen-Verdrahtungsschichten 101, 102, 103, 104 angeschlossen sein, wie es aus dem Stand der Technik bekannt ist.

Claims (7)

  1. Elektronikgehäuse, umfassend: (a) eine Schaltungsplatine (200) mit einer Oberseite; (b) ein elektronisches Bauelement (300) mit einer Unterseite; (c) ein oder mehrere Halteelemente (243, 251; 244, 254; 245, 255), die jeweils auf der Oberseite der Schaltungsplatine angeordnet sind, eine Oberseite von jedem von dem einen oder mehreren Halteelementen mit einer Schutzschicht (253, 254, 255) überzogen ist und die Unterseite des elektronischen Bauelements mechanisch trägt; (d) einen örtlich begrenzten Klebstoff (304), der einen Teil der Oberseite von mindestens einem der Halteelemente mit der Unterseite des elektronischen Bauelements in Berührung hält, wobei die Gesamtheit sämtlicher Kontaktbereiche klein ist im Vergleich zur Fläche der Unterseite; (e) eine von dem elektronischen Bauelement beabstandete Abdeckung (500) mit einer Umfangsfläche, die schmiegsam entweder mit der Schaltungsplatine oder mit einem Schutzüberzug (251) verbunden ist, welcher einen Teil der Oberseite des Schaltungsplatine bedeckt; und (f) ein nachgiebiges Medium (400), das in der Abdeckung enthalten ist und die freiliegenden Ober- und Unterseiten des elektronischen Bauelements bedeckt.
  2. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, dass der Klebstoff mit den Oberseiten von mindestens einem aber nicht sämtlichen Halteelementen in Berührung steht, wodurch die Oberseite des mindestens einen von den Halteelementen mit der Unterseite des elektronischen Bauelements verbunden wird, und wodurch die Oberseite von mindestens einem weiteren der Halteelemente nicht mit der Unterseite des elektronischen Bauelements verbunden wird, und wobei die Oberseiten der Halteelemente in einer Ebene liegen.
  3. Gehäuse nach Anspruch 1 oder 2, bei dem jedes der Halteelemente eine Metallschicht (243, 244, 245) aufweist, deren freiliegende Oberseite mit der Schutzschicht überzogen ist.
  4. Gehäuse nach Anspruch 3, dadurch gekennzeichnet, dass das nachgiebige Medium (400) eine Oberseite besitzt, die in einem distanzierten Abstand unterhalb der Unterseite der Abdeckung liegt.
  5. Gehäuse nach Anspruch 1, 2, 3 oder 4, bei dem die Abdeckung mindestens zwei örtlich beschränkte Öffnungen besitzt, die verjüngte Seitenwände besitzen, so dass das Verhältnis der Außenfläche zur Innenfläche jeder der Öffnungen größer als etwa 2,0 ist.
  6. Gehäuse nach Anspruch 5, dadurch gekennzeichnet, dass die Umfangsfläche der Abdeckung Hilfsflansche (705, 706, 707, 708) besitzt, und die Öffnungen an jeweiligen Stellen zueinander derart angeordnet sind, dass, wenn die Abdeckung um 90° um ihre rechtwinklig zur Oberseite der Abdeckung verlaufende Achse gedreht wird, keine der Öffnungen sich an irgendeiner der jeweiligen Stellen befindet.
  7. Gehäuse nach Anspruch 1, 2, 3, 4, 5 oder 6, weiterhin umfassend eine Mehrzahl von Bonddrähtchen (311, 312), die an der Oberseite des elektronischen Bauelements angebracht sind.
DE69432968T 1993-12-16 1994-12-01 Gehäuse für elektronische Bauelemente Expired - Lifetime DE69432968T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16854393A 1993-12-16 1993-12-16
US168543 1993-12-16
US260859 1994-06-16
US08/260,859 US5473512A (en) 1993-12-16 1994-06-16 Electronic device package having electronic device boonded, at a localized region thereof, to circuit board

Publications (2)

Publication Number Publication Date
DE69432968D1 DE69432968D1 (de) 2003-08-28
DE69432968T2 true DE69432968T2 (de) 2004-04-22

Family

ID=26864230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69432968T Expired - Lifetime DE69432968T2 (de) 1993-12-16 1994-12-01 Gehäuse für elektronische Bauelemente

Country Status (4)

Country Link
US (1) US5473512A (de)
EP (1) EP0660383B1 (de)
JP (1) JP3177570B2 (de)
DE (1) DE69432968T2 (de)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6020219A (en) * 1994-06-16 2000-02-01 Lucent Technologies Inc. Method of packaging fragile devices with a gel medium confined by a rim member
US6225700B1 (en) * 1994-12-08 2001-05-01 Kyocera Corporation Package for a semiconductor element having depressions containing solder terminals
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
TW353223B (en) * 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
EP0778616A3 (de) 1995-12-05 1999-03-31 Lucent Technologies Inc. Verfahren zum Verpacken von Anordnungen mit einem Gel, begrenzt durch ein Randelement
US5767447A (en) 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US6351389B1 (en) 1996-05-07 2002-02-26 Sun Microsystems, Inc. Device and method for packaging an electronic device
US6730991B1 (en) * 1996-06-11 2004-05-04 Raytheon Company Integrated circuit chip package
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
FR2758005B1 (fr) * 1996-12-30 1999-05-07 Solaic Sa Module a circuit integre comportant un organe de conformation
FR2758908B1 (fr) * 1997-01-24 1999-04-16 Thomson Csf Boitier d'encapsulation hyperfrequences bas cout
US5814401A (en) * 1997-02-04 1998-09-29 Motorola, Inc. Selectively filled adhesive film containing a fluxing agent
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6629363B1 (en) * 1998-01-22 2003-10-07 International Business Machines Corporation Process for mechanically attaching a temporary lid to a microelectronic package
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
KR100418013B1 (ko) * 1998-07-28 2004-02-14 히다치 가세고교 가부시끼가이샤 반도체 장치 및 그 제조 방법
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
US6490166B1 (en) * 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US6351391B1 (en) * 2000-05-15 2002-02-26 International Business Machines Corporation Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
KR100522838B1 (ko) * 2000-10-23 2005-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6496355B1 (en) * 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
SG104291A1 (en) * 2001-12-08 2004-06-21 Micron Technology Inc Die package
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
DE10219762A1 (de) * 2002-05-02 2003-11-13 Vacuumschmelze Gmbh & Co Kg Vergussgehäuse für elektrische und elektronische Bauelemente, Vorrichtung daraus und Verfahren zum Herstellen
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
US6897562B2 (en) * 2003-04-11 2005-05-24 Motorola Corporation Electronic component and method of manufacturing same
US20050012197A1 (en) * 2003-07-15 2005-01-20 Smith Mark A. Fluidic MEMS device
TWI242863B (en) * 2003-09-15 2005-11-01 Siliconware Precision Industries Co Ltd Heat dissipating structure and semiconductor package with the heat dissipating structure
DE10345377B4 (de) * 2003-09-30 2009-07-30 Qimonda Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102004015597B4 (de) * 2004-03-30 2007-12-06 Qimonda Ag Halbleitervorrichtung mit schützender Gehäusestruktur
US7420809B2 (en) * 2004-06-22 2008-09-02 Lsi Corporation Heat spreader in integrated circuit package
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8061012B2 (en) * 2007-06-27 2011-11-22 Rf Micro Devices, Inc. Method of manufacturing a module
US8520402B1 (en) * 2005-10-25 2013-08-27 Xilinx, Inc. Decoupling capacitor circuit assembly
TWI283056B (en) * 2005-12-29 2007-06-21 Siliconware Precision Industries Co Ltd Circuit board and package structure thereof
US7994632B2 (en) * 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
TW200743190A (en) * 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
DE102009047681A1 (de) * 2009-12-08 2011-06-09 Robert Bosch Gmbh Schaltungsmodul und Verfahren zur Herstellung eines solchen Schaltungsmoduls
US8810028B1 (en) * 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
KR20150057838A (ko) * 2013-11-20 2015-05-28 삼성전기주식회사 전자 부품 모듈
US9698076B1 (en) * 2015-12-22 2017-07-04 Ksr Ip Holdings Llc. Metal slugs for double-sided cooling of power module
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
FR3085576B1 (fr) 2018-09-04 2021-07-16 St Microelectronics Grenoble 2 Couvercle pour boitier de circuit integre
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136231A (ja) * 1983-12-24 1985-07-19 Toshiba Corp 半導体装置
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
DE3784213T2 (de) * 1986-10-29 1993-06-03 Toshiba Kawasaki Kk Elektronischer apparat mit einem keramischen substrat.
DE3881382T2 (de) * 1988-03-29 1994-01-20 Agency Ind Science Techn Halbleiterchip, verbunden mit einem Substrat.
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
NO911774D0 (no) * 1991-05-06 1991-05-06 Sensonor As Anordning ved innkapsling av et funksjonsorgan, samt fremgangsmaate for fremstilling av samme.
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates

Also Published As

Publication number Publication date
JPH07202076A (ja) 1995-08-04
EP0660383B1 (de) 2003-07-23
JP3177570B2 (ja) 2001-06-18
DE69432968D1 (de) 2003-08-28
US5473512A (en) 1995-12-05
EP0660383A1 (de) 1995-06-28

Similar Documents

Publication Publication Date Title
DE69432968T2 (de) Gehäuse für elektronische Bauelemente
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE69112134T2 (de) Modulares elektronisches Verpackungssystem.
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE69710248T2 (de) Bondverfahren für integrierte Schaltung
DE69209772T2 (de) Gehäuseanordnung für ein funktionales bauelement und herstellungsverfahren
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE102009044712B4 (de) Halbleiter-Bauelement
DE69332191T2 (de) Halbleiteranordnung mit Überchipanschlüssen
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE102008033465A1 (de) Halbleiterbaugruppe mit einem Gehäuse
DE112007003208T5 (de) Ein Halbleitergehäuse
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69129906T2 (de) Kontaktstiftloser chip-träger mit kontaktfeldern
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
DE102013103351A1 (de) Elektronikmodul
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE69520073T2 (de) Verfahren zur Einkapselung eines optischen Bauelements unter Verwendung eines dafür angepassten Leiterrrahmens
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition