KR20150057838A - 전자 부품 모듈 - Google Patents

전자 부품 모듈 Download PDF

Info

Publication number
KR20150057838A
KR20150057838A KR1020130141682A KR20130141682A KR20150057838A KR 20150057838 A KR20150057838 A KR 20150057838A KR 1020130141682 A KR1020130141682 A KR 1020130141682A KR 20130141682 A KR20130141682 A KR 20130141682A KR 20150057838 A KR20150057838 A KR 20150057838A
Authority
KR
South Korea
Prior art keywords
insulating member
substrate
electronic component
metal layer
insulating
Prior art date
Application number
KR1020130141682A
Other languages
English (en)
Inventor
박흥우
유도재
김태현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130141682A priority Critical patent/KR20150057838A/ko
Priority to US14/268,970 priority patent/US20150136451A1/en
Publication of KR20150057838A publication Critical patent/KR20150057838A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

본 발명의 일 실시예에 따른 전자 부품 모듈은 전자 부품이 실장되는 기판; 표면에 도금층이 형성되고, 상기 기판에 수직하게 결합하는 적어도 하나의 절연부재; 및 상기 전자 부품 및 상기 적어도 하나의 절연부재를 커버하는 몰드부;를 포함하며, 상기 기판과 상기 절연부재의 접합면에는 금속층이 형성될 수 있다.

Description

전자 부품 모듈{Electronic device module}
본 발명은 전자 부품 모듈에 관한 것이다.
최근 휴대 전자 기기의 수요가 급격하게 증가함에 따라, 이들 휴대 전자 기기에 사용되는 전자 부품 모듈의 소형화 및 경량화가 지속적으로 요구되고 있다.
그러나, 휴대 전자 기기의 기능 및 정밀도의 증가로 인하여, 전자 부품 모듈에서 연결해야 할 신호들은 계속적으로 증가하고 있다.
따라서, 전자 부품 모듈에는 다수의 전자 부품을 밀집 탑재하며, 각각의 전자 부품을 연결하는 회로라인이 형성되고, 다수의 전자 부품과 기판을 연결하여야 한다. 즉, 전자 부품 모듈의 집적화 및 고밀도화가 요구되고 있다.
이러한 전자 부품 모듈을 제조하기 위하여 전자 부품과 기판을 연결하는 방법으로는 솔더링(Soldering)을 이용한 방법과, 레이저 비아(Laser Via)를 이용하는 방법이 있다.
솔더링(Soldering)을 이용한 방법은 전자 부품과 기판을 솔더(Solder)를 이용하여 연결시키는 방법으로서, 전자 부품 간의 거리 또는 전자 부품 모듈 내에 구비되는 도체 간의 거리를 줄이는데 한계가 있다.
또한, 레이저 비아(Laser Via)를 이용하는 방법은 전자 부품의 소형화에 따른 전극 크기의 감소로 인하여 정확한 가공이 어려운 문제가 있다.
본 발명의 일 실시예에 따른 목적은, 신호 연결 단자 간에 fine pitch를 실현하여 소형화 및 박형화가 가능한 전자 부품 모듈을 제공하는 것이다.
또한, 신호 연결 단자와 몰드부 간의 접합력을 향상시켜 모듈의 신뢰성을 향상시킬 수 있는 전자 부품 모듈을 제공하는 것이다.
또한, 제조 공정을 간소화하고 제조 비용을 줄일 수 있는 전자 부품 모듈을 제공하는 것이다.
본 발명의 일 실시예에 따른 전자 부품 모듈은 전자 부품이 실장되는 기판; 표면에 도금층이 형성되고, 상기 기판에 수직하게 결합하는 적어도 하나의 절연부재; 및 상기 전자 부품 및 상기 적어도 하나의 절연부재를 커버하는 몰드부;를 포함하며, 상기 기판과 상기 절연부재의 접합면에는 금속층이 형성될 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 상기 절연부재의 상면은 상기 몰드부의 외부로 노출되며, 상기 절연부재의 상면에는 금속층이 형성될 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 상기 금속층은 범프 하지 금속층(Under Bump Metallurgy)일 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 상기 도금층은 상기 금속층과 연결될 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 상기 몰드부의 상면과 상기 절연부재의 상면은 동일 평면상에 위치할 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 상기 절연부재는 다수개가 제공되며, 다수의 상기 절연부재 간의 간격은 각각의 상기 절연부재의 길이보다 작을 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 상기 몰드부는 실리콘 겔(Silicone Gel), 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound) 및 폴리이미드(Ployimide) 중 적어도 하나의 재질로 구비될 수 있다.
본 발명의 다른 실시예에 따른 전자 부품 모듈은 상기 기판에 수직하게 결합하는 적어도 하나의 도전성 부재; 및 상기 전자 부품 및 상기 적어도 하나의 도전성 부재를 커버하는 몰드부;를 포함하며, 상기 도전성 부재의 상면은 상기 몰드부의 외부로 노출될 수 있다.
본 발명의 다른 실시예에 따른 전자 부품 모듈의 상기 도전성 부재의 상면과 상기 몰드부의 상면은 동일 평면상에 위치할 수 있다.
본 발명의 다른 실시예에 따른 전자 부품 모듈의 상기 도전성 부재는 다수개가 제공되며, 다수의 상기 도전성 부재 간의 간격은 각각의 상기 도전성 부재의 길이보다 작을 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 제조 방법은 절연부재의 상면과 하면에 각각 금속층을 형성하는 단계; 일면에 포토레지스트층이 형성된 더미부재를 제공하는 단계; 상기 절연부재의 상면과 상기 더미부재의 일면을 접합시키는 단계; 상기 절연부재 중에서 상기 금속층에 대응되는 부분을 제외한 나머지 부분을 제거하는 단계; 상기 절연부재의 표면에 도금층을 형성하는 단계; 일면에 전자 부품이 실장된 기판과 상기 절연부재를 접합시키는 단계; 상기 전자 부품 및 상기 절연부재가 커버되도록 몰드부를 형성하는 단계; 및 상기 더미부재를 제거하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈의 제조 방법의 상기 더미부재를 제거하는 단계는, 상기 절연부재의 상면에 형성된 상기 금속층이 외부로 노출되도록 상기 포토레지스트층 및 상기 더미부재를 모두 제거하는 단계일 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈은, 신호 연결 단자 간에 fine pitch를 실현하여 소형화 및 박형화가 가능하다.
또한, 신호 연결 단자와 몰드부 간의 접합력을 향상시켜 모듈의 신뢰성을 향상시킬 수 있다.
또한, 제조 공정을 간소화하고 제조 비용을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 부품 모듈의 개략 단면도.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 전자 부품 모듈의 제조 방법을 도시한 개념도.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경 또는 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상의 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 부품 모듈의 개략 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 부품 모듈은 기판(100), 전자 부품(110), 절연부재(200) 및 몰드부(300)를 포함할 수 있다.
상기 기판(100)은 전자 부품(110) 간의 전기적 신호를 전달하기 위한 것이며, 예를 들어 리지드(Rigid) 기판, 플렉스(Flex) 기판, LCTT 기판, 다층 기판, 반도체 실장용 기판(BGA, FBGA, TBGA) 등을 포함할 수 있다.
상기 전자 부품(110)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함할 수 있으며, 상기 기판(100) 상에 실장될 수 있는 전자 소자들이라면 모두 전자 부품(110)으로 이용될 수 있다.
즉, 본 발명의 일 실시예에 따른 전자 부품(110)은 반도체 칩과 같은 능동 소자와, 다양한 수동 소자들을 포함할 수 있다.
상기 전자 부품(110)은 상기 기판(100) 상에 실장될 수 있으며, 상기 전자 부품(110)의 주위에는 신호 연결 단자로서 적어도 하나의 절연부재(200)가 배치될 수 있다.
여기서, 상기 절연부재(200)가 신호 연결 단자로서 기능하기 위하여, 상기 절연부재(200)의 표면에는 도금층(220)이 형성될 수 있다.
상기 절연부재(200)는 상기 기판(100)에 수직하게 결합될 수 있으며, 상기 절연부재(200)와 상기 기판(100)의 접합면에는 금속층(210)이 형성될 수 있다.
몰드부(300)는 상기 기판(100) 상에 실장된 상기 전자 부품(110) 사이와 상기 적어도 하나의 절연부재(200) 사이에 충진됨으로써 상기 전자 부품(110) 및 도금층(220)이 형성된 상기 절연부재(200) 간의 전기적인 단락을 방지할 뿐만 아니라, 상기 전자 부품(110)과 상기 적어도 하나의 절연부재(200)를 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 상기 전자 부품(110) 및 상기 적어도 하나의 절연부재(200)를 안전하게 보호한다.
구체적으로, 상기 몰드부(300)는 상기 전자 부품(110) 및 상기 적어도 하나의 절연부재(200)를 커버할 수 있다.
상기 몰드부(300)는 상기 전자 부품(110)과 상기 적어도 하나의 절연부재(200)를 덮으며 밀봉하는 형태로 형성되어 외부 환경으로부터 상기 전자 부품(110)과 상기 적어도 하나의 절연부재(200)를 보호할 수 있다.
또한, 상기 전자 부품(110)과 상기 적어도 하나의 절연부재(200)를 외부에서 둘러싸며 상기 전자 부품(110)과 상기 적어도 하나의 절연부재(200)를 고정시킴으로써 외부의 충격으로부터 상기 전자 부품(110)과 상기 적어도 하나의 절연부재(200)를 안전하게 보호할 수 있다.
또한, 상기 몰드부(300)는 상기 적어도 하나의 절연부재(200)를 지지함으로써, 상기 기판(100)과 수직하게 결합된 상기 절연부재(200)의 수직도를 유지시킬 수 있다.
상기 몰드부(300)는 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 열 전도도가 높은 실리콘 겔(Silicone Gel), 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound), 폴리이미드(Ployimide) 중 적어도 하나가 상기 몰드부(300)의 재질로 사용될 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 몰드부(300)를 형성하기 위해 반경화 상태의 수지를 압착하는 등 필요에 따라 다양한 방법이 이용될 수 있다.
여기서, 상기 몰드부(300)의 상면과 상기 절연부재(200)의 상면은 동일 평면상에 위치할 수 있다. 따라서 상기 절연부재(200)의 상면은 상기 몰드부(300)의 외부로 노출될 수 있으며, 상기 몰드부(300)의 외부로 노출된 상기 절연부재(200)의 상면에는 금속층(210)이 형성될 수 있다.
즉, 상기 금속층(210)은 상기 절연부재(200)와 상기 기판(100)의 접합면(즉, 상기 절연부재(200)의 하면)과 상기 접합면과 반대되는 면인 상기 절연부재(200)의 상면에 모두 형성될 수 있다.
상기 금속층(210)은 범프 하지 금속층(Under Bump Metallurgy)일 수 있으며, 상기 절연부재(200)의 상면 및 하면에 모두 형성되어 상기 도금층(210)과 함께 신호 연결 단자로서 기능할 수 있다.
한편, 상기 절연부재(200)는 상기 기판(100) 상에 다수개가 결합할 수 있는데, 이 경우 다수의 상기 절연부재(200)는 서로 인접한 위치에 위치하도록 배치될 수 있다.
예를 들어, 상기 절연부재(200)는 다수개가 상기 기판(100) 상에 인접하게 위치하여 집적될 수 있으므로, 다수의 상기 절연부재(200) 간의 간격을 좁힐 수 있고 이로 인하여 fine pitch 를 구현할 수 있다.
여기서, 다수의 상기 절연부재(200) 간의 간격(D)은 각각의 상기 절연부재(200)의 길이(L)보다 작을 수 있다.
즉, D < L 을 만족할 수 있다.
본 발명의 일 실시예에서는 적어도 하나의 절연부재(200), 상기 절연부재(200)의 표면에 도금되는 도금층(220) 및 상기 절연부재(200)의 상면과 하면에 각각 형성되는 금속층(210)을 제공하여 신호 연결 단자로서 기능할 수 있도록 하고 있으나, 이에 한정되는 것은 아니며, 신호 연결 단자로서 도전성 부재를 사용하는 것도 가능하다.
예를 들어, 상기 기판(100)에는 적어도 하나의 도전성 부재가 수직하게 결합할 수 있고, 상기 몰드부(300)는 상기 전자 부품(110) 및 상기 적어도 하나의 도전성 부재를 커버하도록 몰딩될 수 있다.
여기서, 상기 몰드부(300)의 상면과 상기 적어도 하나의 도전성 부재의 상면은 동일 평면상에 위치할 수 있으며, 상기 도전성 부재의 상면은 상기 몰드부(300)의 외부로 노출될 수 있다.
또한, 신호 연결 단자로서 절연부재(200), 도금층(220) 및 금속층(210)을 사용하는 경우와 마찬가지로, 상기 도전성 부재는 다수개가 서로 인접하도록 상기 기판(100) 상에 수직하게 결합할 수 있다.
따라서, 다수의 상기 도전성 부재 간의 간격을 좁힐 수 있고 이로 인하여 fine pitch 를 구현할 수 있다.
여기서, 다수의 상기 도전성 부재 간의 간격은 각각의 상기 도전성 부재의 길이보다 작을 수 있다.
이하에서는, 도 2 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 전자 부품 모듈의 제조 방법을 설명한다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 전자 부품 모듈의 제조 방법을 도시한 개념도이다.
도 2 및 도 3을 참조하면, 먼저 절연부재(200)의 상면과 하면에 각각 금속층(210)을 형성한다. 상기 금속층(210)은 범프 하지 금속층(Under Bump Metallurgy)일 수 있으며, 회로패턴 또는 재배선층일 수 있다.
상기 절연부재(200)는 Si 기판일 수 있으나, 이에 한정되는 것은 아니다.
또한, 일면에 포토레지스트층(410)이 형성된 더미부재(400)를 제공하여 상기 절연부재(200)의 상면과 상기 더미부재(400)의 일면을 접합시킨다.
따라서, 상기 포토레지스트층(410)과 상기 절연부재(200)의 상면이 접합되게 되며, 이때 상기 포토레지스트층에는 그루브가 형성되어 상기 절연부재(200)의 상면에 형성되는 금속층(210)을 수용할 수 있다.
상기 그루브의 너비는 상기 금속층(210)의 너비보다 크게 형성될 수 있다.
도 4 내지 도 6를 참조하면, 상기 절연부재(200) 중에서 상기 금속층(210)에 대응되는 부분을 제외한 나머지 부분이 제거될 수 있다. 예를 들어, 에칭(Etching) 공정이 이용될 수 있다.
상기 절연부재(200) 중에서 상기 금속층(210)에 대응되는 부분을 제외한 나머지 부분이 제거되면, 상기 절연부재(200)의 남은 부분의 표면에 도금층(220)을 형성한다.
이 경우, 상기 도금층(220)은 상기 절연부재(200)의 상면과 하면에 각각 형성되는 상기 금속층(210)과 연결될 수 있다.
따라서, 상기 도금층(220)은 상기 절연부재(200)의 상면과 하면에 각각 형성되는 상기 금속층(210)과 함께 신호 연결 단자로서 기능할 수 있다.
도 6을 참조하면, 일면에 전자 부품(110)이 실장된 기판(100)을 상기 절연부재(200)와 접합시킬 수 있다.
이때, 상기 절연부재(200)는 상기 기판(100)의 일면에 대하여 수직하게 결합될 수 있고, 상기 절연부재(200)와 상기 기판(100)의 접합면에는 상기 금속층(210)이 위치할 수 있다.
도 7 및 도 8을 참조하면, 상기 더미부재(400)과 상기 기판(100) 사이의 공간에 몰딩 수지를 주입하여 상기 전자 부품(110) 및 상기 절연부재(200)를 커버하도록 몰드부(300)를 형성할 수 있다.
상기 몰드부(300)는 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 열 전도도가 높은 실리콘 겔(Silicone Gel), 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound), 폴리이미드(Ployimide) 중 적어도 하나가 상기 몰드부(300)의 재질로 사용될 수 있다.
상기 몰드부(300)가 형성된 이후에는 상기 더미부재(400)를 제거할 수 있다.
이때, 상기 포토레지스트층(410)도 함께 제거되므로, 상기 절연부재(200)의 상면에 형성된 상기 금속층(210)은 상기 몰드부(300)의 외부로 노출될 수 있다.
본 발명의 일 실시예에 따른 전자 부품 모듈은 상기 몰드부(300)를 형성하기 이전에 상기 기판(100)에 신호 연결 단자를 먼저 형성할 수 있다.
또한 상기 신호 연결 단자를 상기 기판(100)의 일면에 대하여 수직하게 배치할 수 있으며, 배치과정에서 다수의 상기 신호 연결 단자가 서로 인접하게 위치하도록 조정할 수 있으므로, fine pitch의 구현이 가능하다.
또한, 상기 기판(100)에 신호 연결 단자를 먼저 형성하고 그 뒤에 몰드부(300)를 형성하므로, 신호 연결 단자와 몰드부(300) 간의 접합력이 향상될 수 있다.
따라서, 몰드부(300)가 상기 신호 연결 단자를 견고하게 지지할 수 있으므로, 외부 충격 등에 대하여 전자 부품 모듈의 신뢰성이 확보될 수 있다.
또한, 회로패턴 또는 재배선층으로 활용될 수 있는 금속층(210)을 미리 형성하고 그 뒤에 몰드부(300)를 형성하므로, 회로패턴이나 재배선층을 형성하는 공정이 별도로 필요치 않게 된다.
이상의 실시예를 통해, 본 발명의 일 실시예에 따른 전자 부품 모듈은, 신호 연결 단자 간에 fine pitch를 실현하여 소형화 및 박형화가 가능하다.
또한, 신호 연결 단자와 몰드부 간의 접합력을 향상시켜 모듈의 신뢰성을 향상시킬 수 있다.
또한, 제조 공정을 간소화하고 제조 비용을 줄일 수 있다.
상기에서는 본 발명에 따른 일 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 사상과 범위내에서 다양하게 변경 또는 변형할 수 있음은 본 발명이 속하는 기술분야의 당업자에게 명백한 것이며, 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
100: 기판 110: 전자 부품
200: 절연부재 210: 금속층
220: 도금층 300: 몰드부
410: 포토레지스트층 400: 더미부재

Claims (12)

  1. 전자 부품이 실장되는 기판;
    표면에 도금층이 형성되고, 상기 기판에 수직하게 결합하는 적어도 하나의 절연부재; 및
    상기 전자 부품 및 상기 적어도 하나의 절연부재를 커버하는 몰드부;를 포함하며,
    상기 기판과 상기 절연부재의 접합면에는 금속층이 형성되는 전자 부품 모듈.
  2. 제1항에 있어서,
    상기 절연부재의 상면은 상기 몰드부의 외부로 노출되며, 상기 절연부재의 상면에는 금속층이 형성되는 전자 부품 모듈.
  3. 제1항 또는 제2항에 있어서,
    상기 금속층은 범프 하지 금속층(Under Bump Metallurgy)인 전자 부품 모듈.
  4. 제1항 또는 제2항에 있어서,
    상기 도금층은 상기 금속층과 연결되는 전자 부품 모듈.
  5. 제1항에 있어서,
    상기 몰드부의 상면과 상기 절연부재의 상면은 동일 평면상에 위치하는 전자 부품 모듈.
  6. 제1항에 있어서,
    상기 절연부재는 다수개가 제공되며, 다수의 상기 절연부재 간의 간격은 각각의 상기 절연부재의 길이보다 작은 전자 부품 모듈.
  7. 제1항에 있어서,
    상기 몰드부는 실리콘 겔(Silicone Gel), 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound) 및 폴리이미드(Ployimide) 중 어느 하나의 재질로 구비되는 전자 부품 모듈.
  8. 전자 부품이 실장되는 기판;
    상기 기판에 수직하게 결합하는 적어도 하나의 도전성 부재; 및
    상기 전자 부품 및 상기 적어도 하나의 도전성 부재를 커버하는 몰드부;를 포함하며,
    상기 도전성 부재의 상면은 상기 몰드부의 외부로 노출되는 전자 부품 모듈.
  9. 제8항에 있어서,
    상기 도전성 부재의 상면과 상기 몰드부의 상면은 동일 평면상에 위치하는 전자 부품 모듈.
  10. 제8항에 있어서,
    상기 도전성 부재는 다수개가 제공되며, 다수의 상기 도전성 부재 간의 간격은 각각의 상기 도전성 부재의 길이보다 작은 전자 부품 모듈.
  11. 절연부재의 상면과 하면에 각각 금속층을 형성하는 단계;
    일면에 포토레지스트층이 형성된 더미부재를 제공하는 단계;
    상기 절연부재의 상면과 상기 더미부재의 일면을 접합시키는 단계;
    상기 절연부재 중에서 상기 금속층에 대응되는 부분을 제외한 나머지 부분을 제거하는 단계;
    상기 절연부재의 표면에 도금층을 형성하는 단계;
    일면에 전자 부품이 실장된 기판과 상기 절연부재를 접합시키는 단계;
    상기 전자 부품 및 상기 절연부재가 커버되도록 몰드부를 형성하는 단계; 및
    상기 더미부재를 제거하는 단계;를 포함하는 전자 부품 모듈의 제조 방법.
  12. 제11항에 있어서,
    상기 더미부재를 제거하는 단계는,
    상기 절연부재의 상면에 형성된 상기 금속층이 외부로 노출되도록 상기 포토레지스트층 및 상기 더미부재를 모두 제거하는 단계인 전자 부품 모듈의 제조 방법.
KR1020130141682A 2013-11-20 2013-11-20 전자 부품 모듈 KR20150057838A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130141682A KR20150057838A (ko) 2013-11-20 2013-11-20 전자 부품 모듈
US14/268,970 US20150136451A1 (en) 2013-11-20 2014-05-02 Electronic component module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130141682A KR20150057838A (ko) 2013-11-20 2013-11-20 전자 부품 모듈

Publications (1)

Publication Number Publication Date
KR20150057838A true KR20150057838A (ko) 2015-05-28

Family

ID=53172139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130141682A KR20150057838A (ko) 2013-11-20 2013-11-20 전자 부품 모듈

Country Status (2)

Country Link
US (1) US20150136451A1 (ko)
KR (1) KR20150057838A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755994B2 (en) * 2018-10-29 2020-08-25 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
ATE210895T1 (de) * 1995-03-20 2001-12-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
US6188027B1 (en) * 1999-06-30 2001-02-13 International Business Machines Corporation Protection of a plated through hole from chemical attack
US6479136B1 (en) * 1999-09-06 2002-11-12 Suzuki Sogyo Co., Ltd. Substrate of circuit board
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법

Also Published As

Publication number Publication date
US20150136451A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
US7261596B2 (en) Shielded semiconductor device
US8115283B1 (en) Reversible top/bottom MEMS package
KR102059814B1 (ko) 안테나 모듈
EP1965615A1 (en) Module having built-in component and method for fabricating such module
CN111867249A (zh) 印刷电路板组件
KR20110105364A (ko) 패키지 적층체를 구비한 직접회로 패키지 시스템 및 그 제조 방법
JP2007318076A (ja) Ｓｉｐモジュール
KR101965039B1 (ko) 성형 화합물을 갖는 집적 회로 어셈블리
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR101831680B1 (ko) 통합 디바이스 패키지, 와이어-투-다이 커넥터, 및 이들과 관련된 장치
KR20130034310A (ko) 인쇄회로기판 어셈블리
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
US20150115443A1 (en) Semiconductor package
US20180130757A1 (en) Folding thin systems
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
KR101286571B1 (ko) 반도체 패키지 제조방법 및 반도체 패키지
KR20150057838A (ko) 전자 부품 모듈
US10219380B2 (en) Electronic device module and manufacturing method thereof
US11640952B2 (en) Electronic component embedded substrate
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR100809254B1 (ko) 칩 스케일의 sip 모듈.
US20210057397A1 (en) Electrodeless passive embedded substrate
KR20080068299A (ko) 반도체 모듈 및 그 제조방법
KR20130062967A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid