DE69710248T2 - Bondverfahren für integrierte Schaltung - Google Patents

Bondverfahren für integrierte Schaltung

Info

Publication number
DE69710248T2
DE69710248T2 DE69710248T DE69710248T DE69710248T2 DE 69710248 T2 DE69710248 T2 DE 69710248T2 DE 69710248 T DE69710248 T DE 69710248T DE 69710248 T DE69710248 T DE 69710248T DE 69710248 T2 DE69710248 T2 DE 69710248T2
Authority
DE
Germany
Prior art keywords
chip
substrate
low profile
opening
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69710248T
Other languages
English (en)
Other versions
DE69710248D1 (de
Inventor
Yinon Degani
Lawrence Arnold Greenberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Application granted granted Critical
Publication of DE69710248D1 publication Critical patent/DE69710248D1/de
Publication of DE69710248T2 publication Critical patent/DE69710248T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

    Gebiet der Erfindung
  • Die Erfindung betrifft das Bonden von integrierten Schaltungen auf Substrate.
    • Hintergrund der Erfindung
  • Neue Bondmethoden haben hochdichte Verbindungen in und zwischen integrierten Schaltungen und anderen Einrichtungen in elektronischen Anlagen gesorgt. Diese Methoden beinhalten das Zusammenbauen von Mehrchip-Modulen, die mehrere nicht gehäuste Chips einer integrierten Schaltung (IC) enthalten können, die auf einem einzigen Substrat gelagert sind. Eine Methode zum Zusammenbauen von ungehäusten IC-Chips in einem Mehrchip-Modul oder anderen Schaltungsanordnungen ist das Flipchip-Bonden.
  • Flipchip-Bonden wird dadurch erreicht, daß man ein IC-Chip mit einem Umriß oder einem Flächenbereich von mit Lot benetzbaren Kontaktflecken bereitstellt, bei denen es sich um Signal-Eingangs/Ausgangs-Anschlüsse handelt, während auf einem Substrat ein passendes Feld von mit Lot benetzbaren Kontaktflächen bereitgestellt wird. Vor dem Zusammenbau auf dem Substrat werden entweder der Chip, das Substrat oder beide typischerweise einem Verarbeitungsschritt unterzogen, bei dem an jedem Kontaktflecken des IC-Chips und/oder des Substrats ein Lotklümpchen aufgebracht wird. Dann wird der IC-Chip ausgerichtet derart auf dem Substrat orientiert, daß die Lotklümpchen mit dem zugehörigen benetzbaren Flecken fluchten, oder derart, daß Lotklümpchen an dem IC-Chip und dem Substrat miteinander fluchten. Verbindungs-Bondstellen werden dann gleichzeitig dadurch hergestellt, daß die Lotklümpchen auf eine Fließtemperatur erhitzt werden, bei der das Lot fließt und eine elektrisch leitende Verbindung entsteht. Ein solches Verfahren ist beschrieben in R. R. Tummula und E. J. Rymaszewski, Microelectronics Packaging Handbook, Seiten 366-391 (Van Nostrand Reinhold, New York, NY, 1989), hier durch Bezugnahme inkorporiert.
  • Typischerweise liegt der IC-Chip in der resultierenden Struktur nicht bündig an dem Substrat an, sondern ist von dem Substrat abgehoben, entsprechend der Höhe der entstandenen Anschlußbondstellen, die typischerweise etwa 50 um bis 100 um beträgt. Demzufolge existiert zwischen dem IC-Chip und dem Substrat eine entsprechende Niederprofillücke. Nach dem Reflow-Verfahren können Flußrückstände in dieser entstandenen Niederprofillücke verbleiben, ebenso wie zwischen den entstandenen Anschlußbondstellen. Werden sie nicht beseitigt, können die Flußrückstände möglicherweise die elektrische Leistungsfähigkeit beeinträchtigen und die Ausbildung einer Epoxyunterfüllung behindern, wie es im Folgenden beschreiben wird. Allerdings behindern die entsprechenden Niederprofilöffnungen, die zwischen den Rändern des IC-Chips und dem Substrat entstanden sind, den Fluß eines Reinigungsfluidstroms in diese Niederprofillücke. Im Ergebnis läßt sich die Beseitigung von Flußrückständen derzeit nur schwierig bewerkstelligen.
  • Weiterhin kann das Bonden eines IC-Chips an ein Substrat bei verschiedenen Wärmeausdehnungskoeffizienten deshalb problematisch sein, weil Differenzen in der Wärmeausdehnung von Chip und Substrat bei erhöhten Temperaturen möglicherweise Scher-Kräfte an den Anschlußbondstellen hervorrufen, welche diese zerstören. Typischerweise wird in die Niederprofillücke zwischen dem IC-Chip und dem Substrat eine Epoxyunterfüllung geringer Elastizität eingebracht, um derartige Scher-Kräfte zu verringern. Aufgrund der entsprechenden Niederprofilrand-Öffnungen, die in die Lücke münden, ist es allerdings gleichermaßen schwierig, Epoxymaterial zur Bildung der Unterfüllung in die Niederprofillücke fließen zu lassen.
  • Herkömmliche Verfahren zum Ausbilden der Epoxyunterfüllung sind mühsam und zeitraubend und stellen ein Nadelöhr in der Massenfertigung zahlreicher Komponenten-Anordnungen dar. Darüber hinaus führen derartige Verfahren häufig zu Lufttaschen in dem Epoxy innerhalb der Niederprofillücke, welche dadurch zustande kommen, daß sich die Luft verlagert, wenn das Epoxymaterial in die Lücke fließt. Solche Lufttaschen neigen zur Ausdehnung, wenn die Anordnung erhöhten Temperaturen ausgesetzt ist, wodurch eine Trennkraft zwischen dem IC-Chip und dem Substrat entsteht, welche die Zwischenverbindungen möglicherweise zerstört.
  • Ein bekanntes Verfahren zur Ausbildung der Unterfüllung, welches die Wahrscheinlichkeit für die Entstehung und Lufttaschen reduziert, besteht darin, sukzessive Kügelchen aus Epoxymaterial mit Hilfe einer Injektionsspritze um den Rand einer oder zweier nicht paralleler Seiten des IC-Chips zu plazieren, damit durch Kapillarwirkung das Epoxymaterial unter den Chip gezogen wird. Die Struktur wird während dieses Stadiums üblicherweise auf 70º bis 100ºC erhitzt, um die Viskosität des Unterfüllungsmaterials zu verringern und die Kapillarströmung zu erleichtern. Nachdem diese Lücke vollständig gefüllt ist, wird um den Umfang des Chips herum eine Abschlußgrenze aus Epoxymaterial gebildet, welche die gleiche Höhe hat wie der IC-Chip, typischerweise in der Größenordnung von 0,38 mm bis 0,76 mm. Häufig wird die Anordnung auf eine Temperatur zwischen 70ºC und 90ºC erwärmt, um die Viskosität des Epoxymaterials zu senken und die Ausbildungszeit für die Unterfüllung zu verkürzen. Selbst mit einer derartigen Erwärmung jedoch erfordert jedes Aufbringen eines Expoxykügelchens etwa zwei Minuten für IC- Chips mit Abmessungen in der Größenordnung von 1,5 cm mal 1,5 cm. Darüber hinaus erfordern derartige IC-Chips bis zu sechs Epoxykügelchen-Anwendungen oder etwa 12 Minuten, um die Lücke zwischen Chip und Substrat vollständig auszufüllen. Diese Arbeitszeiten sind ungeeignet für die Massenfertigung von Komponentenanordnungen.
  • Das US-Patent 5 218 234 diskutiert ein Verfahren zum Fertigen einer elektrischen Anordnung mit einer Polymer-Unterfüllung. Das US-Patent 4 143 456 diskutiert ein Verfahren zum Anbringen einer Schutzabdeckung an einem Halbleiterbauelement. Außerdem diskutiert der Artikel "Encapsulation Schemes for C4-Bonded Tab Packages", IBM Technical Disclosure Bulletin, Vol. 33, Nr. 10B, Seiten 205-207 vom März 1991 ein Verfahren zur Schaffung einer Einkapselung von auf Chipträgern gebondeten Chips. "Power and Encapsulant Supply From a Through Hole in a Card" IBM Technical Disclosure Bulletin, Vol. 36, Nr. 11, Seite 59, vom November 1993 diskutiert eine Verfahren zum Schaffen einer Einkapselung für einen auf einer Karte gehaltertes Chip. Patent Abstracts of Japan, Vol. 10, Nr. 367 (E-462), 9. Dezember 1986 & JP 61-161743 A diskutiert ein Verfahren zum Schaffen eines Vergußmaterials für eine Halterungsstruktur einer integrierten Schaltung.
  • Es besteht folglich Bedarf an einer verbesserten Bondmethode, die relativ schnelle und effiziente Verfahren zum Beseitigen von Flußrückständen wie zur Bildung von Unterfüllungen ermöglicht.
    • Offenbarung der Erfindung
  • Ein Verfahren zum Bonden eines Chips einer integrierten Schaltung an ein Substrat ist im Anspruch 1 angegeben.
  • Eine neue und nicht naheliegende Methode, die es ermöglicht, ausreichende Mengen von Flußreinigungsfluiden und Unterfüllungsmaterial in das offene, relativ niedrige Profil der Lücke zwischen einem gebondeten IC-Chip und einem Substrat, beispielsweise einer gedruckten Schaltungsplatine, fließen zu lassen, besteht darin, mindestens eine Öffnung in dem Substrat unterhalb des IC-Chips vorzusehen. Die Verwendung einer derartigen Öffnung ermöglicht z. B., daß ein Flußreinigungsfluid durch die Öffnung in die Lücke zwischen dem IC-Chip und dem Substrat fließt, beispielsweise unter Druck oder durch Schwerkraft, um durch Öffnungen zwischen den zustandegekommenen Anschlußbondstellen mit einem ausreichend großen Strömungsdurchsatz auszutreten, und Flußrückstände in angemessenem Umfang zu beseitigen. In einer alternativen Ausgestaltung strömt das Reinigungsfluid in die Niederprofillücke bei einem ausreichenden Durchsatz durch die Öffnungen zwischen den zustandegekommenen Anschlußbondstellen, um durch die Öffnung hindurch auszutreten. Derartige Reinigungsverfahren sind relativ schnell und billig, und sie schaffen eine ausreichende Exposition der Oberflächen innerhalb der Lücke für Reinigungsfluid, um Flußrückstände in angemessenem Umfang zu beseitigen. Das Reinigungsverfahren gemäß der Erfindung eignet sich für Niederprofillücken mit einer Höhe von bis zu 150 um. Außerdem ist dieses Reinigungsverfahren für die Lückenhöhen von 100 um oder weniger äußerst gut geeignet, noch mehr geeignet ist es für Lückenhöhen von 50 um oder darunter.
  • Die Öffnung bildet auch eine Entweichungsmöglichkeit für Lufttaschen, wenn Material wie z. B. Expoxymaterial in die Lücke zwischen dem IC-Chip und der Substratoberfläche zur Schaffung einer Unterfüllung eingebracht wird. Bei einer Ausführungsform wird eine relativ dicke Kugel aus Epoxymaterial, größenordnungsmäßig in der Dicke des IC-Chips, auf der Substratoberfläche um die Ränder des IC-Chips herum aufgebracht, anschließend wird mit Hilfe der Kapillarwirkung das Epoxymaterial in die Niederprofillücke eingezogen. Es ist möglich, das Epoxymaterial bei Zimmertemperatur aufzutragen und die Struktur dann zu erwärmen, um das Fließen des Unterfüllungsmaterials zu erleichtern. Weiterhin ist es möglich, in vorteilhafter Weise diese Erhitzung für mehrere derartige Strukturen gleichzeitig während eines Unterfüllungs-Aushärtungs-Prozesses durchzuführen. Bei einer weiteren Ausführungsform ist es für die kommerzielle Produktion zahlreicher Komponentenanordnungen geeignet, das Epoxymaterial durch Schablonendruck auf die Umgebung der IC-Chips aufzubringen und dann wieder mit Hilfe kapillarischer Wirkung das Epoxymaterial in die Niederprofillücke einzuziehen. Wie bei dem zuvor beschriebenen Ausführungsbeispiel entweicht durch das in die Niederprofillücke eintretende Epoxymaterial verdrängte Luft durch die Öffnung hindurch.
  • Außerdem lassen sich diese Verfahren vorteilhaft dazu einsetzen, in einem einzigen Arbeitsschritt die Unterfüllung und die zugehörige Umgebungs-Epoxymaterialgrenze zu schaffen. Man kann eine relative Druckdifferenz in der Umgebung oberhalb und unterhalb des Substrats dazu nutzen, das Epoxymaterial erfindungsgemäß in die Niederprofillücke einzudrücken oder einzuziehen. Man kann auch das Epoxymaterial durch die Öffnung in die Lücke hineinpumpen.
  • Die Erfindung eignet sich besonders gut für Bond-Anwendungen, bei denen die entstandene Niederprofillücke eine Höhe hat, die den Materialfluß in die Lücke hinein behindert. Beispielhafte Lücken-Höhen sind 300 um oder weniger, die typischerweise derartige Einflüsse auf Flußgeschwindigkeiten von Unterfüllungsmaterialien haben.
  • Dementsprechend bietet die in dem Substrat unterhalb des IC-Chips befindliche Öffnung gemäß der erfindungsgemäßen Bondtechnik zahlreiche Vorteile bei der Überwindung der schwierigen Probleme bei dem Beseitigen von Flußrückständen und/oder bei der Erzeugung einer Epoxymaterial-Unterfüllung, wie sie bei herkömmlichen Bondverfahren angetroffen werden. Die Erfindung hat einen zusätzlichen Nutzen dadurch, daß sie das Koppeln einer Wärmesenke mit dem IC-Chip durch die Öffnung hindurch ermöglicht, um dabei eine Niederprofil-Anordnung zu bilden.
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Bonden eines IC- Chips auf einem Substrat geschaffen, umfassend:
  • Schaffen mindestens einer Öffnung in einer Hauptfläche des Substrats; Bonden mindestens zweier Kontaktflecken des IC-Chips an passende Kontaktflecken auf der Hauptfläche des Substrats, um entsprechende elektrische Zwischenverbindungen zu schaffen, wobei die integrierte Schaltung eine Fläche des Substrats abdeckt, welche die mindestens eine Öffnung enthält, wobei der Bond- Schritt eine Niederprofillücke zwischen dem IC-Chip und dem Substrat bildet; Durchleiten von Reinigungsfluid durch die Niederprofillücke, wobei das Reinigungsfluid in die Niederprofillücke oder aus ihr über die mindestens eine Öffnung eintritt bzw. austritt zwecks Beseitigung zumindest eines Teils unerwünschten Materials aus der Niederprofillücke; und
  • Bilden einer Materialunterfüllung in der Niederprofillücke zwischen dem Substrat und dem IC-Chip wobei zumindest eine von den Öffnungen und Zwischenräumen zwischen den elektrischen Zwischenverbindungen eine Entweichungsmöglichkeit für Luft bildet, die aus der Niederprofillücke von dem Unterfüllungsmaterial während der Materialbildung verdrängt wird.
  • Das Material wird in die Öffnungen bis zu mindestens einer Höhe eingebracht, die der Oberseite des Chips entspricht. Das aus den Schablonenöffnungen herausgelangende überschüssige Material wird durch Abquetschen einer Oberseite der Schablone vor der Entfernung der Schablone beseitigt. Die Schablonenöffnung hat die Größe des Chips kombiniert mit einer angestrebten Dicke einer Materialgrenze, welche die Seitenränder des Chips umgibt. Das Material ist ein thixotropes Epoxymaterial auf Kieselerdebasis und wird vorzugsweise in der Lücke durch die Öffnung hindurch eingebracht.
  • Der Schritt des Bondens bildet die Niederprofillücke mit einer Höhe von etwa bis zu 150 um oder bildet die Niederprofillücke mit einer Höhe von etwa 100 um oder weniger, oder bildet die Niederprofillücke mit einer Höhe von etwa 50 um oder weniger. Das Fluid ist ein Flußrückstands-Reinigungsfluid und wird vorzugsweise hauptsächlich durch Schwerkraft in die Niederprofillücke eingeleitet, vorzugsweise durch die Öffnung hindurch. Auf einer Hauptsubstratfläche gegenüber der Hauptsubstratfläche sind Begrenzungswände vorgesehen. Das Einbringen von Reinigungsflüssigkeit geschieht in einen Hohlraum, der durch die Begrenzungswände und die gegenüberliegende Hauptsubstratoberfläche gebildet wird; das Ableiten des Reinigungsfluids erfolgt über die Öffnung in die Lücke hinein.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung ergeben sich deutlich aus der nachfolgenden detaillierten Beschreibung und den begleitenden Zeichnungen.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 zeigt eine perspektivische Ansicht einer Anordnung aus einem Chip einer integrierten Schaltung (IC-Chip) und einem Substrat gemäß der Erfindung vor dem Bonden;
  • Fig. 2 veranschaulicht eine Querschnittansicht einer beispielhaften Komponentenanordnung mit dem IC-Chip und Substrat gemäß Fig. 1 in miteinander durch Bonden verbundenem Zustand;
  • Fig. 3A und 3B zeigen Darstellungen der Anordnung der Fig. 1 in beispielhaften Anordnungen zum Beseitigen von Flußrückständen aus dem Bereich zwischen dem IC-Chip und dem Substrat gemäß der Erfindung;
  • Fig. 4A und 4B sowie 5A und 5B zeigen Darstellungen der Anordnung nach Fig. 2 in beispielhaften Anordnungen zur Ausbildung einer Unterfüllung zwischen dem IC-Chip und dem Substrat gemäß der Erfindung.
    • Detaillierte Beschreibung
  • Die Erfindung basiert auf der Erkenntnis, daß beim Bonden eines Chips einer integrierten Schaltung (IC-Chip) die Schwierigkeiten beim Fließenlassen von Reinigungsfluid und Unterfüllungsmaterial in die Niederprofillücke zwischen dem ungehäusten IC-Chip und einem Substrat, beispielsweise einer herkömmlichen Schaltungsplatine, dadurch überwunden werden können, daß man mindestens eine Öffnung in dem Substrat unterhalb der Lücke vorsieht. Der Begriff "Niederprofillücke" bedeutet hier eine Lücke zwischen einem IC-Chip und einem Substrat mit einer Höhe, die - ohne die erfindungsgemäße Öffnung - den Fluß von Material durch die Lücke verhindern würde. Die erfindungsgemäße Öffnung erleichtert die Verwendung billiger, relativ rascher und effizienter Methoden zum Fließen-Lassen des Reinigungsfluids und des Unterfüllungsmaterials in die Niederprofillücke. Insbesondere schafft die Öffnung einen Eingang oder Ausgang für das Reinigungsfluid ebenso wie ein Mittel, mit dessen Hilfe Lufttaschen während der Bildung einer Unterfüllung entweichen.
  • Das erfindungsgemäße Reinigungsverfahren ist einsetzbar bei Niederprofillücken mit einer Höhe bis hin zu einer 50 um. Außerdem ist dieses Reinigungsverfahren äußerst wünschenswert für Lücken-Höhen von 100 um oder darunter, sogar noch wünschenswerter bei Lücken-Höhen von 50 um oder darunter.
  • Darüber hinaus ermöglicht die Erfindung das vorteilhafte Fließen von Unterfüllungsmaterialien, beispielsweise Epoxymaterial, in Niederprofillücken mit Höhen von beispielsweise 300 um oder darunter, die typischerweise den Fluß derartiger Materialien ohne Vorhandensein einer Öffnung behindern würden. Allerdings ist die Öffnung auch brauchbar bei Niederprofillücken von größeren Höhen, um ähnliche Vorteile zu erlangen.
  • Beschrieben und dargestellt wird die Erfindung in den Figur anhand beispielhafter Methoden zur Restmaterialbeseitigung und Bildung von Epoxy-Unterfüllungen. Allerdings dienen diese Ausführungsbeispiele lediglich zu Anschauungszwecken und stellen keine Beschränkung der Erfindung dar. Die Substratöffnung gemäß der Erfindung gestattet auch die Realisierung von vorteilhaften Methoden zum Fließen-Lassen verschiedener anderer Reinigungsfluide sowie zur Bildung anderer Unterfüllungsmaterialien oder zum Einleiten jeglichen schwächer viskosen Materials in die Niederprofillücke bei geringem Kostenaufwand.
  • Fig. 1 zeigt eine beispielhafte erfindungsgemäße Anordnung von einem ungehäusten IC-Chip 1, welches mit einem Teil eines beispielhaften Substrats 10 durch Bonden zu verbinden ist, beispielsweise mit Hilfe der Flipchip-Bondtechnik. Das spezielle für das Substrat 10 verwendete Material ist für die Ausführung der Erfindung nicht kritisch und kann z. B. Schaltungsplatinen aus herkömmlichem Glasfasermaterial oder verstärktem Epoxyharz enthalten. In ähnlicher Weise ist der speziehe erfindungsgemäß verwendete Typ des IC-Chips 1 nicht kritisch und kann integrierte Schaltungen wie auf Silicium oder GaAs basierende Schaltungen umfassen. Solche Chips haben Abmessungen beispielsweise im Bereich von etwa 0,4 cm · 0,4 cm bis 1,5 cm · 0,4 cm bis 1,5 cm · 1,5 cm und eine Dicke im Bereich von 0,30 mm bis 0,80 mm.
  • Auf einer Hauptfläche 15 des Substrats 10 sind mit Lot benetzbare Kontaktflecken 20 niedergeschlagen, sie passen zu einem komplementären Umfangs-Feld von mit Lot benetzbaren Kontaktflecken 100, die gemäß Fig. 2 auf dem IC-Chip 1 ausgebildet sind. Die Kontaktflecken 20 ermöglichen eine Signalübertragung zwischen dem IC-Chip 1 und anderen elektrischen Komponenten, die mit dem Substrat 10 verbunden sind. Erfindungsgemäß ist eine Öffnung 30 in dem Substrat 10 innerhalb eines Grundrisses 40 ausgebildet, auf dem der IC-Chip 1 zu montieren ist, wie aus Fig. 1 hervorgeht. Eine einzelne Öffnung 30 ist hier zur vereinfachten Darstellung gezeigt, allerdings können innerhalb des Umrißbereichs 40 erfindungsgemäß mehrere Öffnungen verwendet werden.
  • Die Form der Öffnung 30 ist nicht besonders kritisch für die Erfindung, und zusätzlich zu der dargestellten Kreisform kann z. B. eine dreieckige, eine rechteckige, eine ovale ebenso wie andere mehrseitige Formen verwendet werden. Beschränkungen hinsichtlich der Größe der Öffnung 30 werden unten in Verbindung mit den Fig. 3A und 4A beschrieben. Wenngleich ein Umfangsfeld von Kontaktflecken 20 und 100 in den Fig. 1 und 2 dargestellt ist, so ist doch leicht zu sehen, daß auch ein flächiges Feld von Kontaktflecken an dem IC-Chip 1 und dem Substrat 10 erfindungsgemäß verwendet werden kann. Die Öffnung 30 sollte von den Kontaktflecken 20 ausreichend weit beabstandet sein, um nicht mit der Bildung der Anschlußbondstellen zwischen dem IC-Chip 1 und dem Substrat 10 zu kollidieren.
  • In Fig. 2 sind Anschluß-Bondstellen 110 zwischen den Kontaktflecken 100 des IC- Chips 1 und dazu passenden Kontaktflecken 20 an dem Substrat 10 so ausgebildet, daß eine Komponentenanordnung 130 gebildet ist. Die Anschluß-Bondstelle 110 an der von dem IC-Chip 1 entfernten Seite der Komponentenanordnung 130 in Fig. 4 bei Sicht auf die Zeichnung sind zur einfacheren Darstellung nicht gezeigt. Außerdem sind in Fig. 2 die Kontaktflecken 20 und 100 so dargestellt, daß sie sich auf den jeweiligen Oberflächen des Substrats 10 und des IC-Chips 1 erstrecken, um die Darstellung zu verdeutlichen, allerdings sollte gesehen werden, daß diese Kontaktflecken auch mit den Oberflächen bündig oder in diese eingelassen sein können.
  • Das spezielle Bondverfahren zum Bilden der Anschluß-Bondstellen 110 ist zur Ausführung der Erfindung nicht kritisch und kann ein herkömmliches Schablonendrucken von Lötpaste und das Reflow-Verfahren beinhalten. Insbesondere können Lotverbindungen in der Weise hergestellt werden, daß Lötpaste auf jede Kontaktstelle 100 des Substrats 10 durch Schablonendruck aufgebracht wird. Dann wird der IC-Chip 1 auf dem Substrat 10 derart orientiert und ausgerichtet, daß die gedruckte Lötpaste mit den zugehörigen benetzbaren Flecken 20 ausgerichtet ist. Die Lötverbindungen oder Anschluß-Bondstellen 110 werden dann hergestellt, indem die Lotkügelchen auf eine Fließtemperatur erhitzt werden, bei der das Lot flüssig wird und eine elektrisch leitende Verbindung entsteht. Solche Reflow-Verfahren sind allgemein in größerer Einzelheit in dem bereits erwähnten Microelectronics Packaging Handbook beschrieben. Weitere Flipchip-Bondverfahren, die im Rahmen der Erfindung eingesetzt werden können, beinhalten solche, die in den US-Patenten 5 211 764 und 5 385 290 der Anmelderin beschrieben sind, hier durch Bezugnahme inkorporiert.
  • Man kann die Verbindungsstellen 110 so ausbilden, daß sie eine Höhe etwa im Bereich von 25 um bis 300 um haben. In ähnlicher Weise wird eine entsprechende Niederprofillücke 140 in dem Raum zwischen dem IC-Chip und der Substratoberfläche 15 mit einer entsprechenden Höhe im ungefähren Bereich von 25 um bis 300 um gebildet. Die Öffnung 30 erleichtert den Einsatz billiger und effizienter Verfahren zum Einbringen von Flußreinigungsfluid in diese Niederprofillücke 140, wie in den Fig. 3A und 3B gezeigt ist. Außerdem erleichtert die Öffnung 30 den Einsatz billiger, relativ schneller und effizienter Methoden zur Schaffung von Unterfüllungs-Epoxymaterial innerhalb der Niederprofillücke, wie dies in den Fig. 4A und 4B sowie 5A und 5B gezeigt ist. Die Öffnung 10 ist besonders nützlich in solchen Fällen, in denen die Lücke 140 eine Höhe von etwa 100 um oder darunter hat.
  • Die in Fig. 2 gezeigte Komponentenanordnung 130 ist in Fig. 3A in einer Flußrückstands-Reinigungsanordnung 200 dargestellt. In Fig. 3A sind auf der Substratoberfläche 15 Zwischenbehälterwände 210 dargestellt, welche den IC-Chip 1 umgeben. Die Behälterwände 210 und die Oberfläche 15 bilden eine Ausnehmung 220 oberhalb des IC-Chips 1. Zwischen den Behälterwänden 210 und der Oberfläche 15 sollte eine ausreichend gute Dichtung geschaffen werden, damit ein Reinigungsfluid 230 in dem Hohlraum 220 im wesentlichen durch die Trennungsbereiche zwischen den Anschluß-Bondstellen 110 in die Niederprofillücke 140 strömt oder fließt und durch die Öffnung 30 austritt, wie durch die Flußlinien 240 angedeutet ist. Auf diese Weise werden Flußmittelrückstände und anderes unerwünschtes Material, das in jenen Lücken nach dem Reflow-Verfahren verbleibt, entfernt.
  • Das spezielle verwendete Flußreinigungsfluid ist bei der Ausführungsform der Erfindung nicht kritisch und sollte von dem bei dem Lötverfahren eingesetzten Flußmittel abhängen. Wird z. B. ein mit Wasser reinigbares Flußmittel verwendet, so z. B. AMTECH WS 485, so können die entsprechenden Reinigungsfluide Wasser sein oder auf Wasserbasis hergestellt sein. Es besteht ebenfalls die Möglichkeit, Reinigungsfluide auf Terpentinbasis oder damit verwandte Mittel zu verwenden, falls Flußmittel auf Kolophonium-Basis bei der Bildung der Anschluß-Bondstellen 110 verwendet wurde, so z. B. AMTECH NC 557.
  • Die Größe der Öffnung 30 sollte ausrechend sein, um eine adäquate Strömugsgeschwindigkeit des Reinigungsfluids 230 durch die Trennstellen zwischen den Verbindungen 110 und der Lücke 104 zu ermöglichen, damit die Flußmittelrückstände beseitigt werden. Beispielhafte Öffnungsgrößen können in etwa in dem Bereich von 1% bis 20% der IC-Chip-Grundrißfläche 40 gemäß Fig. 1 liegen, wenn zur Erzielung einer Fließgeschwindigkeit von der Schwerkraft Gebrauch gemacht wird.
  • Allerdings ist es alternativ möglich, eine kleiner Öffnung 30 zu verwenden, wenn das Fluid 230 zwangsweise durch die Lücken gedrängt wird, indem oberhalb des Fluids, beispielsweise mit Hilfe eines herkömmlichen Kolbens ein erhöhter Druck erzeugt wird, oder wenn unterhalb der Öffnung 30 eine Niederdruckumgebung erzeugt wird. Wenngleich die Behälterwände 210 so dargestellt sind, daß sie ein einzelnes IC-Chip, d. h. das IC-Chip 1 umgeben, so ist doch leicht zu sehen, daß ein Substratflächenbereich, welcher mehrere Chips integrierter Schaltungen mit Öffnungen unter ihnen gleichzeitig erfindungsgemäß dadurch gereinigt werden können, daß derartige Wände um die eine Gruppe bildenden mehreren Chips herum angeordnet werden.
  • Eine zu der Anordnung nach Fig. 3A alternative Reinigungsanordnung 250 ist in fig. 3B gezeigt, wodurch Behälterwände 260 und eine der Oberfläche 15 abgewandte Substrathauptfläche 255 ein Hohlraum gebildet ist. Bei dieser Konfiguration läßt sich Fluid zwangsweise durch Schwerkraft oder durch Druck über die Öffnung 30 in die Lücke 140 und dann durch den Trennungsbereich zwischen den Anschluß-Bondstellen 110 treiben, wie dies durch Flußlinien 270 angedeutet ist. Ein Vorteil dieser Anordnung 250 besteht darin, daß die Wahrscheinlichkeit dafür, daß Flußmittelrückstände oder anderes unerwünschtes Material im Umfangsbereich des IC-Chips 1 sich bei dem Reinigungsvorgang in der Niederprofillücke verkeilt, wesentlich geringer wird.
  • Nach der Beseitigung der Flußrückstände und von Fremdmaterialien ist es häufig von Vorteil, eine Unterfüllung 300 aus schwach elastischem Material, beispielsweise einem Epoxymaterial, in der Niederprofillücke 140 zu bilden, wie dies in Fig. 4A gezeigt ist. Erstrebenswert ist es, daß die Unterfüllung 300 eine Grenze 310 in einem die Anschlußverbindungen 110 enthaltenden Bereich aufweist. Die Grenze 310 sollte sich von der Substratoberfläche 15 auf ein Niveau oberhalb der Anschluß-Verbindungsstellen 110 erstrecken, um Scherkräfte weiter zu verringern, die ansonsten mindestens eine der Anschluß-Bondstellen 110 zum Brechen bringen würde. Weitere Verringerungen von Scherkräften können dadurch erzielt werden, daß größere Grenzen 310 verwendet werden, die sich zu höheren Stellen an den Seiten 320 des IC-Chips erstrecken. Alternativ ist es allerdings möglich, eine Unterfüllung 300 ohne eine umfassende Grenze gemäß der Erfindung zu bilden, obschon dies weniger Schutz für die Anschluß-Bondstellen 110 gegen Scherkräfte bietet.
  • Eine beispielhafte Anordnung zur Bildung der Epoxyunterfüllung 300 für die Komponentenanordnung der Fig. 4A ist in Fig. 4B gezeigt. In Fig. 4B ist ein Klümpchen 400 aus Epoxymaterial auf der Substratoberfläche 15 um einen Umfang des IC- Chips 1 herum angeordnet. Ein beispielshaftes Verfahren zur Bildung des Wulstes 400 besteht darin, diesen durch Auftragen oder durch Schablonendruck aufzubringen. Anschließend wird unter Zuhilfenahme kapillarischer Wirkung das Epoxymaterial 300 in die Niederprofillücke 140 gezogen, um die in Fig. 4A dargestellte fertige Komponentenanordnung zu erzeugen. Nach dem Füllen der Niederprofillücke 140 mit dem Epoxymaterial wird das Epoxy ausgehärtet, beispielsweise dadurch, daß es erhöhten Temperaturen oder Ultraviolettlicht ausgesetzt wird, um eine vernetzte Unterfüllung geringer Elastizität zu erhalten.
  • Unerwünschte Lufttaschen, die die Neigung haben, sich in der Niederprofillücke herkömmlicher Systeme auszubilden, da von dem Epoxymaterial bei dessen Einziehen in die Lücke verdrängte Luft keine Möglichkeit zum Entweichen hat, können nun durch die erfindungsgemäße Öffnung 30 hindurch entweichen. Dementsprechend sollte die Öffnung 30 ausreichend groß sein, damit solche Lufttaschen entweichen können. Auf diese Weise verringert die Erfindung wesentlich die Wahrscheinlichkeit dafür, daß sich in der Unterfüllung 300 Lufttaschen bilden, wie in Fig. 4A gezeigt ist. Man kann die erhaltene Epoxyunterfüllung so gestalten, daß sie sich in die Öffnung 30 hinein erstreckt, ohne daß dies irgendwelche abträglichen Einflüsse auf die Anordnung hat.
  • Das spezielle hier verwendete schwach elastische Material sollte so ausgewählt sein, daß es Scherkräfte verringert, die ansonsten von den Verbindungs-Bondstellen ausgeübt werden als Ergebnis beispielsweise unterschiedlicher Wärmeausdehnungsgeschwindigkeiten des Substrats 10 und des IC-Chips 1, allerdings ist das Material ansonsten für die Ausführung der Erfindung unkritisch. Ein geeignetes beispielhaftes schwach elastisches Epoxymaterial ist das von der Firma Dextor Corporation, Olean, N. Y. gefertigte Hysol-Typ-Epoxymaterial.
  • Die Menge des für den Wulst 400 verwendeten Materials sollte die Entstehung der Unterfüllung 30 in der Niederprofillücke 140 sowie der gewünschten Umrandung 310 ermöglichen. Beispielsweise kann ein Epoxymaterialwulst 400 mit einer Dicke in der Größenordnung der Dicke des IC-Chips 1, beispielsweise im Bereich von 0,30 mm bis 0,80 mm zur Ausbildung der Unterfüllung 300 mit der Grenze 310 für ein IC-Chip 1 mit Abmessungen im Bereich von 0,4 cm · 0,4 cm bis 1,5 cm · 1,5 cm und einer Niederprofillücke mit einer Höhe im ungefähren Bereich von 50 um bis 150 um verwendet werden. Die ausgebildete Grenze bei einer solchen Komponentenanordnung sollte sich im wesentlichen zu Stellen an den Seiten 320 des IC- Chips in der Nähe der Oberseite 325 erstrecken.
  • Es besteht die Möglichkeit, daß Kapillarwirkung, welche das Epoxymaterial 400 in die Niederprofillücke 140 zieht, praktisch bei Raumtemperatur gegeben ist. Eine Verringerung der Zeit zur Bildung der Unterfüllung 300 läßt sich allerdings dadurch erreichen, daß man die Anordnung erhöhten Temperaturen aussetzt, um die Viskosität des Epoxymaterials zu senken und seine Strömungsgeschwindigkeit zu steigern. Außerdem besteht die Möglichkeit, die gesamte Herstellungszeit für die Komponentenanordnung dadurch zu senken, daß man den Schritt der Ausbildung der Unterfüllung mit einem Aushärtungsschritt zur Bildung der Anordnung 130 nach Fig. 4A kombiniert.
  • Ein beispielhafter Aushärteprozeß beinhaltet, eine gelötete Flipchip-Anordnung für eine Zeitspanne einer erhöhten Temperatur auszusitzen, die das Aushärten des Epoxymaterials unterhalb des IC-Chips ermöglicht, so daß eine vernetzte Unterfüllung geringer Elastizität entsteht. Durch Anordnen des Wulstes 400 vor dem Wärme-Aushärtungsschritt senkt die bei Wärme stattfindende Aushärtung die Viskosität des Epoxymaterial, so daß dieses rascher in die Niederprofillücke fließen kann. Nachdem die Lücke 140 mit dem Epoxymaterial gefüllt ist, wird die Anordnung für eine spezielle Zeit auf eine spezielle Temperatur erhöht, um die angestrebte Vernetzung des Unterfüllungs-Epoxymaterials zu erreichen. Ein beispielhafter kombinierter Wärmeaushärtungs- und Unterfüllungsprozeß beinhaltet, daß die Anordnung einer Temperatur im ungefähren Bereich von 140ºC bis 160ºC während einer Zeitspanne im ungefähren Bereich von 0,2 bis 3,0 Stunden ausgesetzt wird. Der zuvor beschriebene Aushärteprozeß soll lediglich anschaulich sein und keineswegs die Erfindung beschränken. Andere Aushärtungsprozesse können im Rahmen dar Erfindung eingesetzt werden, so z. B. das Aushärten durch Bestrahlung mit ultraviolettem Licht.
  • Eine alternative, beispielhafte Anordnung zum Ausbilden einer Epoxy-Unterfüllung ist in Fig. 5A und 5B dargestellt, sie macht Gebrauch vom Schablonendruck des Epoxymaterials. Diese Ausführungsform ist besonders geeignet bei der kommerziellen Produktion von Komponentenanordnungen. In Fig. 5A wird ein Schablone 500 auf die Substratoberfläche 15 gebracht, wobei Schablonenöffnungen 510 oberhalb des IC-Chips 1 liegen. Die Öffnung 510 der Schablone sollten zumindest die Größe der IC-Chips 1 haben. Außerdem sollte die Schablone 500 eine Dicke haben, die mindestens der Höhe der Niederprofillücke 140 entspricht.
  • Nachdem die Schablone 500 über die Anordnung gelegt ist, wird ein Material wie z. B. thixotropes Epoxymaterial auf Kieselerdebasis, 520, über die Schablone 500 aufgetragen. Eine ausreichende Menge Epoxymaterial 502 auf der Schablone fließt in die Öffnungen 510 bis zu einer Höhe von beispielsweise der Niederprofillücke 140. Man kann mit Hilfe von Kapillarwirkung das Epoxymaterial 520 an den Öffnungen 510 durch die Zwischenräume zwischen den Anschluß-Bondstellen 110 in die offenen Niederprofillücken 140 der einzelnen IC-Chips 1 fließen. In im wesentlichen ähnlicher Weise zu der Anordnung nach den Fig. 4A und 4B wird das Epoxymaterial in die Niederprofillücke 140 gemäß fig. 5A gezogen, und die entsprechend verdrängte Luft kann durch die Öffnung 30 entweichen, anstatt unerwünschte Lufttaschen zu bilden. In ähnlicher Weise ist es möglich, daß sich die Epoxy-Unterfüllung in die Öffnung 30 hinein erstreckt, ohne daß dies irgendwelche abträglichen Einflüsse auf die Anordnung hätte. Eine entsprechende fertige Anordnung ist in Fig. 5B mit fertiger Unterfüllung 600 und Begrenzung 610 dargestellt.
  • Auf Fig. 5A bezugnehmend, sollten die Öffnungen 510 in der Schablone 500 eine Öffnungsfläche aufweisen, die einen Außenumriß der gewünschten umfassenden Epoxybegrenzung 610 gemäß Fig. 5B definiert. Zur einfachen Montage ist es von Vorteil, eine Schablone 500 mit einer Dicke zu verwenden, die im wesentlichen der Höhe der gewünschten Begrenzung in Bezug auf die Substratoberfläche 15 entspricht, wie dies in Fig. 5A gezeigt ist. Auf diese Weise brauchte die aufzubringende Menge Epoxymaterial nicht exakt bemessen zu sein. Eine ausreichende Menge Epoxymaterial 510 muß lediglich in die Schablonenöffnungen 510 eingebracht werden. Allerdings kann auch eine größere Menge Epoxymaterial 520 aufgebracht werden, so daß das Material die Schablone 500 bedeckt, wie in Fig. 5A gezeigt ist. Dann kann mit einem Quetschroller jegliches überschüssige Epoxymaterial 520 abgestreift werden, welches sich aus den Öffnungen 510 heraus erstreckt. Anschließend wird die Schablone 500 entfernt, so daß die Epoxymaterialbegrenzung 610 stehenbleibt, welche die IC-Chips 1 mit einer Höhe umfaßt, die im wesentlichen der Dicke der Schablone 500 gleicht, wie in Fig. 5B zu sehen ist.
  • Ein derartiges Verfahren erleichtert die Ausbildung von IC-Chip-Unterfüllungen für eine relativ große Anzahl von Anordnungen bei geringen Kosten. Alternativ ist es jedoch möglich, im Rahmen der Erfindung Epoxy in jede Schablonenöffnung 510 bis zu der gewünschten Begrenzungshöhe unterhalb der Dicke der Schablone einzubringen. Eine solche Methode kann ohne nachfolgenden Quetschrollschritt durchgeführt werden.
  • Bei jeder der Epoxybildungs-Methode nach den Fig. 4A und 4B sowie 5A und 5B wie bei anderen Ausführungsformen besteht die Möglichkeit, die Komponentenanordnung einer Umgebung mit einem Überdruck oberhalb des IC-Chips 1 relativ zu einem Druck unterhalb der Substratoberfläche 225, die der Hauptfläche 15 abgewandt ist, auszusetzen, um das Epoxymaterial 520 durch die Öffnungen 30 in die Niederprofillücken 140 zu drücken oder zu ziehen. Bei einer anderen Ausführungsform kann das Epoxymaterial durch die Öffnungen 30 in die Lücke 140 gepumpt werden. Die Erfindung hat den zusätzlichen Vorteil, daß das Ankoppeln einer Wärmesenke an die IC-Chips 1 durch die Öffnungen 30 möglich ist, um in einer Niederprofilanordnung eine Wärmeableitung zu erhalten.

Claims (10)

1. Verfahren zum Bonden eines Chips (1) einer integrierten Schaltung (im Folgenden: IC-Chip) auf ein Substrat (10), umfassend:
Schaffen mindestens einer Öffnung (30) in einer Hauptfläche (15) des Substrats (10);
Bonden mindestens zweier Kontaktflecken (100) des IC-Chips (1) an passende Kontaktflecken (20) auf der Hauptfläche (15) des Substrats (10), um entsprechende elektrische Zwischenverbindungen (110) zu schaffen, wobei die integrierte Schaltung (1) eine Fläche des Substrats (10) abdeckt, welche die mindestens eine Öffnung (30) enthält, wobei der Bond-Schritt eine Niederprofillücke (120) zwischen dem IC-Chip (1) und dem Substrat (10) bildet;
Durchleiten von Reinigungsfluid (230) durch die Niederprofillücke (140), wobei das Reinigungsfluid (230) in die Niederprofillücke (140) oder aus ihr über die mindestens eine Öffnung (30) eintritt bzw. austritt zwecks Beseitigung zumindest eines Teils unerwünschten Materials aus der Niederprofillücke (140); und Bilden einer Materialunterfüllung (300) in der Niederprofillücke (140) zwischen dem Substrat (10) und dem IC-Chip (1) wobei zumindest eine von den Öffnungen (30) und Zwischenräumen zwischen den elektrischen Zwischenverbindungen (110) eine Entweichungsmöglichkeit für Luft bildet, die aus der Niederprofillücke (140) von dem Unterfüllungsmaterial (300) verdrängt wird.
2. Verfahren nach Anspruch 1, bei dem die Niederprofillücke (140), die während des Bond-Schritts gebildet wird, eine Höhe von weniger als etwa 300 um aufweist.
3. Verfahren nach Anspruch 1, bei dem der Schritt des Bildens einer Unterfüllung die Bildung einer Materialgrenze (310) auf dem Substrat (10) beinhaltet, welche die Seitenränder des IC-Chips (1) umgibt.
4. Verfahren nach Anspruch 1, bei dem das in der Niederprofillücke (140) gebildete Unterfüllungsmaterial (300) ein Epoxymaterial ist.
5. Verfahren nach Anspruch 1, bei dem der Schritt zum bilden der Unterfüllung die Bildung eines Materialkügelchens (400) auf dem Substrat (10) benachbart zu mindestens einer Seitenkante des IC-Chips (1) enthält, wobei Kapillarwirkung das Material in die Niederprofillücke (140) zieht, und wobei Luft durch die Öffnung (30) entweichen kann.
6. Verfahren nach Anspruch 5, bei dem das Materialkügelchen (400) die Kanten des IC-Chips (1) im wesentlichen umgibt.
7. Verfahren nach Anspruch 5, bei dem das Materialkügelchen (400); das während des Bildens der Unterfüllung entsteht, eine Dicke hat, die im wesentlichen zwischen der Höhe der Niederprofillücke (140) und der Höhe der Oberseite des IC-Chips (1) liegt.
8. Verfahren nach Anspruch 5, weiterhin umfassend den Schritt des Erhitzens des Materialkügelchens (400) auf eine Temperatur, die ausreicht, um die Viskosität des Materials zu senken.
9. Verfahren nach Anspruch 5, weiterhin umfassend den Schritt des Erzeugens eines Umgebungsdrucks, der oberhalb der Hauptfläche (15) des Substrats (10) größer ist als ein Umgebungsdruck unterhalb einer der Hauptfläche (15) abgewandten und der Öffnung (30) nahe gelegenen Substratfläche.
10. Verfahren nach Anspruch 1, bei dem der Schritt der Materialbildung beinhaltet:
Bereitstellen einer Schablone (500) auf der Hauptfläche (15) des Substrats (10), wobei die Schablone (500) eine Öffnung (510) mit einer Form enthält, die zumindest die Größe des IC-Chips (1) aufweist;
Niederschlagen des Unterfüllungsmaterials (300) in der Öffnung (510), damit das Material in die Niederprofillücke (140) fließen kann; und
Entfernen der Schablone (500) von der Hauptfläche (15) des Substrats (10).
DE69710248T 1996-05-01 1997-04-22 Bondverfahren für integrierte Schaltung Expired - Fee Related DE69710248T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US64158596A 1996-05-01 1996-05-01

Publications (2)

Publication Number Publication Date
DE69710248D1 DE69710248D1 (de) 2002-03-21
DE69710248T2 true DE69710248T2 (de) 2002-08-14

Family

ID=24572998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69710248T Expired - Fee Related DE69710248T2 (de) 1996-05-01 1997-04-22 Bondverfahren für integrierte Schaltung

Country Status (7)

Country Link
US (1) US6074897A (de)
EP (1) EP0805486B1 (de)
JP (1) JP3215651B2 (de)
KR (1) KR970077381A (de)
CA (1) CA2198305A1 (de)
DE (1) DE69710248T2 (de)
TW (1) TW415057B (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6057178A (en) 1997-09-26 2000-05-02 Siemens Aktiengesellschaft Method of padding an electronic component, mounted on a flat substrate, with a liquid filler
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6549105B2 (en) 1998-06-02 2003-04-15 Matsushita Electric Industrial Co., Ltd. Millimeter wave module and radio apparatus
JP3331967B2 (ja) 1998-06-02 2002-10-07 松下電器産業株式会社 ミリ波モジュール
US6778041B2 (en) * 1998-06-02 2004-08-17 Matsushita Electric Industrial Co., Ltd. Millimeter wave module and radio apparatus
US6490166B1 (en) 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
JP2001044137A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 電子装置及びその製造方法
US6395097B1 (en) * 1999-12-16 2002-05-28 Lsi Logic Corporation Method and apparatus for cleaning and removing flux from an electronic component package
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP2004103996A (ja) 2002-09-12 2004-04-02 Nec Semiconductors Kyushu Ltd フリップチップｂｇａ型半導体装置
FR2856517B1 (fr) * 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
KR100541395B1 (ko) * 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
US7124931B2 (en) * 2003-11-18 2006-10-24 Intel Corporation Via heat sink material
US6979600B2 (en) * 2004-01-06 2005-12-27 Intel Corporation Apparatus and methods for an underfilled integrated circuit package
US7407085B2 (en) * 2004-09-22 2008-08-05 Intel Corporation Apparatus and method for attaching a semiconductor die to a heat spreader
US7220622B2 (en) * 2004-09-22 2007-05-22 Intel Corporation Method for attaching a semiconductor die to a substrate and heat spreader
US20060099736A1 (en) * 2004-11-09 2006-05-11 Nagar Mohan R Flip chip underfilling
US20060225851A1 (en) * 2005-04-06 2006-10-12 Hsien-Hsin Chiu Chip washing apparatus
US20060234427A1 (en) * 2005-04-19 2006-10-19 Odegard Charles A Underfill dispense at substrate aperture
WO2007015683A1 (en) * 2005-08-04 2007-02-08 Infineon Technologies Ag An integrated circuit package and a method for forming an integrated circuit package
KR100749624B1 (ko) * 2005-12-28 2007-08-14 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
US7592702B2 (en) * 2006-07-31 2009-09-22 Intel Corporation Via heat sink material
JP2009164431A (ja) * 2008-01-08 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置の製造方法、半導体装置の洗浄方法および洗浄装置
TW201207961A (en) * 2010-08-04 2012-02-16 Global Unichip Corp Semiconductor package device using underfill material and packaging method thereof
US9390945B2 (en) * 2012-05-08 2016-07-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing underfill material with uniform flow rate
KR101211167B1 (ko) * 2012-05-17 2012-12-11 (주)드림텍 잔류용제 배출부를 갖는 기판 및 표면실장 패키지
US9184067B1 (en) 2013-09-27 2015-11-10 Stats Chippac Ltd. Methods of mitigating defects for semiconductor packages
US9917068B2 (en) * 2014-03-14 2018-03-13 Taiwan Semiconductor Manufacturing Company Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
KR102437774B1 (ko) * 2015-11-17 2022-08-30 삼성전자주식회사 인쇄 회로 기판
CN113065416B (zh) * 2021-03-16 2024-07-05 深圳供电局有限公司 集成于变电站视频监控装置的渗漏监测装置及方法、介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
US4320047A (en) * 1980-11-13 1982-03-16 The B. F. Goodrich Company Curable thixotropic epoxy/amine terminated liquid polymer compositions
JPS61161743A (ja) * 1985-01-11 1986-07-22 Seiko Epson Corp Ｉｃ実装構造
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5211764A (en) * 1992-11-10 1993-05-18 At&T Bell Laboratories Solder paste and method of using the same
JP2962385B2 (ja) * 1993-01-07 1999-10-12 松下電子工業株式会社 半導体装置の製造方法
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5385290A (en) * 1993-11-24 1995-01-31 At&T Corp. Soldering material and procedure
US5534078A (en) * 1994-01-27 1996-07-09 Breunsbach; Rex Method for cleaning electronic assemblies
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5855821A (en) * 1995-12-22 1999-01-05 Johnson Matthey, Inc. Materials for semiconductor device assemblies

Also Published As

Publication number Publication date
CA2198305A1 (en) 1997-11-02
JPH1041350A (ja) 1998-02-13
KR970077381A (ko) 1997-12-12
TW415057B (en) 2000-12-11
EP0805486A1 (de) 1997-11-05
JP3215651B2 (ja) 2001-10-09
US6074897A (en) 2000-06-13
EP0805486B1 (de) 2002-02-06
DE69710248D1 (de) 2002-03-21

Similar Documents

Publication Publication Date Title
DE69710248T2 (de) Bondverfahren für integrierte Schaltung
DE69432968T2 (de) Gehäuse für elektronische Bauelemente
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE102010016696B4 (de) Halbleiter-Bauelement
DE69318219T2 (de) Integrierte Schaltungspackung aus einem Kunststoff mit integraler Wärmesenke
DE102009027292A1 (de) Inverterleistungsmodul mit verteilter Stütze zur direkten Substratkühlung
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE69518935T2 (de) Halbleiterpackung
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE4410029A1 (de) Mittels einer Feder vorgespannte Wärmesenkenanordnung für eine Mehrzahl von integrierten Schaltungen auf einem Substrat
DE102012110982A1 (de) Integrierte thermische Lösungen zur Verpackung integrierter Schaltkreise
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
EP2962799A1 (de) Halbleitermodul mit Ultraschall geschweißten Anschlüssen
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE102014218389B4 (de) Halbleitermodul
DE102013103351B4 (de) Elektronikmodul

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee