CN109863595A - 用于电子部件、尤其是用于半导体芯片的壳体 - Google Patents

用于电子部件、尤其是用于半导体芯片的壳体 Download PDF

Info

Publication number
CN109863595A
CN109863595A CN201780061669.3A CN201780061669A CN109863595A CN 109863595 A CN109863595 A CN 109863595A CN 201780061669 A CN201780061669 A CN 201780061669A CN 109863595 A CN109863595 A CN 109863595A
Authority
CN
China
Prior art keywords
shell
cover
electronic component
carrier body
conductor path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780061669.3A
Other languages
English (en)
Other versions
CN109863595B (zh
Inventor
D·库尔策亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Baishi Electronics (germany) Co Ltd
Original Assignee
Baishi Electronics (germany) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102016011934.9A external-priority patent/DE102016011934A1/de
Priority claimed from DE202016006195.0U external-priority patent/DE202016006195U1/de
Application filed by Baishi Electronics (germany) Co Ltd filed Critical Baishi Electronics (germany) Co Ltd
Publication of CN109863595A publication Critical patent/CN109863595A/zh
Application granted granted Critical
Publication of CN109863595B publication Critical patent/CN109863595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Casings For Electric Apparatus (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Telephone Set Structure (AREA)

Abstract

本发明涉及用于容纳电子模块(100，100a‑100e)的电子部件(B)的壳体，其中壳体(1)包括底部(10)和盖部(20)，其中底部(10)和盖部(20)通过铰接构件(30)连接到彼此，并且壳体(1)的所述底部(10)和盖部(20)能够借助于铰接构件(30)折叠在一起。根据本发明，在壳体(1)中布置有具有导体路径(5；5a；5b；5c)的至少一个引线框架(4)，其中引线框架(4)的至少一个导体路径(5)布置在壳体(1)的底部(10)中，并且至少一个另外的导体路径(5a；5b；5c)布置在壳体(1)的盖部(20)中，其中所述至少一个另外的导体路径(5a；5b；5c)从壳体(1)的底部(10)开始经由铰接构件(30)延伸到壳体(1)的盖部(20)。

Description

用于电子部件、尤其是用于半导体芯片的壳体
技术领域
本发明涉及一种用于容纳电子模块的电子部件的壳体，其中壳体具有底部和盖部，其中底部和盖部通过铰接构件连接，并且壳体的底部和盖部可以通过铰接构件折叠在彼此上，本发明涉及这种电子模块以及制造用于电子模块的壳体的方法。
背景技术
这种电子模块通常通过所谓的裸芯片安装来制造，这意味着未被安放的电子部件，特别是未被安放的半导体芯片，被直接安装在载体上，特别是安装在刚性电路板或柔性载体膜上。这种方法的主要优点是制造成本低，这在电子模块的大规模生产中尤为有利。这种未封装芯片安装(通常称为板载芯片技术(COB))还具有以下优点：与安装之前已经被安放的电子模块相比，未被安放的电子模块需要更小的空间，使得可以实现电子模块在载体上的更高部件密度。特别地，当在恶劣环境中使用如此制造的电子模块时，必须封装未被安放的电子部件。因此，已知的方法是封装裸芯片，特别是通过热固性塑料来封装裸芯片，从而提供保护帽或施加覆盖整个电子模块的保护层。
上述方法的缺点在于，即便不是不可能，电子部件或安装在电子模块的载体上的电子部件的这种封装也使得更换有缺陷的电子部件变得困难并因此使得维修电子模块变得困难。此外，也难以或甚至不可能执行电子模块的后续特殊应用修改。
这种封装的另外的缺点是它仅用于屏蔽电子模块中包含的部件免受环境影响。已知的壳体没有其他功能。这在部件密度方面尤为不利：如前所述，这种封装的电子部件安装在载体上，在该载体上仅存在有限的空间。由于如上所述封装的电子部件比裸芯片需要更多的空间，当使用如前所述设计的壳体时，电子模块的载体上的部件密度降低。因此，即使在电子部件容纳在壳体中的情况下，也存在增加部件密度的需要，这是为了更好地利用壳体在电子模块的载体上占据的空间。
从DE 692 09 772 T2中已知一种前述类型的壳体。该文献描述了一种用于在功能单元周围形成壳体的配置，例如，在半导体元件周围、在基于半导体的元件、传感器元件、微致动构件或由一个或多个集成电路和其他电子部件构成的电子电路周围，其中壳体包括两个壳体部分，所述两个壳体部分形成至少一个封闭腔，所述封闭腔完全或至少部分地包围上述功能单元。提供金属部件，所述金属部件穿过壳体的壁并形成至由壳体包围的功能单元的导线连接。腔被密封并填充有电绝缘流体。壳体设置成由热塑性模制部件制成并且围绕腔的壁的至少一部分被制成屈曲的，以便吸收电绝缘流体的膨胀力。根据该壳体的示例性实施例，壳体设置成由底部件和盖部件形成，所述底部件和盖部件通过铰接件连接至彼此。在底部件中设置有用于接触容纳在壳体中的功能装置的导线连接。上述两个部件通过粘合剂或通过焊接紧固至彼此，并且液体或凝胶物质形式的电绝缘流体通过填充孔被引入由此形成的壳体的腔中。
US 5,041,696 A描述了一种用于电子部件的壳体，该壳体具有杯形底部和盖部，其中这两个部分通过铰接元件连接到彼此。为了封闭壳体，将盖部折叠到底部上并与其密封连接。
发明内容
因此，本发明的目的是提供一种用于电子模块的壳体，其允许改善利用根据本发明的壳体所占据的空间，并且允许简单且因此成本有效地封装电子部件。
通过本发明实现该目的：包括导体路径的至少一个引线框架布置在壳体中，其中，引线框架的至少一个导体路径设置在壳体的底部中，并且至少一个另外的导体路径设置在壳体的盖部中，并且至少一个另外的导体路径从壳体的底部开始穿过铰接构件延伸到壳体的盖部。
根据本发明的电子模块的特征在于，它使用根据本发明的前述壳体来封装其一个或多个电子部件。
本发明的用于制造电子模块的壳体的方法在于：为了制造壳体，使用载体本体，所述载体本体包括第一部分和第二部分，以及优选地包括布置在所述第一部分和第二部分之间的第三部分，其中，载体本体优选地至少在所述第三部分中形成为柔性的，引线框架布置在所述载体本体上，并且优选地在载体本体和布置在其上的引线框架上方布置有盖本体，所述盖本体包括第一部分和第二部分，以及优选地包括设置在所述第一部分和第二部分之间的柔性的第三部分。
通过本发明的措施，以有利的方式提供了壳体，该壳体允许以简单的方式封装电子模块的电子部件。本发明有利地提供了：壳体的底部和/或盖部可以被功能化，在底部和/或盖部中设置诸如天线、显示器等等的次电子部件。因为根据本发明在本发明的壳体中设置有引线框架，该引线框架具有设置在壳体的底部中的至少一个导体路径和设置在壳体的盖部中的至少一个另外的导体路径，其中至少一个导体路径从壳体的底部开始经由铰接构件延伸到壳体的盖部，所以使得主电子部件和上述次电子部件中的一个或多个之间的导电连接成为可能。这种措施具有的优点是，由此可以以有利的方式增加设置在根据本发明的壳体中的电子部件和/或使用该壳体的电子模块的功能。
本发明的另外一有利的发展在于：壳体具有至少一个载体本体，所述载体本体的第一部分形成壳体的底部，而其第二部分形成壳体的盖部，其中优选地设置成，在载体本体的上方布置有盖本体，所述盖本体的第一部分和第二部分分别布置在所述载体本体的第一部分和第二部分上方。这种措施具有使壳体的制造特别简单的优点。
本发明的另外一有利的发展在于：载体本体以及优选地盖本体包括布置在相应的第一部分和第二部分之间的柔性的中央部分，所述中央部分与从壳体的底部延伸到盖部的引线框架的导体路径一起形成铰接构件。
本发明的另外一有利的发展在于：铰接构件由引线框架的导体路径形成。这种措施具有使壳体的制造特别简单的优点。
本发明的另外一有利的发展在于：本发明的壳体的底部和/或盖部包括至少一个接触开口，容纳在壳体中的电子部件可以通过该接触开口电接触。这种措施具有以下优点：通过这种方式，电子模块可以一个在另一个之上地布置或彼此相邻地布置。特别地，使用本发明的电子壳体堆叠多个电子模块具有以下优点：通过这种方式，可以在载体上、特别是在印刷电路板上实现更高的部件密度。
根据本发明的电子模块的特征在于，壳体的底部和/或盖部被功能化，一个或多个次电子部件布置在底部和/或盖部中。
本发明的其它有利的发展在于从属权利要求的主题。
附图说明
本发明进一步的细节和优点公开在示例性实施例中，下文参照附图对其进行描述，其中：
图1a和1b是用于容纳电子部件的壳体的第一示例性实施例的两个透视图，未示出电子部件；
图2a和2b显示了图1a和1b的第一示例性实施例以及容纳在壳体中的电子部件；
图3a-3c是处于非折叠状态的壳体的第一示例性实施例的平面图、侧视图和仰视图；
图4a-4d是处于折叠状态的平面图、沿着图4a的线A-A的截面图、仰视图和图4b的部分A的放大视图；
图5a-5e是第一示例性实施例的制造过程的示意图；
图6a和6b是壳体的第二示例性实施例的两个透视图，未示出电子部件；
图7a和7b显示了图5a和5b的第二示例性实施例以及插入在壳体中的电子部件；
图8a-8c是处于非折叠状态的壳体的第二示例性实施例的平面图、侧视图和仰视图；
图9a-9d是处于折叠状态的俯视图、沿着图9a的线A-A的截面、俯视图和图9b的部分A的放大视图；
图10a-10e是第二示例性实施例的制造的示意图；
图11a和11b是壳体的第三示例性实施例的两个透视图，未示出电子部件；
图12a和12b显示了图11a和11b的第三示例性实施例以及电子部件；
图13a-13c是处于非折叠状态的壳体的第三示例性实施例的俯视图、侧视图和仰视图；
图14a-14d是处于折叠状态的俯视图、沿图14a的线A-A的截面图、仰视图和图14b的部分A的放大视图；
图15a-15e是第三示例性实施例的制造的示意图；
图16a和16b是壳体的第四示例性实施例的两个透视图，未示出电子部件；
图17a和17b显示了图16a和16b的第四示例性实施例以及电子部件；
图18a-18c是处于非折叠状态的壳体的第四示例性实施例的俯视图、侧视图和仰视图；
图19a-19d是俯视图、沿图19a的线A-A的截面图、仰视图和图19b的部分A的放大视图；
图20a-20e是第四示例性实施例的制造的示意图；
图21a和21b是壳体的第五示例性实施例的两个透视图，未示出电子部件；
图22a和22b显示了图21a和21b的第五示例性实施例以及电子部件；
图23a-23c是处于非折叠状态的壳体的第五示例性实施例的俯视图、侧视图和仰视图；
图24a-24d是俯视图、沿图24a的线A-A的截面图、仰视图和图24b的部分A的放大视图；
图25a-25e是第五示例性实施例的制造的示意图；
图26a和26b是由多个电子模块形成的多重配置的第一示例性实施例；
图27a和27b是由多个电子模块形成的多重配置的第二示例性实施例；
图28a-28d是壳体的第六示例性实施例的透视图，未示出电子部件；
图29a-29c是处于非折叠状态的壳体的第六示例性实施例的俯视图、侧视图和仰视图；
图30a-30d是俯视图、沿图30a的线A-A的截面图、仰视图和图30b的部分A的放大视图。
具体实施方式
在图1a至5e中示意性地示出了整体标记为1的用于电子模块B、尤其是用于半导体芯片(图1a和1b中未示出)的壳体的第一示例性实施例，其中图1a和1b示出处于部分折叠状态但没有电子部件的壳体1的透视图，图2a和2b示出了带有电子部件B的壳体1，图3a示出了展开的壳体1的俯视图，图3b示出了壳体1的侧视图，图3c示出了壳体1的仰视图。图4a示出了处于折叠状态的壳体1的俯视图，图4b示出了沿图4a的线A-A的截面，图4c示出了折叠的壳体1的仰视图，图4d示出了图4b的部分A的放大视图。如果没有相反的指示，则以相同的方式示出了另外的实施例，使得对于这些实施例，不必对各个图中包含的视图进行进一步的详细解释。
壳体1包括底部10和盖部20，所述底部和盖部通过铰接构件30连接。从图1中可以看到，壳体1的底部10优选地包括自由空间2，在所述自由空间中可以容纳电子部件。从图3c和4c中可以清楚地看到，在底部10中设置了多个接触开口12，容纳在壳体1中的电子部件B(参见图2a和2b)可以通过所述多个接触开口从其下接触表面、即从底部10的下侧10a进行电接触。底部10包括多个连接开口22，所述连接开口允许通过键合线(bond wire)B'连接插入在壳体1中的电子部件B。对于本领域技术人员显然的是，也可以完全或至少部分地由其他连接装置更换键合线B'；例如也可以通过焊接技术连接电子部件B，这里仅提及各种可行连接技术中的一种。由于电子部件B如何通过连接开口22连接并不重要，因此为了简单起见，假定电子部件B如前所述通过键合线B'连接。
引线框架4的导体路径5从连接开口22延伸到接触开口12(参见图5b至5e)，使得借助于导体路径5经由所述导体路径5a通过接触开口12的电接触，可以导电连接，从而引导至容纳在壳体中的电子部件B。壳体1的底部10在其上侧10b上、即在处于其折叠状态中的壳体1的内侧上设置有周向边沿13。盖部20在其下侧20b上、即在壳体1的折叠状态处于其内部的侧上包括对应的周向边沿23，所述周向边沿23在壳体1的闭合状态下与底部10的周向边沿13协作：当通过绕铰接构件30折叠盖部20而封闭壳体1时，底部10的周向边沿13和盖部20的周向边沿23彼此接触，由此实现壳体1在其侧部的密封。
下文参照图5a至5e根据壳体1的示例性制造过程描述该壳体1的进一步的细节，特别是结构和功能实施例。上述附图示出了壳体1的层结构，其也可以在图4e中看到，其包括载体本体3(图5d)和盖本体6(图5a)。在壳体1的这两层之间布置有带有导体路径5的引线框架4。在图5a至5e中示意性地示出了由上述部件制造壳体1，这种多层结构的制造本身是已知的，因此不需要详细描述。图5a示出了壳体1的柔性盖本体6的俯视图，优选地，为此使用了柔性箔。在图5a中的所述柔性盖本体6的下部分6a则与载体本体3的对应部分3a一起形成壳体1的底部10，并且在图5a中的上部分6b与载体本体3的一部分3b一起形成壳体的盖部20。连接底部10和盖部20的铰接构件30由载体本体3的中央部分3c和盖本体6的一部分6c形成。从图5a中可以看到，在形成壳体1的底部10的盖本体3的第一部分6a中已经设置了连接开口22，如上所解释的那样，所述连接开口使得容纳在壳体1中的电子部件能够与引线框架4的导体路径5电连接。
如图5b所示，在壳体1的盖本体6上施加引线框架4，特别是通过层叠技术施加，该引线框架仅在该图中示意性地示出。这种程序是已知的，因此不需要详细描述。然后隔离引线框架4的各个区域，以形成导体路径5(参见图5c)。导体路径5从连接开口22(图5b和5c中未示出)引出到接触开口12(参见图5e)并因此引出到容纳在壳体1中的电子部件B，当最终将如所述那样形成的壳体1和电子部件组装成电子模块时，所述电子部件通过适当的连接技术与导体路径5连接。
导体路径5的确切设计和配置取决于特定应用，特别是取决于容纳在壳体1中的部件，并且一般限定为特定应用。这也是已知的，因此不需要描述。
图5d示出了壳体1的柔性载体本体3的俯视图，该柔性载体本体布置成用于在由盖本体6和布置在其上的引线框架4限定的结构上方形成壳体1。又优选的是，通过层叠进行壳体1的载体本体3与盖本体6以及设置在其上的引线框架4的连接。载体本体3的下部分3a位于盖本体6的下部分6a上方，它们一起形成壳体1的底部10，所述底部以两层方式形成。以对应的方式，载体本体3的上部分3b位于盖本体6的上部分6b上方，它们在该实施例中形成双层盖部20。载体本体3的中央部分3c位于盖本体6的中央部分6c上方，它们一起形成壳体1的铰接构件30。
从图5d可以看到，接触开口12设置在载体本体3中，其用于连接容纳在壳体1中的电子部件。在这里描述的实施例中，导体路径5从连接开口22延伸到壳体1的底部10的接触开口12。
图5e示出了如上所述那样形成的壳体1的俯视图，其中以虚线示出位于载体本体3下方的结构。
在随后的工艺步骤中，之前已经提到的壳体1的底部10以及盖部20的周向边沿13和23通过施加形成边沿13和23的结构而形成于在壳体1的折叠状态下位于内部的盖本体6的内表面8b上。优选的是，为了形成边沿13和23，使用了热固性塑料。
然后，为了形成电子模块，将电子部件、尤其是半导体芯片(在此尤其是裸芯片)引入到壳体1的内部，并且其电接头通过适当连接技术与壳体1的对应连接部分连接，即，与引线框架4的导体路径的可通过底本体2的连接开口接近的部分连接。然后，盖部20绕铰接构件30折叠到底部10上，并且壳体的这两个半体被相应地连接和密封。以这种方式形成的电子模块接着可以以简单的方式布置在适当的载体上，特别是布置在刚性的印刷电路板上。
所述的过程具有以下优点：通过这种方式，以简单的方式提供壳体1，所述壳体形成用于未被安放的电子部件、特别是未被安放的半导体芯片(裸芯片)的封装，这可以简单并且因此成本地制造。由于在以后的时间点可以容易地打开壳体1，所以可以容易地更换容纳在壳体1中的电子部件，例如为了维修目的。
所述的设计允许其以有利的方式使用于电子部件的壳体1功能化，其中，优选地在盖部20中集成接触元件和/或有源和/或无源电子部件。如将参考以下实施例描述的那样，以这种方式可以例如使得容纳在壳体1中的电子部件与一个或多个外围设备之间无线通信成为可能，其中，在盖部20中可以集成例如显示元件或控制元件，或者通过设置在盖部20中的接触元件可以实现以这种方式形成的若干电子模块之间的接触。为了将上述部件与容纳在壳体1中的“主”电子部件简单地区分开，在盖部20中设置的上述接触元件、有源和/或无源电子部件也被称为“次电子部件”。
在图6a至10e中，示出了用于电子模块10的壳体1的第二示例性实施例，所述壳体在其基本结构上对应于第一示例性实施例中的壳体。因此，对应的部件/结构设有相同的附图标记并且不再详细描述。图6a和6b示出了处于打开状态的壳体1的第二示例性实施例，图7a和7b示出了所述壳体1以及电子部件B，所述电子部件通过键合线B'进行连接，其中键合线B'被引导通过壳体1的底部10的连接开口22并且与引线框架4的导体路径5的可通过所述连接开口22接近的连接部分相连接，由此形成电子模块10。在这方面，第二实施例的壳体1的结构与第一实施例的结构没有区别。
图8a示出了第二示例性实施例的折叠的壳体1的俯视图，图8b示出了沿图8a的线A-A的截面，图8c示出了壳体1从其接触侧观察的视图，图8d示出了图8b的细节A的放大图。从最后提到的附图中可以再次看到，壳体1的层状设计以及底部10和盖部20的边沿13和23的共同作用。
第一实施例和第二实施例之间的本质区别在于：在盖部20中集成了作为次电子部件的天线A，这允许容纳在壳体1中的电子部件B与外围设备无线通信；和如上所述，布置在底部10中的主电子部件通过引线框架4与布置在盖部20中的次电子部件连接。
现在参照图10a至10e就第二实施例的壳体1的制造描述由壳体1使用所述天线A和“主”电子部件B形成电子模块的操作。图10a再次示出了壳体1的盖本体6，就此而言，第一实施例和第二实施例的制造过程是类似的。图10b示出了盖本体6以及在其上布置的引线框架4，图10c对应于图5c，示出了电隔离的引线框架4。可以再次看到，导体路径5被布置在壳体1的底部10中。
图10b和10a以及图5b和5c的对比表明第二示例性实施例的引线框架4包括导体路径5a，所述导体路径设置在壳体1的盖部20中。导体路径5a用于连接和/或用于形成之前已经提到并在附图中示意性示出的天线A。可以看到，导体路径5a在电子部件B和天线A(即，次电子部件)之间提供了导电连接。引线框架4的导体路径5a从盖部20开始，经由铰接构件30延伸至壳体1的底部10中的引线框架4的导体路径5。因此容纳在壳体1中的部件B与天线A之间可以以简单的方式无线通信。
将图10d和10e所示的载体本体3施加于由盖本体6和具有导体路径5和5a的引线框架4形成的结构的操作对应于第一示例性实施例(图5d和5e)的操作，因此不再需要重新描述这一过程。
图11a至15e示出了用于电子部件B的壳体1的第三示例性实施例，其基本结构对应于第一和第二示例性实施例中的结构，因此对应的部件/结构具有相同的附图标记并且不再详细描述。对应于图6a、6b和图7a、7b，图11a和11b以及图12a和12b分别示出了不带有用于形成电子模块100的容纳在其中的电子部件B的壳体1和带有容纳在其中的电子部件B的壳体1。可以看到，在第三示例性实施例的壳体1的盖部20中，作为次电子部件，接触开口32(正如壳体1的底部10中的接触开口12那样)用于从盖部20的上侧20a建立与容纳在壳体1中的电子部件B的导电接触。图15a所示的壳体1的盖本体6根据第一和第二实施例的盖本体形成。可以看到连接开口22，如在前述示例性实施例那样，通过所述连接开口22，可以借助于键合线B'和引线框架4的导体路径5进行与电子部件B的电接触。图15b和15c再次示出了施加到盖本体6上的引线框架4，其中引线框架4的导体路径5再次如图15c所示已经电隔离。此外，从图15c还可以看到，引线框架4不仅如第一实施例那样在壳体1的底部10的区域中包括导体路径5，而且如第二示例性实施例那样在铰接构件30和盖部20的部分中也设置有导体路径5b。如第二实施例的导电路径5a那样，导体路径5b从盖部20开始，穿过铰接构件30延伸至壳体1的底部10中的引线框架4的导体路径5。它们用于使容纳在壳体1中的电子部件B与对应的接触开口32导电连接，因此导体路径5b从这些接触开口32直接地或通过铰接构件30间接地延伸至电子部件B或者延伸至延伸穿过连接开口22的键合线B'，所述连接开口使电气部件B与引线框架4连接。在这里，引线框架4的设计对应于第二实施例的引线框架，其中设置有导体路径5a，所述导体路径使电子部件B经由铰接构件30与设置在壳体1的盖部20中的天线A相连接，但是条件是第三示例性实施例的导体路径5b延伸到接触开口32，导体路径5b就可以通过这些开口从外部进行电接触。图15d示出了壳体1的载体本体3，其处于盖本体6和引线框架4上方的安装状态中。可以看到，在其上部区域3b中设置有开口，所述上部区域形成处于安装状态中的盖部20，所述开口形成盖部20的上述接触开口32。
图16a、16b至20a-20e示出了用于电子模块100的壳体1的第四示例性实施例，其在基本设计上对应于第三示例性实施例。因此，对应的部件设有相同的附图标记并且不再详细描述。第三和第四示例性实施例之间的本质区别在于：壳体1以及因此由壳体1和电子部件B制成的电子模块100不仅具有上述接触开口32，而且另外还具有显示元件70作为次电子部件，所述显示元件被接收在盖部20的凹部71中。壳体1以及因此电子部件B的制造可以再次从图20a至20e看到并且对应于第三示例性实施例的壳体1的制造，其中，在盖部20中设置有显示元件70并且引线框架4包括导体路径5c，该导体路径从底部10开始并穿过铰接构件30通向次电子部件。
在图21a至25e中，示出了用于电子模块100的壳体1的第五示例性实施例，其基本设计对应于第四示例性实施例的基本设计。因此，对应的部件设有相同的附图标记并且将不再描述。这两个实施例之间的主要区别在于铰接构件30的设计：虽然在第四示例性实施例中设置成，如图19c清楚所示的铰接构件30由载体本体3的中央部分3c、从底部10延伸至盖部20的导体路径5b、5c以及盖本体6的中央部分6c形成，但是在第五示例性实施例的铰接构件30中设置成底部10和盖部20仅经由引线框架4的导体路径5b、5c连接。因此，在壳体1的第五示例性实施例中，省略了载体本体3的中央部分3c和盖本体6的中央部分6c。
将参照图25a至25e描述壳体1的制造。如第四实施例的图20a那样，图25a示出了盖本体6的俯视图；如图20d那样，图25d示出了载体本体3的俯视图。从这些附图可以清楚地看到，载体本体3仅包括形成底部10和盖部20的部分3a和3b，并且盖本体包括对应的区域6a和6b，因此省略了在第四实施例中属于铰接构件30的中央部分3c和6c。如尤其是从图21a和22a可以看到的那样，第五示例性实施例的铰接构件30由引线框架4的导电路径5b、5c形成。
如在前述实施例中那样，引线框架4放置在盖本体6上(图25b)，并且引线框架4的各个区域是隔离的，以便形成导体路径5和5b、5c，所述导体路径从底部10经由铰链元件30延伸至盖部20。与第四示例性实施例中一样，在第五实施例中导体路径5b用于提供容纳在壳体1中的电子部件B与接收在盖部20中的次电子部件中的一个或多个导电连接。还设置另外的导体路径5c，其通向设置在盖部20中的显示元件70。
在这种情况下应该注意，引线框架4的形成铰接构件30的每个导体路径5b、5c不一定必须具有导电功能。也可以的是，根据铰接构件30的功能连接底部10和盖部20的导体路径5b中的一个或多个不用于使盖部20中的次部件与主电子部件B直接或间接地相连接，而是仅用作盖部20和底部10的机械连接。
上述实施例具有的优点是，由所述壳体1安放的电子部件B可以以以多重配置一个在另一个之上地布置，并且可以以总线系统的方式连接至彼此。
图26a、26b和图27a、27b示出了电子部件B的这种堆叠配置的两个实施例，每个电子部件由壳体1安放。在图16a和16b中，示出了由前述制造的五个电子模块100a-100e形成的堆叠配置。这里，作为示例，上述构造的四个电子模块100a-100e堆叠在彼此之上，其中，在该第一实施例中，通过电子模块100a-100e的壳体1的对应引线框架4的导体路径5和5b的直接接触实现所述模块的连接。为此目的，优选的是，各个引线框架4的导体路径5和5b被设计成、尤其是被压花成使得在这些区域中相应的载体本体3和盖本体8分别延伸穿过接触开口12和32，使得通过堆叠，设置在相邻模块的壳体1的底部10中的引线框架4的导体路径5在接触开口32的区域中电接触相应上层模块的导体路径5b，由此建立两个相邻模块之间的导电连接。
通过堆叠适当数量的模块，可以以简单的方式提供多功能组件。作为示例，将提到多功能传感器，其允许例如同时测量加速度、温度和压力。在这种情况下，优选的是，这种多重组件的最下面的模块100a负责这种多重组件和承载该多重组件的导体板之间的连通以及负责供电。位于第一电子模块100a上方的第二电子模块100b用于测量加速度并且包含作为次电子部件的加速度传感器。示例性地，第三电子模块100c用于测量温度并且包含作为次电子部件的温度传感器。以对应的方式，第四电子模块100d用于测量压力并且包含作为次电子部件的压力传感器。例如，最上面的电子模块100e可用于控制布置在其下方的模块100a-100d。
图27a和27b示出了这种多重组件的第二实施例，其中再次提供了五个电子模块100a-100e。多重组件的这两个实施例之间的区别在于，在多重组件的第二实施例中，模块100a-100e非接触地堆叠，而是插入到具有接触元件61的保持件60中，所述接触元件与每个模块的下接触表面22和上接触表面32相接触。
图28a至30d示出了这种电子模块100的第六示例性实施例。模块100的基本设计和制造对应于前五个示例性实施例中的基本设计和制造，由此对应的部件用相同的附图标记表示没有详细描述。第六示例性实施例和上述五个示例性实施例之间的本质区别在于接触开口12、32的设计。虽然在前五个实施例中设置成通过分别设置在壳体1的底部10中和壳体1的盖部20中的接触开口12、20实现容纳在壳体1中的电子部件B的接触，这意味着分别从壳体1的下侧1a和上侧1b接触，但是在第六实施例中设置了侧向接触，即从壳体1的至少一个侧表面1c接触。尤其是从图28b以及从示出了图28b的细节A的图28d可以看到，壳体1的载体本体3和盖本体6具有侧向凹部51，使得在这些部分中引线框架4的对应导体路径5未被载体本体3和盖本体6覆盖，这样引线框架4的导体路径5在这些部分中是可接近的，由此可以实现电接触。在这种情况下，凹部51设置在载体本体3中以及设置在盖本体6中，使得在壳体1的闭合状态下，引线框架4的导体路径5可从侧表面1c接近。
对于本领域技术人员显然的是，载体本体3以及盖本体6不一定必须具有对应的凹部51。如果例如盖本体6没有这样的凹部51，则载本体3的凹部51允许侧向接触，并且反之亦然。
也可以组合上述措施，这意味着在第六实施例中，作为凹部51的补充，在底部10中设置有接触开口12和/或在盖部20中设置有接触开口32。
对于本领域技术人员来说，从前面的描述中显然的是，盖部20当然可以被功能化。关于前五个实施例所作的陈述在此相应地适用。
在上面的描述中，假定了载体本体3和盖本体6(其部分3a、6a和3b、6b分别一起形成底部10和盖部20)由单层形成。同样，这不是必须的。而是，可以以多层方式形成载体本体3和/或盖本体6。
前面的描述还假定了将引线框架4放在载体本体3上。但这也不是必须的。而是，引线框架4可以分别接收在载体本体3和盖本体6中，例如通过模制引线框架4。
此外，也可以省略盖本体6。底部10和盖部20则分别由载体本体3的对应部分3a和3b形成。
此外，可以想到省略中央区域6c，使得铰接构件30仅由载体本体3的中央部分3c形成。相反的变型也是可行的，即铰接构件30仅由盖本体6的柔性部分6c形成。
前面的描述假定了铰接构件30由载体本体3的中央部分3c以及从盖部20延伸到底部10的一个或多个导体路径5a、5b和/或5c形成。但是这不是必须的。可以省略载体本体3的中央部分3c，使得铰接构件30基本上由引线框架4的导体路径5a、5b、5c形成。
对于本领域技术人员来说，从上面的描述显然的是，不一定必须设置边沿13和23。特别是在扁平电子部件B的情况下，可以想到省略这些边沿13、23。为了侧向密封壳体1，优选的是，盖部20和底部10沿其边缘胶合。
前面的描述假定了载体本体3形成为柔性膜。不一定必须将载体本体3连续地形成为柔性膜。至少在其中央部分3c中、即在形成铰接构件30的那个部分中将载体本体3形成为柔性的，使得底部10和盖部20可以绕该铰接构件30折叠到彼此之上就足够了。这同样适用于盖本体6。在此，同样，盖本体在其中央区域6c中是足够柔性的，该中央区域6c与载体本体3的中央部分3c一起形成铰接构件30。
对于本领域技术人员来说，从前面的描述中显然的是，在壳体1中不一定必须设置仅一个主电子部件和/或一个次电子部件。当然，可以在壳体1中设置多个主电子部件和/或次电子部件，然后通过引线框架4的导体路径5、5a、5b、5c连接它们。此外，在壳体1可以存在不与引线框架4连接的电子部件。
当然，所有上述措施都可以相互组合。
总之，应该注意的是，通过所述的措施形成了壳体1，其允许以简单的方式封装电子部件。其具有以下优点：壳体1允许壳体1的盖部20和/或底部10的功能化，使得在盖部20和/或底部10中可以设置诸如天线、传感器、显示元件、接触元件等等的次电子部件，所述次电子部件与容纳在壳体1中的电子部件B协作。通过在壳体1的盖部20中和/或在其至少一个侧表面1c中设置接触表面32，以简单的方式实现了由壳体1和容纳在其中的电子部件制成的多个电子模块100、100a-100e可以一个在另一个之上地堆叠或者可以侧向堆叠，其中特别是，如前所述形成的多个电子模块100、100a-100e的叠置允许在接收多个电子模块100、100a-100e的电子电路板上实现更高的部件密度。

Claims (17)

1.一种用于容纳电子模块(100，100a-100e)的电子部件(B)的壳体，其中，所述壳体(1)包括底部(10)和盖部(20)，其中所述底部(10)和所述盖部(20)通过铰接构件(30)连接，所述壳体(1)的所述底部(10)和所述盖部(20)能够通过所述铰接构件(30)折叠在彼此之上，其特征在于，在所述壳体(1)中布置有至少一个包括导体路径(5；5a；5b；5c)的引线框架(4)，其中，所述引线框架(4)的至少一个导体路径(5)设置在所述壳体(1)的所述底部(10)中，并且至少一个另外的导体路径(5a；5b；5c)设置在所述壳体(1)的所述盖部(20)中，并且其中，所述至少一个另外的导体路径(5a；5b；5c)从所述壳体(1)的所述底部(10)经由所述铰接构件(30)延伸到所述壳体(1)的所述盖部(20)。
2.根据权利要求1所述的壳体，其特征在于，所述壳体(1)包括至少一个载体本体(3)，所述载体本体具有第一部分(3a)和第二部分(3b)，所述第一部分(3a)形成所述壳体(1)的所述底部(10)，所述第二部分(3b)形成所述壳体(1)的所述盖部(20)。
3.根据前述权利要求之一所述的壳体，其特征在于，所述载体本体(3)包括布置在所述第一部分(3a)和所述第二部分(3b)之间的中央部分(3c)，其中所述载体本体(3)至少在它的中央部分(3c)中形成为柔性的。
4.根据前述权利要求之一所述的壳体，其特征在于，在所述载体本体(3)上方布置有盖本体(6)，所述盖本体(6)的第一部分(6a)与所述载体本体(3)的第一部分(3a)一起形成所述壳体(1)的所述底部(10)，所述盖本体(6)的第二部分(6b)与所述载体本体(3)的第二部分(3b)一起形成所述盖部(20)。
5.根据前述权利要求之一所述的壳体，其特征在于，所述盖本体(6)包括布置在所述盖本体的第一部分(6a)和第二部分(6b)之间的中央部分(6c)。
6.根据前述权利要求之一所述的壳体，其特征在于，所述铰接构件(30)包括至少一个导体路径(5a；5b；5c)。
7.根据前述权利要求之一所述的壳体，其特征在于，所述载体本体(3)和所述盖本体(6)中的至少一个形成为多层的。
8.根据前述权利要求之一所述的壳体，其特征在于，所述壳体(1)的所述底部(10)和所述盖部(20)中的至少一个包括至少部分周向的边沿(13；23)。
9.根据前述权利要求之一所述的壳体，其特征在于，所述底部(10)和所述盖部(20)中的至少一个包括至少一个接触开口(12；32)，容纳在所述壳体(1)中的电子部件(B)能够通过所述接触开口进行电接触。
10.根据前述权利要求之一所述的壳体，其特征在于，在所述壳体(1)的所述盖部(20)和所述底部(10)中的至少一个中设置有至少一个次电子部件，尤其是天线(A)、显示元件或传感器。
11.一种电子模块，包括至少一个电子部件(B)，所述电子部件容纳在壳体(1)中，其特征在于，所述壳体(1)形成为根据权利要求1至10之一所述的壳体。
12.根据权利要求11所述的电子模块，其特征在于，所述至少一个主电子部件(B)设置在所述底部(10)和所述盖部(20)中的至少一个中，并且至少一个次电子部件设置在所述盖部(20)和所述底部(10)中的至少一个中，并且所述至少一个主电子部件(B)和所述至少一个次电子部件通过设置在所述壳体(1)中的所述引线框架(4)的导体路径(5；5a；5b；5c)连接。
13.一种用于制造电子模块(100；100a-100e)的壳体(1)的方法，其特征在于，为了制造所述壳体(1)，使用具有第一部分(3a)和第二部分(3b)的载体本体(3)，并且在所述载体本体(3)上或所述载体本体中布置有引线框架(4)。
14.根据权利要求1213所述的方法，其特征在于，所述载体本体(3)包括布置在所述第一部分(3a)和所述第二部分(3b)之间的中央部分(3c)，并且所述载体本体(3)至少在所述中央部分(3c)中设置为柔性的。
15.根据前述权利要求之一所述的方法，其特征在于，在所述载体本体(3)和布置在所述载体本体上或载体本体中的所述引线框架(4)上方设置有盖本体(6)，所述盖本体具有第一部分(6a)和第二部分(6b)，以及优选地具有布置在所述盖本体的第一部分(6a)和第二部分(6b)之间的柔性中央部分(6c)。
16.根据前述权利要求之一所述的方法，其特征在于，在由此制造的壳体(1)的所述底部(10)和所述盖部(20)中的至少一个中施加周向边沿(13，23)。
17.一种用于制造电子模块的方法，其中，为了形成被容纳的电子模块，将电子部件(B)插入到壳体(1)中，其特征在于，使用根据权利要求1至10之一所述的壳体(1)。
CN201780061669.3A 2016-10-06 2017-10-06 用于电子部件、尤其是用于半导体芯片的壳体 Active CN109863595B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102016011934.9A DE102016011934A1 (de) 2016-10-06 2016-10-06 Gehäuse für ein elektronisches Bauteil, insbesondere einen Halbleiter-Chip
DE102016011934.9 2016-10-06
DE202016006195.0 2016-10-06
DE202016006195.0U DE202016006195U1 (de) 2016-10-06 2016-10-06 Gehäuse für ein elektronisches Bauteil, insbesondere einen Halbleiter-Chip
PCT/EP2017/025302 WO2018065121A1 (de) 2016-10-06 2017-10-06 Gehäuse für ein elektronisches bauteil, insbesondere einen halbleiter-chip

Publications (2)

Publication Number Publication Date
CN109863595A true CN109863595A (zh) 2019-06-07
CN109863595B CN109863595B (zh) 2023-07-18

Family

ID=60201497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780061669.3A Active CN109863595B (zh) 2016-10-06 2017-10-06 用于电子部件、尤其是用于半导体芯片的壳体

Country Status (6)

Country Link
US (1) US10903160B2 (zh)
EP (1) EP3523824B1 (zh)
CN (1) CN109863595B (zh)
ES (1) ES2881235T3 (zh)
MX (1) MX2019003941A (zh)
WO (1) WO2018065121A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747695B (zh) * 2020-05-27 2023-02-28 台达电子工业股份有限公司 电子装置及其绝缘片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220736A (ja) * 1990-01-25 1991-09-27 Nec Corp 半導体素子の実装方法
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
CN104867863A (zh) * 2014-02-25 2015-08-26 西门子公司 电子模块的制造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813435A1 (de) 1988-04-21 1989-11-02 Siemens Ag Bauelement in chip-bauweise zum befestigen auf einer schaltplatte, mit einem elektrischen oder elektronischen funktionskoerper
NO911774D0 (no) 1991-05-06 1991-05-06 Sensonor As Anordning ved innkapsling av et funksjonsorgan, samt fremgangsmaate for fremstilling av samme.
DE19800928B4 (de) 1997-10-07 2009-05-07 Pac Tech-Packaging Technologies Gmbh Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
JP3882471B2 (ja) 2000-06-20 2007-02-14 セイコーエプソン株式会社 半導体装置
EP1306900A3 (en) * 2000-12-28 2005-07-06 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
US7358444B2 (en) 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
CN101395715B (zh) 2006-03-07 2010-10-13 日本电气株式会社 电子器件封装、模块以及电子器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220736A (ja) * 1990-01-25 1991-09-27 Nec Corp 半導体素子の実装方法
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
CN104867863A (zh) * 2014-02-25 2015-08-26 西门子公司 电子模块的制造

Also Published As

Publication number Publication date
EP3523824A1 (de) 2019-08-14
ES2881235T3 (es) 2021-11-29
US10903160B2 (en) 2021-01-26
WO2018065121A1 (de) 2018-04-12
WO2018065121A9 (de) 2018-07-19
CN109863595B (zh) 2023-07-18
MX2019003941A (es) 2019-06-10
US20190229041A1 (en) 2019-07-25
EP3523824B1 (de) 2021-05-05

Similar Documents

Publication Publication Date Title
CN104604248B (zh) 具有模制互联器件的mems麦克风封装
CN102685657B (zh) 部件
CN104030233B (zh) 顶部端口微机电系统腔体封装
EP2393307B1 (en) Semiconductor device and microphone
CN102190278B (zh) 半导体装置及传声器
JP4514845B2 (ja) バッテリユニット及びこのバッテリユニットを含む携帯型バッテリ式装置
US8885353B2 (en) Electrical assembly for a motor vehicle, suitable for contacting with a connector
CN104254045A (zh) 用于麦克风组件的预制模及其制造方法
CN101852811B (zh) 传感器模块
CN104063738B (zh) 芯片卡模块装置
CN103999561A (zh) 用于车辆的电子模块
CN110418266A (zh) 微机电麦克风
US9153523B2 (en) ASIC element including a via
CN107207243A (zh) Mems封装件
US20080304241A1 (en) Electronic Device, a Housing Part, and a Method of Manufacturing a Housing Part
CN102158775B (zh) 微机电系统麦克风封装结构及其形成方法
CN102959703B (zh) 用于机动车的封装控制模块
CN109292725A (zh) 传感器器件和用于制造传感器器件的方法
CN101150888B (zh) 微机电麦克风封装结构及其封装方法
CN101150886B (zh) 微机电麦克风的封装结构及封装方法
JP2010507533A (ja) 自動車用制御装置
CN105592393A (zh) 具有合并的导线结合搁架的金属化麦克风盖
CN109863595A (zh) 用于电子部件、尤其是用于半导体芯片的壳体
US9177880B2 (en) Housing for a semiconductor chip and semiconductor chip with a housing
CN105993207A (zh) 用于装配麦克风构件的电路板和具有这种电路板的麦克风模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant