CN104063738B - 芯片卡模块装置 - Google Patents

芯片卡模块装置 Download PDF

Info

Publication number
CN104063738B
CN104063738B CN201410099175.2A CN201410099175A CN104063738B CN 104063738 B CN104063738 B CN 104063738B CN 201410099175 A CN201410099175 A CN 201410099175A CN 104063738 B CN104063738 B CN 104063738B
Authority
CN
China
Prior art keywords
chip card
card module
carrier
antenna
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410099175.2A
Other languages
English (en)
Other versions
CN104063738A (zh
Inventor
F·皮施纳
J·赫格尔
P·舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104063738A publication Critical patent/CN104063738A/zh
Application granted granted Critical
Publication of CN104063738B publication Critical patent/CN104063738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07756—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being non-galvanic, e.g. capacitive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

在不同实施例中提供了一种芯片卡模块装置，其具有：载体，在所述载体中构造凹槽；芯片卡模块，其设置在所述凹槽中；以及芯片卡天线，其中所述芯片卡天线能够与所述芯片卡模块无接触地耦合。

Description

芯片卡模块装置
技术领域
本发明涉及一种芯片卡模块装置。
背景技术
当今大多数芯片卡是与读取器基于接触通信的这样的芯片卡。也就是说，在芯片卡上设有接触区域，其就是至读取器中的相应触点的接口。附加地然而芯片卡也能够设置用于无接触(无线)的通信。为此能够在芯片卡中提供芯片卡天线，从而能够由此并且借助于由读取器产生的磁场无线地实现通信。
不仅芯片卡天线而且容纳芯片卡的电子装置的芯片卡模块能够设置在芯片卡内。那么芯片卡天线大多经由相应的触点与芯片卡模块电气耦合。
在制造所述芯片卡时的弱点是在芯片卡天线与芯片卡模块之间的触点，也就是芯片卡天线导线到芯片卡模块的连接。在常规接触方法、也就是所谓的热压焊接中，借助于压力和温度将天线导线焊接到芯片卡模块。在此使得芯片卡模块经受高热的以及机械的负荷。能够随后例如由于芯片卡模块的浇铸材料体(其覆盖芯片卡模块的表面并且保护芯片)的分层或由于在芯片卡模块上的天线导线的缺乏粘附性产生例如在用户处失灵形式的问题。
发明内容
在不同实施例中提供了一种芯片卡模块装置，其具有：载体，在所述载体中构造凹槽；芯片卡模块，其设置在所述凹槽中；以及芯片卡天线，其中所述芯片卡天线能够与所述芯片卡模块无接触地耦合。
芯片卡模块能够是芯片卡(也称为智能卡)的组成部分，该芯片卡例如是按照芯片卡标准例如芯片卡标准ISO/IEC7810和ISO/IEC7816的芯片卡。
按照不同实施例的芯片卡模块装置的载体能够是芯片卡的核心载体，其承载芯片卡模块。在芯片卡模块装置的载体中嵌入的芯片卡模块能够具有芯片，也就是集成电路，其能够包含逻辑以及存储电路(或模块)并且因此确定芯片卡的功能范围。接线结构在此是用于构件/元件的电气连接架构，所述构件/元件位于在芯片卡模块上(例如线圈或电容)。一般地芯片卡能够基于接触或无接触地与读取装置通信或者被设置为双接口芯片卡，也就是具有不仅用于基于接触而且用于无接触的通信的装置。通常基于接触的芯片卡的芯片卡模块通常与接触区域耦合，该接触区域能够在芯片卡的表面上露出并且由读取装置的触点接触。无接触芯片卡的芯片卡模块能够具有芯片卡模块天线，例如以导体绕组形式的线圈。线圈和芯片在芯片卡模块上的共同设置也称为CoM(模块上线圈)。为了实现在更大距离上的无线通信，其基于相对小的芯片卡模块天线的大小难以实现，能够在芯片卡中提供芯片卡天线，芯片卡模块天线能够感应地耦合到芯片卡天线。
芯片卡天线通常是大型号的导体绕组形式的天线，其能够嵌入地在芯片卡中存在并且能够原理上在芯片卡内在芯片卡的整个范围上延伸。然后，芯片卡天线提供到读取装置的外部无线(也就是无接触)通信接口。在芯片卡天线与设置在芯片卡模块上的芯片卡模块天线相互配合的应用中，芯片卡天线也称为增益天线。能够将双接口芯片卡理解为基于接触和无接触芯片卡的结合，并且双接口芯片卡相应地具有两个通信接口。
通过芯片卡模块天线与芯片卡天线的感应耦合在按照不同实施例的芯片卡模块装置中不存在在芯片卡天线与芯片卡模块之间的易受干扰的接触点的上述问题。换言之，芯片卡天线不再必须与芯片卡模块电耦合，这否则例如可能通过焊接实现。由此，按照不同实施例的芯片卡模块天线——其能够在芯片卡中被提供/层压——能够更好地承受机械应力。通过省略该否则在制造方法中需要的构成接触能够节省工艺步骤并且按照不同实施例的芯片卡模块装置的制造方法能够更低成本地设计。再者能够保护芯片卡模块，因为芯片卡模块不经受上述负荷，这些负荷在通常的接触过程中出现。通过在芯片卡模块与芯片卡天线之间不必须构成导体，芯片卡模块能够在载体的凹槽中以浇铸材料覆盖/浇铸。通过这种方式能够制造一种鲁棒的自身封装的芯片卡模块。附加地那么增益天线的位置如下不依赖于容纳芯片卡模块的载体的位置，即另外的材料层能够构成在这两者之间。
在按照不同实施例的芯片卡模块装置中，芯片卡模块天线能够例如被构造在载体的上表面或下表面上。在这样的实施形式中能够因此节省用于芯片卡天线的附加的承载位置。替代地然而芯片卡天线也能够被构造在芯片卡天线载体层或其他芯片卡材料层上并且通过另外的芯片卡材料层也与载体分离。换言之，载体的位置和芯片卡天线的位置能够相互关联地在通常的芯片卡堆中是任意的，该芯片卡堆构成芯片卡，因为在芯片卡天线与芯片卡模块之间的电连接由于感应耦合不是必要的。换言之，在这种情况下不需要通过其他材料层构成高成本和昂贵的实施，该其他材料将增益天线与载体分离。通过这种方式能够获得在芯片卡天线的位置关于芯片卡模块的位置方面的自由度，从而能够在这两者之间无问题地提供另外的芯片卡材料层。
在不同的实施例中提供了一种芯片卡模块装置，其能够具有：载体，能够在所述载体中构造凹槽；芯片卡模块，其能够设置在所述凹槽中；以及芯片卡天线，其中所述芯片卡天线可与所述芯片卡模块无接触地耦合(能够与之耦合)。
按照芯片卡模块装置的其他实施例，载体能够具有非导电的载体材料。
按照芯片卡模块装置的其他实施例，所述芯片卡模块能够具有芯片卡模块载体以及芯片，该芯片设置在所述芯片卡模块载体的上表面上并且具有集成电路。
按照芯片卡模块装置的其他实施例，所述芯片卡模块还能够具有线圈，其与所述集成电路耦合。
按照芯片卡模块装置的其他实施例，所述线圈的绕组能够构成在所述芯片卡模块载体的上表面上。
按照芯片卡模块装置的其他实施例，所述线圈的绕组能够构成在所述芯片卡模块载体的下表面上，所述下表面与所述上表面相对。
按照芯片卡模块装置的其他实施例，所述线圈的绕组能够构成在所述芯片卡模块载体的不仅上表面上而且下表面上。
按照芯片卡模块装置的其他实施例，所述芯片卡模块能够如此地设置在所述凹槽中，以使得所述芯片卡模块的上表面朝向所述凹槽的底部。
按照芯片卡模块装置的其他实施例，所述芯片卡模块能够如此地设置在所述凹槽中，以使得所述芯片卡模块的下表面朝向所述凹槽的底部。
按照芯片卡模块装置的其他实施例，能够如此地以材料填充所述凹槽，以使得所述载体具有平的上表面。
按照芯片卡模块装置的其他实施例，芯片卡模块能够借助于胶粘剂固定在所述载体的底部上。
按照芯片卡模块装置的其他实施例，所述凹槽的底面能够相应于芯片卡模块的基本面。
按照芯片卡模块装置的其他实施例，所述凹槽的底面能够大于芯片卡模块的基本面。
按照芯片卡模块装置的其他实施例，所述芯片卡天线能够具有绕组，所述绕组构造在所述芯片卡模块装置的表面上。
按照芯片卡模块装置的其他实施例，所述芯片卡天线的绕组能够设置在所述芯片卡模块装置的所述表面上，所述凹槽朝所述表面打开。
按照芯片卡模块装置的其他实施例，所述芯片卡天线的绕组能够设置在所述芯片卡模块装置的所述表面上，所述表面与所述凹槽的开口相对。
按照其他实施例，芯片卡模块装置还能够具有芯片卡天线载体，其中所述芯片卡天线的绕组被构造在所述芯片卡天线载体的表面上。
按照芯片卡模块装置的其他实施例，所述芯片卡天线载体能够被构造在所述载体上。
按照芯片卡模块装置的其他实施例，所述芯片卡天线载体的基本面与所述载体的基本面能够相等。
按照芯片卡模块装置的其他实施例，至少一个材料层能够设置在所述芯片卡天线载体与所述载体之间。
按照芯片卡模块装置的其他实施例，所述芯片卡天线的绕组从所述芯片卡模块装置的中间沿径向朝所述芯片卡模块装置的边缘看去能够在所述芯片卡模块的区域之外延伸。
在不同实施例中提供一种芯片卡，其具有所述芯片卡模块装置。
按照其他实施例，所述芯片卡能够具有接触装置，其提供在所述芯片卡的表面上并且与所述芯片卡模块电气耦合。
按照其他实施例，所述芯片卡能够设置为，借助于所述接触装置与读取装置通信。
按照其他实施例，所述芯片卡能够设置为，借助于所述芯片卡天线与读取装置无接触地通信。
按照其他实施例，所述芯片卡能够设置为双接口芯片卡。
在不同实施例中提供一种用于制造芯片卡模块装置的方法，其中所述方法能够具有：提供载体；在所述载体中构造凹槽；将芯片卡模块设置在所述凹槽中；以及构造芯片卡天线，其与所述芯片卡模块无接触地耦合。
按照所述方法的其他实施例，能够如此地在所述凹槽中设置所述芯片卡模块，以使得所述芯片卡模块的上表面朝向所述凹槽的底部。
按照所述方法的其他实施例，能够如此地在所述凹槽中设置所述芯片卡模块，以使得所述芯片卡模块的下表面朝向所述凹槽的底部。
按照其他实施例，所述方法还能够具有：以材料如此地填充所述凹槽，以使得所述载体具有平的上表面。
按照其他实施例，所述方法能够具有在所述芯片卡模块与所述凹槽的底部之间沉积胶粘剂。
按照所述方法的其他实施例，所述芯片卡天线的绕组能够被构造在所述芯片卡模块装置的表面上。
按照其他实施例，所述方法还能够具有：提供芯片卡天线载体；以及将所述芯片卡天线的绕组设置在所述芯片卡天线载体的表面上。
按照其他实施例，所述方法还能够具有：将所述芯片卡天线载体设置到所述芯片卡模块装置上。
按照其他实施例，所述方法还能够具有：在所述芯片卡天线载体与所述载体之间构造至少一个材料层。
按照所述方法的其他实施例，所述至少一个材料层能够具有与所述载体和/或所述芯片卡天线载体相同的基本面。
在不同实施例中还提供一种用于制造芯片卡的方法，其中所述方法能够具有：提供按照不同实施例的芯片卡模块装置以及在所述芯片卡模块装置之上和/或之下设置至少一个芯片卡层。
按照所述方法的其他实施例，所述至少一个芯片卡层能够具有芯片卡的覆盖层。
按照所述方法的其他实施例，所述至少一个芯片卡层能够具有带有电路的层。
附图说明
本发明的实施例在附图中示出并且在下文中将进一步阐述：
其中：
图1示出了具有芯片卡模块以及所属载体层的通常装置的横截面图；
图2示出了按照不同实施例的芯片卡模块装置的示意结构；
图3A至3G分别示出了芯片卡模块装置的不同实施例的横截面图；
图4示出了芯片卡的实施例的示意结构，所述芯片卡具有按照不同实施例的芯片卡模块装置；
图5A和5B示出了按照不同实施例的芯片卡的结构的横截面图；
图6示出一个流程图，其阐明了一种用于制造按照不同实施例的芯片卡模块装置的示例性的方法；
图7示出一个流程图，其阐明了一种用于制造按照不同实施例的芯片卡的示例性的方法。
具体实施方式
在下文中详细的描述参照所附附图，附图形成这些描述的一部分并且其中为了阐明示出了特定的实施形式，在这些实施形式中能够施加本发明。在这个方面方向术语例如“上”、“下”、“前”、“后”、“前面”、“后面”等等参照所述附图的方向使用。因为实施形式的元件能够以多个不同的方向定位，所以方向术语用于阐明并且绝不限于方式。清楚的是，能够使用其他实施形式并且进行结构或逻辑变化，而不会脱离本发明的保护范围。清楚的是，其中所述的不同的示例性的实施形式的特征能够相互组合，只要没有另外特定地说明。以下详细的描述因此不能够以限制的意义理解，并且本发明的保护范围通过所附权利要求限定。
在该描述的范围中术语“连接”、“接通”以及“耦合”用于描述不仅直接而且间接连接、直接或间接接通以及直接或间接耦合。在附图中相同或相似元件设有相同的附图标记，只要这是有利的。
在图1中示出了具有芯片卡模块以及所属载体层的传统装置100的横截面图。装置100具有上载体层102(衬底层)和下载体层104。具有芯片106和芯片卡模块载体108的芯片卡模块嵌入在上载体层102中。在上载体层102与下载体层104之间设有芯片卡天线110。在该例子中，芯片卡天线110的横截面具有四个导体。芯片卡天线110借助于触点112与芯片卡模块载体108电连接，在芯片卡模块载体上能够提供接线层，从而最终芯片106与芯片卡天线110连接。应该说明的是，在装置100中示出的芯片卡天线110不能够视为增益天线，因为该芯片卡天线是装置100的唯一天线并且不是作为增益天线起作用。装置100能够是例如通常的芯片卡的一部分。
当所属芯片卡例如在裤袋或在钱包中携带时该芯片卡能够经受强烈的机械应力，例如弯曲。由此例如芯片卡天线110能够从芯片卡模块载体108松脱，从而芯片卡变得不可用。
在图2中示出了按照不同实施例的芯片卡模块装置的结构俯视图。按照不同实施例的芯片卡模块装置200具有载体202，其中构造有凹槽208。此外按照不同实施例的芯片卡模块装置200具有芯片卡模块206和芯片卡天线204，该芯片卡模块在凹槽208中设置，其中芯片卡天线204与芯片卡模块206无接触地耦合(可耦合)。
按照不同实施例的芯片卡模块装置200能够具有基本面，其限定所属的芯片卡的基本面。凹槽208能够与芯片卡模块206的基本面相应或略大地构成。换言之，芯片卡模块206能够适合地置入到凹槽208中。假如凹槽208更大地构成，该芯片卡模块能够附加地在凹槽208的底部上固定，例如借助于胶粘剂；或者该芯片卡模块能够以浇铸材料在凹槽中浇铸并且由此同样在凹槽中固定。凹槽208的几何形状能够在此基本上相应于芯片卡模块206的几何形状并且例如方形、矩形或圆形地被构造或者具有其他适合的形状。凹槽208能够在一个区域内设置，该区域由芯片卡天线204的导体包围。芯片卡模块206能够在芯片卡模块装置200的俯视图中例如以其棱边贴靠芯片卡模块206的仅仅一个棱边地设置，或者芯片卡模块能够以其两个棱边贴靠到芯片卡模块206的角上地设置。然而，也能够提供一个特定的耦合区域，芯片卡模块206设置在其中。该特定的耦合区域能够完全由芯片卡天线204的导体绕组包围，并且例如以芯片卡天线204的导体绕组与其正常的延伸分开的形式存在。应该说明，按照不同实施例的芯片卡模块装置200的芯片卡天线204是增益天线，其能够感应耦合到在芯片卡模块206上提供的芯片卡模块天线(在图2中未示出)，以便改善无线通信的强度和/或作用范围。在芯片卡模块206上设置的芯片卡模块天线能够视为在芯片卡模块206与芯片卡天线204之间的通常的电耦合的无线的代替。
载体202能够具有例如在大约25μm至大约50μm的范围中的厚度。载体202能够具有例如聚氯乙烯(PVC)、聚酯、聚碳酸酯、聚酰亚胺(PI)或FR4(以环氧树脂浸泡的玻璃纤维网)或由这些组成。载体202的基本面能够基本上相应于芯片卡，在芯片卡中能够嵌入按照不同实施例的芯片卡模块装置200。在凹槽208中的未由芯片卡模块206占据的自由空间能够以填充材料密封/填充，例如以PSA(压敏粘合剂；在载体上的粘合层，其在机械应力下开始粘合)、液态聚碳酸酯、塑料如环氧树脂或热塑性材料。
以下在图3A至3G中分别示出了芯片卡模块装置的不同实施例的横截面图。选择的实施例仅仅表示可能的实施例的全部范围的一部分。各个实施例的不同特征能够相互组合，以便实现另外的实施例，它们属于按照不同实施例的芯片卡模块装置的基本构思。由于不同实施例相互的基本相似性，相同构件设有相同的附图标记并且无需在每个实施例中重新描述。
在图3A中示出了芯片卡模块装置的一个实施例。芯片卡模块装置300具有载体302，其中构成凹槽303。凹槽303(洞)能够例如是盲孔，其深度312能够在例如大约100μm至大约300μm的范围中，例如能够具有大约200μm的深度312。凹槽303的底面能够例如相应于芯片卡模块的基本面，以便将芯片卡模块压入到凹槽303中，从而在芯片卡模块的边缘与凹槽的壁之间不存在间隙。在此能够将芯片卡模块基本上理解为在芯片卡模块载体306上的芯片304的设置连同另外的在芯片卡模块载体306上设置的构件。在芯片卡模块载体306上还构造芯片卡模块天线，其能够具有导体绕组308，导体绕组例如在一个环绕芯片304的区域中在芯片卡模块载体306的表面上设置。凹槽的深度(通过箭头312标明)能够相应于芯片卡模块的元件高度，其基本上能够通过芯片卡模块载体306的厚度和芯片304的厚度确定。如在图3A中还示出的那样，在一个表面——在此为载体302的上表面——上设有芯片卡天线310。在芯片卡模块装置300的该实施例中的芯片卡天线310具有四个导体绕组，所述导体绕组环形地绕凹槽303延伸，其中设有芯片卡模块。芯片卡天线310的以横截面示出的导体绕组能够关于其在图2中示出的位置横向地在载体302的上表面上移动，从而凹槽303不必须位于在表面的中间区域中，该表面由芯片卡天线310的导体绕组围绕。而且在芯片卡天线310的最里面的导体绕组与凹槽303到载体的上表面的投影之间的间隔在左侧和在右侧能够不同地构成。在该实施例中，芯片卡模块天线308和芯片卡天线310构造在载体302的相同的侧上。
在图3A中示出的实施形式的一个未示出的改型中，芯片卡天线310能够设置在载体302的下表面(Booten)上。
在图3B中示出了芯片卡模块装置的另一实施例。芯片卡模块装置320与按照不同实施例在图3A中示出的芯片卡模块装置300的不同之处在于，构造在芯片卡模块载体306——芯片304也设置在其上——的上表面上的芯片卡模块天线308附加地也能够在芯片卡模块载体306的下表面(底面)上具有另外的导体绕组322(连同未在图中示出的连线，其将芯片304与两个芯片卡模块天线部分电气耦合)。由此在芯片卡模块装置320的图3B示出的实施例中的芯片卡模块天线能够具有上导体绕组308(设置在芯片卡模块载体306与芯片304相同的侧上)和下导体绕组322(设置在芯片卡模块载体306的与芯片304相对的侧上)。如果在芯片卡载体306的上表面上不存在足够空间以便提供足够大的芯片卡模块天线或者如果一般地芯片卡模块的基本面应当被构造为更小，那么例如能够提供这样的实施形式。而且在该实施例中芯片卡天线310能够设置在载体302的上表面上或在载体302的下表面上。
在芯片卡模块装置的另一未示出的实施形式中，芯片卡模块天线能够具有导体绕组，该导体绕组仅仅在芯片卡模块载体306的下表面上设置，亦即参照图3B仅仅具有下导体绕组322。
在图3C中示出了芯片卡模块装置的另一实施例。芯片卡模块装置330与在图3A中示出的芯片卡模块装置300是类似的，然而在此芯片卡天线310构造在芯片卡天线载体332上。芯片卡天线载体332设置在载体302的上表面上。然而替代地芯片卡天线载体332连同芯片卡天线310能够设置在载体302的下表面上。在芯片卡模块装置330的图3C示出的实施例中，如此构造凹槽303，以使得芯片卡模块没有从凹槽突出芯片卡天线载体332的上表面。换言之，芯片卡模块的元件高度相应于芯片卡天线载体332的厚度与凹槽303的深度312之和。
在图3D中示出了按照不同实施例的芯片卡模块装置的另一实施例。芯片卡模块装置340的图3D示出的实施形式能够视为芯片卡模块装置的在图3B和3C中示出的实施例的组合，也就是芯片卡天线载体332与芯片卡模块的组合，其中芯片卡模块天线308也在芯片卡模块载体306的底面上具有下导体绕组322。芯片卡模块天线308的构造在芯片卡模块载体306的上表面上的部分能够借助于在芯片卡模块载体306中构造的引线(在图3D中未示出)与导体绕组322在芯片卡模块载体306的下表面上电气耦合。
在图3E中示出了按照不同实施例的芯片卡模块装置的另一实施例。
芯片卡模块装置350的图3E示出的实施形式基本上相应于按照不同实施例的在图3B中示出的芯片卡模块装置320。然而附加地，在图3E中的芯片卡模块装置350中芯片卡模块载体306的底面借助于胶粘剂352与凹槽303的底部连接。胶粘剂能够是例如粘合剂，例如胶水或环氧树脂。一般地也能够在芯片卡模块装置的每个其他实施例中在芯片卡模块载体306的底面与凹槽的底部之间设有胶粘剂，以便将芯片卡模块306附加地与载体302连接或固定在其上。附加地在图3E中示出，在立体上没有由芯片卡模块占据的凹槽303的容积以填充材料352(浇铸材料)填充，其能够是例如环氧树脂或其他塑料。借助于浇铸材料352能够一方面在凹槽303中浇铸芯片卡模块并且如此制造自身封装的单元。另一方面能够借助于浇铸材料352如此填充凹槽303中的自由空间，以使得能够再次制造载体302的连续的平的表面。应该说明，胶粘剂342和填充材料352的位置和/或功能能够互换。也就是说，胶粘剂352能够填充在芯片卡模块载体306与凹槽303的上棱边之间的自由空间——该上棱边由载体302的其他上表面限定——，并且浇铸材料354能够填充在凹槽303的底部与芯片卡模块载体306的下表面之间的自由空间(或多个自由空间)。替代地也能够对于自由空间仅仅使用胶粘剂352或浇铸材料354。
在图3F中示出了芯片卡模块装置的另一实施例。在该芯片卡模块装置360中凹槽303的基本面大于芯片卡模块的基本面，从而不需要将芯片卡模块压入到凹槽中。换言之，芯片卡模块装置的至少一个侧(棱边)不与凹槽303的侧壁接触。在该示出的实施例中，在芯片卡模块的两侧分别存在朝凹槽303的侧壁的间隙。未由芯片卡模块占据的容积在该实施例中以胶粘剂352(粘合剂)和/或塑料形式的填充材料填充。类似于在图3E中的实施例在此也存在通过填充凹槽303实现的载体302的连续的平的上表面。应该说明，相当好地以芯片卡模块实现了该实施例，其中芯片卡模块天线308仅仅在芯片卡模块载体306的上表面上构造并且没有另外的绕组322在芯片卡模块载体306的下表面上构造。
在图3G中示出了芯片卡模块装置370的另一实施例。在到现在为止示出的芯片卡模块装置的实施例中，芯片304总是设置在芯片卡模块载体306的表面上，该表面朝向凹槽303的开口。在芯片卡模块装置307的图3G示出的实施形式中，芯片卡模块载体306能够颠倒地在凹槽303中设置或者芯片304能够替代地(不是在芯片卡模块载体306的上表面上)安装在芯片卡模块载体306的下表面上。也就是说，芯片304在凹槽303的底部与芯片卡模块载体306之间设置。芯片卡模块天线不仅具有上导体绕组而且具有下导体绕组。以胶粘剂352填充在凹槽303的底部与芯片卡模块306的朝向该底部的表面之间的自由空间。如此地以浇铸材料填充芯片卡模块载体306之上的容积，以提供载体302的一个平的上表面。在芯片卡模块装置307的该实施例中，芯片卡天线310构造在载体302的下表面上并且因此芯片304关于芯片卡模块载体306地朝向载体302的下表面。类似于在图3中示出的芯片卡模块装置350的实施例，胶粘剂352和浇铸材料354的位置/作用可以互换。替代地也能够对于自由空间仅仅应用胶粘剂352或浇铸材料354。
在图4中示出了示例性的芯片卡400的示意结构，所述芯片卡具有按照不同实施例的芯片卡模块装置。芯片卡模块装置相应于在图2中示出的芯片卡模块装置并且能够例如朝外以一个或多个覆盖层/掩盖层402封装。换言之，按照不同实施例的芯片卡模块装置能够相应于在一个芯片卡层堆中的一个或多个层，其中整个芯片卡层堆的最小和最上层分别能够是覆盖层/掩盖层402，它们是表面，芯片卡可能的使用者与这些表面接触。在图4中的图示中覆盖层402仅仅出于清晰的目的比按照不同实施例的芯片卡模块装置的载体202更大地示出。通常载体202的基本面能够与一个或多个掩盖层402的一个或多个基本面一致。
在图5A中示出了芯片卡500的一个示例性的实施形式的结构的横截面图。能够将芯片卡500理解为一个芯片卡层堆。两个最外面的层518、520能够是覆盖层/掩盖层，它们应该确定芯片卡500的手感和外观并且此外保护在芯片卡500内部中的核心层。在图5A示出的示例性的芯片卡500中在第一覆盖层518与第二覆盖层520之间设置芯片卡模块装置526，从而在这个简化的实施形式中芯片卡500可以说具有三个功能层(层)。然而按照不同实施例的芯片卡模块装置526能够代表地被视为一个任意的、有针对性地匹配于芯片卡的功能范围的芯片卡材料层顺序，从而按照不同实施例的芯片卡500能够具有比在此所述芯片卡更多层。现代芯片卡当今能够具有大约10、12或更多层的重叠设置。在图5A中示出的部分/构件相互间的比例并不必要地相应于部分/构件的实际尺寸和其在实际制造的芯片卡中的相互比例。在图5A中的图示只是用于阐明按照不同实施例的芯片卡500的结构。
在图5A示出的示例性的芯片卡500中，第一覆盖层518能够是上覆盖层，而第二覆盖层520能够是下覆盖层。在其间能够设置载体，其在该实施例中具有第一载体材料层502和第二载体材料层503。如此构造在第一载体材料层503中的凹槽/开口的底面，以使得该底面相应于芯片卡模块的载体506的基本面。构造在第一载体材料层502上的第二载体材料层503具有凹槽/开口，其比在第一载体材料层502上构造的凹槽具有更小的范围。在两个载体材料层502、503中的凹槽/开口共同地形成一个空腔(洞)，芯片卡模块装置设置在其中。在此，侧壁通过两个开口的不同的基本面逐级地构成。按照不同实施例的芯片卡模块能够基本上具有在图3A至3G中示出的构件并且相应于在那儿示出的芯片卡模块之一。在芯片卡模块载体506的表面上例如下表面上能够设有芯片504。在芯片卡模块载体506的上以及下表面上能够设有接线结构514，其提供在芯片卡模块天线508、522与芯片504之间的电气连接。芯片504能够在此借助于金属焊球(突起部)与接线结构514电气接触，并且在芯片卡模块载体506的表面与芯片704的下侧之间的区域能够优选地以底部填充(underfill)进行填充。在芯片卡模块载体506的上表面上的接线结构514的一部分和在芯片卡模块载体506的下表面上的接线结构514的一部分能够借助于能导电的引线516相互电气连接，所述引线穿过不可导电的芯片卡模块载体506延伸。在按照不同实施例的芯片卡模块装置526的该实施例中，芯片卡模块天线508、522设置在芯片卡模块的外部区域中并且具有上导体绕组522和下导体绕组508。芯片卡模块天线508、522借助于接线结构514与芯片504电气连接。第一载体材料层502和第二载体材料层503具有的任务在于，形成用于芯片包、也就是基本上用于芯片卡模块载体506连同在其上设置的芯片504和导体和/或其他元件的洞。在图5A中示出的芯片504和第一载体材料层502形成一个级，其通过第二载体材料层503平衡。此外在芯片504之下和/或周围设有所谓的底部填充(底部填充物-弹性的耐高温的塑料)，其将芯片504机械地与载体506连接。再者，通过在制造过程期间底部填充的收缩能够挤压在相应接触面上的突起部528(接触突起部)。
芯片卡500的芯片卡天线510在图5A示出的实施形式中在第二载体材料层503与第二覆盖层520之间设置。芯片卡天线510的导体绕组——由芯片504径向朝芯片卡500的侧棱边看去(所述测棱边由第一覆盖层518、第一载体材料层502、第二载体材料层503和第二覆盖层520的侧棱边形成)——在芯片卡500的外部区域中环形地基本上绕芯片卡模块延伸。由于在芯片卡模块天线508、522与芯片卡天线510(其作为增益天线起作用)之间的感应耦合——其使得在芯片卡天线510与芯片卡模块之间的电连接可有可无——能够根据在芯片卡500内可用的位置将芯片卡天线510在另一位置设置。例如芯片卡天线510能够在芯片卡天线载体层上设置和/或通过另外的芯片卡材料层与按照不同实施例的芯片卡模块装置526分离。原则上芯片卡天线510能够设置在芯片卡500内两个任意芯片卡材料层之间。换言之，在图5A中的图示中，能够将芯片卡天线510在芯片卡500内进一步向下或进一步向上错开地设置。不需要的是，芯片卡天线510直接构造在芯片卡模块装置526的表面上。按照不同实施例的芯片卡500因此实现了这样的设计方案，其中芯片卡天线510位于在一个与按照不同实施例的芯片卡模块装置526不同的位置。这能够是例如在与安全相关的芯片卡材料层情形下的情况，该芯片卡材料层直接构造在芯片卡模块装置526上。这样的与安全相关的芯片卡材料层能够具有例如三维图和/或电路，其提供与安全相关的功能并且应该与芯片卡模块装置526中的芯片卡模块电连接。
第一覆盖层518和第二覆盖层520能够分别具有在大约200μm至大约400μm的范围中的厚度，例如具有大约300μm的厚度。按照不同实施例的芯片卡模块装置526能够具有在大约100μm至大约300μm的范围中的厚度，例如在大约150μm至大约250μm的范围中的厚度、例如大约200μm的厚度。所以，在图5A中示出的芯片卡的整个厚度能够为例如大约500μm至大约800μm。然而这仅仅是示例性的大小，其能够根据对应相应芯片卡材料层应用的材料并且依赖于各个芯片卡材料层的数量进行改变。
在图5B中示出了芯片卡550的另一实施例的横截面图。在图5B中示例性的芯片卡550的结构依照在图5A中芯片卡500的结构。所以相同的元件拥有相同的附图标记并且不再赘述。
与在图5A中示出的芯片卡500的不同之处在于，在该实施例中，在图5B中示出的芯片卡550的芯片卡模块装置526的载体502(或者载体层502)一层地构成。芯片卡模块装置526已经通过平衡层处于矩形形状，从而图5A中的第一载体材料层502和第二载体材料层503组合为一个载体502。在载体502中的凹槽的基本面相应于芯片卡模块的基本面，该芯片卡模块由芯片卡模块载体506的基本面确定。在按照不同实施例的芯片卡模块装置526的载体502中构造的凹槽的未由芯片卡模块占据的容积能够以填充材料526填充，例如粘合剂如PSA或环氧树脂。
通过将凹槽填以填充材料——其已经关于在图3A至图3G中示出的芯片卡模块装置实施例进行描述——能够避免在载体502中在凹槽的位置的区域的表面与载体502的包围凹槽的表面之间的高度差。这样的高度差能够被感觉为芯片卡的表面之一上的视觉上的不平整并且认为是干扰的。通过给凹槽(盲孔)填以填充材料526能够通过形成构造芯片卡模块载体502的连续的平的表面避免这个视觉上不平整。
在图6中示出一个流程图600，其阐明了一种用于制造按照不同实施例的芯片卡模块装置的示例性的方法。该方法能够由此开始，即在602中提供载体202。随后能够在604中在载体202中构造凹槽208并且在606中能够将芯片卡模块206设置在凹槽208中。最后能够在608中构造芯片卡天线204，其可与芯片卡模块206无接触地耦合(能够耦合)。
在图7中示出一个流程图，其阐明了一种用于制造按照不同实施例的芯片卡的示例性的方法。该方法能够具有在702中提供按照不同实施例的芯片卡模块装置。在704中该方法能够具有基于按照不同实施例的芯片卡模块装置构造芯片卡。芯片卡的构造能够具有例如在按照不同实施例的芯片卡模块装置之上和/或之下设置至少一个芯片卡层，其例如作为覆盖层作用并且封装芯片卡模块装置，以便保护芯片卡模块装置免于在芯片卡的使用时的外部影响。

Claims (23)

1.一种芯片卡模块装置，具有：
载体，在所述载体中构造凹槽；
芯片卡模块，其设置在所述凹槽中，其中所述芯片卡模块具有线圈；以及
芯片卡天线，其中所述芯片卡天线具有绕组，所述绕组布置在所述载体的上表面上，
其中所述线圈能够感应地耦合到所述绕组，使得所述芯片卡天线能够与所述芯片卡模块无接触地耦合。
2.根据权利要求1所述的芯片卡模块装置，其中，所述芯片卡模块具有：
芯片卡模块载体；以及
芯片，其设置在所述芯片卡模块载体的上表面上并且具有集成电路。
3.根据权利要求2所述的芯片卡模块装置，其中
所述线圈与所述集成电路耦合。
4.根据权利要求3所述的芯片卡模块装置，其中，所述线圈的绕组被构造在所述芯片卡模块载体的上表面上和/或下表面上。
5.根据权利要求1或2所述的芯片卡模块装置，其中，以材料填充所述凹槽，以使得所述载体具有平的上表面。
6.根据权利要求1所述的芯片卡模块装置，其中，所述芯片卡天线的绕组设置在所述芯片卡模块装置的表面上，所述凹槽朝所述表面打开。
7.根据权利要求1所述的芯片卡模块装置，其中，所述芯片卡天线的绕组设置在所述芯片卡模块装置的表面上，所述表面与所述凹槽的开口相对。
8.根据权利要求1或2所述的芯片卡模块装置，还具有：
芯片卡天线载体，其中所述芯片卡天线的绕组被构造在所述芯片卡天线载体的表面上。
9.根据权利要求8所述的芯片卡模块装置，其中，所述芯片卡天线载体被构造在所述载体上。
10.根据权利要求8所述的芯片卡模块装置，其中，至少一个材料层设置在所述芯片卡天线载体与所述载体之间。
11.根据权利要求1或2所述的芯片卡模块装置，其中，所述芯片卡天线的绕组从所述芯片卡模块装置的中间沿径向朝所述芯片卡模块装置的边缘看去在所述芯片卡模块的区域之外延伸。
12.芯片卡，具有根据权利要求1至11之一所述的芯片卡模块装置。
13.根据权利要求12所述的芯片卡，还具有：
接触装置，其被提供在所述芯片卡的表面上并且与所述芯片卡模块电气耦合。
14.根据权利要求13所述的芯片卡，其中，
所述芯片卡被设置为，借助于所述接触装置与读取装置通信。
15.根据权利要求12至14之一所述的芯片卡，其中，
所述芯片卡被设置为，借助于所述芯片卡天线与读取装置无接触地通信。
16.根据权利要求12至14之一所述的芯片卡，其中，所述芯片卡被设置为双接口芯片卡。
17.一种用于制造芯片卡模块装置的方法，具有：
提供载体；
在所述载体中构造凹槽；
将芯片卡模块设置在所述凹槽中，其中所述芯片卡模块具有线圈；以及
构造芯片卡天线，其中所述芯片卡天线具有绕组，所述绕组布置在所述载体的上表面上，
其中所述线圈感应地耦合到所述绕组，以使所述芯片卡天线与所述芯片卡模块无接触地耦合。
18.根据权利要求17所述的方法，其中，
在所述凹槽中设置所述芯片卡模块，以使得所述芯片卡模块的上表面朝向所述凹槽的底部。
19.根据权利要求17所述的方法，其中，
在所述凹槽中设置所述芯片卡模块，以使得所述芯片卡模块的下表面朝向所述凹槽的底部。
20.根据权利要求17至19之一所述的方法，还具有：
以材料填充所述凹槽，以使得所述载体具有平的上表面。
21.根据权利要求17至19之一所述的方法，还具有：
构造芯片卡天线载体；以及
将所述芯片卡天线的绕组设置在所述芯片卡天线载体的表面上。
22.根据权利要求21所述的方法，还具有：
在所述芯片卡天线载体与所述载体之间构造至少一个材料层。
23.一种用于制造芯片卡的方法，具有：
提供根据权利要求1至11之一所述的芯片卡模块装置；以及
在所述芯片卡模块装置之上和/或之下设置至少一个芯片卡层。
CN201410099175.2A 2013-03-18 2014-03-17 芯片卡模块装置 Active CN104063738B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013102718.0 2013-03-18
DE201310102718 DE102013102718A1 (de) 2013-03-18 2013-03-18 Chipkartenmodulanordnung

Publications (2)

Publication Number Publication Date
CN104063738A CN104063738A (zh) 2014-09-24
CN104063738B true CN104063738B (zh) 2018-10-09

Family

ID=51418614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410099175.2A Active CN104063738B (zh) 2013-03-18 2014-03-17 芯片卡模块装置

Country Status (3)

Country Link
US (1) US9633303B2 (zh)
CN (1) CN104063738B (zh)
DE (1) DE102013102718A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2461275A1 (en) * 2010-12-02 2012-06-06 Gemalto SA Security Document and method of manufacturing security document
US9122968B2 (en) 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
DE102014018393A1 (de) * 2014-10-14 2016-04-14 Infineon Technologies Ag Chipkartenmodul-Anordnung, Chipkarten-Anordnung und Verfahren zum Herstellen einer Chipkarten-Anordnung
DE102015204018A1 (de) 2015-03-05 2016-09-08 Bundesdruckerei Gmbh Wert- oder Sicherheitsdokument mit einer elektronischen Schaltung und Verfahren zum Herstellen des Wert- oder Sicherheitsdokuments
EP3335157B1 (en) 2015-08-14 2023-12-13 Capital One Services, LLC Two-piece transaction card construction
EP3159831B1 (en) * 2015-10-21 2018-10-03 Nxp B.V. Dual-interface ic card
FR3047101B1 (fr) * 2016-01-26 2022-04-01 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
DE102018112476B4 (de) 2017-06-02 2022-01-27 Ulrich Lang Verfahren und Fertigungsanlage zum Herstellen eines Foliensubstrats
WO2019068068A1 (en) * 2017-09-29 2019-04-04 Avery Dennison Retail Information Services, Llc STRAP MOUNTING TECHNIQUES FOR WIRED FORMAT ANTENNAS
WO2019224364A1 (de) 2018-05-24 2019-11-28 Ulrich Lang Verfahren und fertigungsanlage zum herstellen eines foliensubstrats

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222262A (zh) * 2011-02-19 2011-10-19 上海祯显电子科技有限公司 一种新型非接触智能卡
CN102521645A (zh) * 2011-12-29 2012-06-27 上海大学 宽频带抗金属射频识别标签及其金属表面专用安装结构
WO2012149680A1 (zh) * 2011-05-04 2012-11-08 盛华金卡智能科技（深圳）有限公司 双界面卡

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19645067C2 (de) * 1996-10-09 2002-01-10 Pav Card Gmbh Verbindungsanordnung zum Herstellen einer Chipkarte
CN1179295C (zh) * 1997-11-14 2004-12-08 凸版印刷株式会社 复合ic模块及复合ic卡
EP1049043A1 (de) 1999-04-30 2000-11-02 Siemens Aktiengesellschaft Chip-Träger-Verbund
EP1325517A2 (en) * 2000-09-19 2003-07-09 Nanopierce Technologies Inc. Method for assembling components and antennae in radio frequency identification devices
US20090145971A1 (en) * 2007-12-07 2009-06-11 Wen Cheng Yin Printed wireless rf identification label structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222262A (zh) * 2011-02-19 2011-10-19 上海祯显电子科技有限公司 一种新型非接触智能卡
WO2012149680A1 (zh) * 2011-05-04 2012-11-08 盛华金卡智能科技（深圳）有限公司 双界面卡
CN102521645A (zh) * 2011-12-29 2012-06-27 上海大学 宽频带抗金属射频识别标签及其金属表面专用安装结构

Also Published As

Publication number Publication date
US9633303B2 (en) 2017-04-25
US20140263663A1 (en) 2014-09-18
DE102013102718A1 (de) 2014-09-18
CN104063738A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN104063738B (zh) 芯片卡模块装置
KR102540133B1 (ko) 칩 카드 및 칩 카드 제조 방법
AU2015390919B2 (en) Metal smart card with dual interface capability
US9773201B2 (en) Electronic interface apparatus and method and system for manufacturing same
CN108229340A (zh) 指纹感测模块及其制造方法、智能卡及其制造方法
CN105308629B (zh) 具有集成的有源组件的芯片卡
EP3475882B1 (en) Integrated circuit modules and smart cards incorporating the same
CN103094242B (zh) 嵌埋电容组件的封装基板及其制法
CN105095950B (zh) 芯片卡模块、芯片卡和用于制造芯片卡模块的方法
CN106611212A (zh) 双接口ic卡
CN108054152A (zh) 集成电路封装结构
CN105453115A (zh) 用于制造抗龟裂电子设备的方法
US9741633B2 (en) Semiconductor package including barrier members and method of manufacturing the same
EP2898529B1 (en) Method of protecting an electrical component in a laminate
CN105609472A (zh) 压力传感器的封装结构及其制造方法
US8763912B1 (en) Dual interface module and dual interface card having a dual interface module
CN109863595A (zh) 用于电子部件、尤其是用于半导体芯片的壳体
CN105990329A (zh) 半导体装置及其制造方法
CN107423801A (zh) 智能卡及其制造方法
EP3995994B1 (en) Integrated biometric sensor module and method for manufacturing a smartcard comprising an integrated biometric sensor module
CN112703510B (zh) 便携式物体的电子模块的制造方法
EP2631849A1 (fr) Procédé de fabrication d'un dispositif comprenant un module doté d'un circuit électrique et/ou électronique
BR112016026918B1 (pt) Cartão e método para fabricar um cartão de dupla interface
CN106373936A (zh) 在周边具有输入输出焊垫的芯片及其制造方法
BR122020017175B1 (pt) Cartão inteligente metálico com capacidade de interface dupla

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant