CN103094242B - 嵌埋电容组件的封装基板及其制法 - Google Patents

嵌埋电容组件的封装基板及其制法 Download PDF

Info

Publication number
CN103094242B
CN103094242B CN201110375484.4A CN201110375484A CN103094242B CN 103094242 B CN103094242 B CN 103094242B CN 201110375484 A CN201110375484 A CN 201110375484A CN 103094242 B CN103094242 B CN 103094242B
Authority
CN
China
Prior art keywords
capacitor
opening
layer
component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110375484.4A
Other languages
English (en)
Other versions
CN103094242A (zh
Inventor
赖建光
黄俊智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN103094242A publication Critical patent/CN103094242A/zh
Application granted granted Critical
Publication of CN103094242B publication Critical patent/CN103094242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种嵌埋电容组件的封装基板及其制法，该封装基板包括：具有芯层、开口及线路层的本体、置于该开口中的第一电容组件；形成于该第一电容组件上的结合层、置于该结合层上的第二电容组件、以及设于该本体及该开口上以覆盖该第一及第二电容组件的介电层。借由结合层将第一及第二电容组件堆栈于本体的开口中，使单一层的芯层中嵌埋两层的电容组件，以达到多功能的需求。

Description

嵌埋电容组件的封装基板及其制法
技术领域
本发明有关一种封装基板及其制法，尤指一种嵌埋电容组件的封装基板及其制法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为降低封装高度以满足产品微小化(或薄化)的需求，于是提供一具有开口的封装基板中，再将半导体组件嵌埋于该开口中，而此种封装件不仅能缩减整体半导体装置的体积，且能提升电性功能，因此成为一种封装的趋势。
请参阅图1A至图1D，其为现有嵌埋电容组件的封装基板1的制法。如图1A所示，提供一本体1a，该本体1a包含具有相对的第一表面10a与第二表面10b的芯层10、连通该第一及第二表面10a，10b的开口100、及形成于该第一及第二表面10a，10b上的线路层101，且该芯层10中还具有导电通孔102，以电性连接该第一及第二表面10a，10b上的线路层101。
接着，将一电容组件11置于该开口100中，且该电容组件11的左、右两端具有电极垫110a，110b。
如图1B所示，于芯层10的第一表面10a、该电容组件11上侧及开口100的部分壁面上形成第一介电材14a。
如图1C所示，压合第二介电材(图未示)于该芯层10的第二表面10b、该电容组件11下侧及该开口100上，以令该第二介电材与该第一介电材14a合成为介电层14，以固定该电容组件11。
如图1D所示，于该介电层14上形成电性连通该电容组件11的线路增层结构16，且该线路增层结构16具有增层介电层160、设于该增层介电层160上的增层线路层161、及形成于该增层介电层160中的导电盲孔162，以借由该导电盲孔162电性连接各该增层线路层161、该线路层101及电容组件11的电极垫110a，110b。
接着，于该线路增层结构16上形成绝缘保护层17，该绝缘保护层17具有多个开孔170，以外露该线路增层结构16的部分表面。
然而，现有嵌埋电容组件的封装基板1的制法中，嵌埋电容组件11的数量与密度受限于芯层10面积与线路层101及增层线路层161的设计，所以一层芯层10内仅能嵌埋一层的电容组件11，导致封装基板1的功能受限，难以达到多功能的需求。
此外，若为达到多功能的需求，往往需堆栈另一嵌埋电容组件的封装基板，因而增加整体结构的高度，导致无法满足产品微小化(或薄化)的需求。
因此，如何克服上述现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种嵌埋电容组件的封装基板及其制法，使单一层的芯层中嵌埋两层的电容组件，以达到多功能的需求。
本发明所揭示的嵌埋电容组件的封装基板包括：本体，其包含芯层、贯穿该芯层的开口及形成于该芯层表面上的线路层；第一电容组件，其置于该开口中，且该第一电容组件的相对两端具有第一电极垫；结合层，其形成于该开口中的第一电容组件上；第二电容组件，其置于该结合层上，与该第一电容组件收纳于该开口中，且该第二电容组件的相对两端具有第二电极垫；以及介电层，其设于该本体及该开口上，以覆盖该第一电容组件及第二电容组件。
本发明还提供一种嵌埋电容组件的封装基板的制法，其包括：提供一本体，该本体包含芯层、设于该芯层上的开口及形成于该芯层表面上的线路层；将第一电容组件置于该开口中；于该第一电容组件上形成结合层；将第二电容组件置于该结合层上，使该第一及第二电容组件收纳于该开口中；以及于该本体及该开口上形成介电层，以覆盖该第一电容组件及第二电容组件。
由上可知，本发明的嵌埋电容组件的封装基板及其制法，借由结合层将第一及第二电容组件堆栈于一本体的开口中，使单一层的芯层中嵌埋两层的电容组件，以增加封装基板对嵌埋电容组件的组合性与选择性的功能，以可达到多功能的需求。
此外，相比于现有技术，本发明因无需再堆栈另一嵌埋电容组件的封装基板，即可达到多功能的需求，所以本发明可降低整体结构的高度，因而有效满足产品微小化(或薄化)的需求。
附图说明
图1A至图1D为现有嵌埋电容组件的封装基板的制法的剖视示意图；以及
图2A至图2G为本发明嵌埋电容组件的封装基板的制法的剖视示意图；其中，图2F’为图2F的另一实施例。
主要组件符号说明
1，2               封装基板
1a，2a             本体
10，20             芯层
10a，20a           第一表面
10b，20b           第二表面
100，200           开口
101，201a，201b    线路层
102，202           导电通孔
11                 电容组件
110a，110b         电极垫
14，24，24’       介电层
14a，24a           第一介电材
16，26a，26b       线路增层结构
160，260           增层介电层
161，261           增层线路层
162，262           导电盲孔
17，27             绝缘保护层
170，270           开孔
21                 第一电容组件
21a，23a           上侧
21b，23b           下侧
210a，210b         第一电极垫
22                 结合层
23                 第二电容组件
230a，230b         第二电极垫
25                 粘着材
261a，261b         表面
29                 承载件。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
请参阅图2A至图2G，其为本发明嵌埋电容组件的封装基板2的制法的剖视示意图。
如图2A所示，提供一本体2a，该本体2a包含具有相对的第一表面20a与第二表面20b的芯层20、连通该第一及第二表面20a，20b的开200、及形成于该第一及第二表面20a，20b上的线路层201a，201b，且该芯层20中还具有导电通孔202，以电性连接该第一及第二表面20a，20b上的线路层201a，201b。
接着，于该芯层20的第二表面20b上结合一承载件29，以封盖该开口200的一侧，再将一具有上、下侧21a，21b的第一电容组件21置于该开口200中，使该第一电容组件21的下侧21b结合于该承载件29上。于本实施例中，该第一电容组件21的左、右两端具有第一电极垫210a，210b，且该第一电极垫210a，210b由上侧21a延伸至下侧21b，但有关第一电容组件的结构并无特别限制，特此述明。
如图2B所示，于该第一电容组件21的全部上侧21a上形成结合层22。于本实施例中，该结合层22为介电材或绝缘材。
如图2C所示，将一具有上、下侧23a，23b的第二电容组件23以其下侧23b置于该结合层22上，使该第一及第二电容组件21，23收纳于该开口200中。于本实施例中，该第二电容组件23的左、右两端具有第二电极垫230a，230b，且该第二电极垫230a，230b由上侧23a延伸至下侧23b，但有关第二电容组件的结构并无特别限制，特此述明。
如图2D所示，于该第二电容组件23位于该开口200端的一侧形成第一介电材24a。于本实施例中，该第一介电材24a覆盖该芯层20的第一表面20a、线路层201a及第二电容组件23的上侧23a，且该第一介电材24a延伸于该开口200的部分壁面与该第二电容组件23的左、右侧面之间、及该开口200的部分壁面与该结合层22的左、右部分侧面之间。
如图2E所示，移除该承载件29，以令该芯层20的第二表面20b、该第一电容组件21的下侧21b及其上的第一电极垫210a，210b外露出该开口200。
如图2F所示，压合第二介电材(图未示)于该芯层20的第二表面20b、该第一电容组件21位于该开口200端的一侧(如图所示的下侧21b)及该开口200上，使该第二介电材与该第一介电材24a合成为介电层24，以固定该第一及第二电容组件21，23。
所述的介电层24形成于该芯层20的第一及第二表面20a，20b上，以覆盖该第一电容组件21及第二电容组件23，且延伸于该开口200壁面与该第一电容组件21之间、该开口200壁面与该第二电容组件23之间、及该开口200壁面与该结合层22之间。
于另一实施例中，如图2F’所示，也可先形成粘着材25于该第一电容组件21与该开口200壁面之间、该结合层22与该开口200壁面之间、及该第二电容组件23与该开口200壁面之间，以固定该第一及第二电容组件21，23，再于该芯层20的第一及第二表面20a，20b、该第一电容组件21的下侧21b、及该第二电容组件23的上侧23a上形成该介电层24’。
于该封装基板2的后续工艺中，可如图2G所示，其为接续图2F工艺，于该介电层24上(如图所示的芯层20的第一及第二表面20a，20b上方)形成线路增层结构26a，26b，且该第一电容组件21及第二电容组件23均与该线路增层结构26a，26b电性连通。于本实施例中，该线路增层结构26a，26b具有增层介电层260、设于该增层介电层260上的增层线路层261、及形成于该增层介电层260中的导电盲孔262，以借由该导电盲孔262电性连接各该增层线路层261，且部分的导电盲孔262电性连接该线路层201a，201b、该第一电容组件21的第一电极垫210a，210b及第二电容组件23的第二电极垫230a，230b。
接着，于该线路增层结构26a，26b上形成绝缘保护层27，该绝缘保护层27具有多个开孔270，以外露该线路增层结构26a，26b的最外层的增层线路层261的部分表面261a，261b。
本发明通过将第一及第二电容组件21，23借由结合层22以相堆栈收纳于该开口200中，使单一层的芯层20中可嵌埋两层的电容组件，不仅可增加嵌埋电容组件的组合性与选择性的功能，且可避免嵌埋电容组件的数量与密度受限于芯层20面积与线路层及增层线路层的设计。
此外，本发明的制法因可于该开口200中堆栈收纳多个电容组件，而无需再堆栈另一嵌埋电容组件的封装基板，即可达到多功能的需求，所以有效降低整体结构的高度。
再者，若该结合层22为介电材，可与该介电层24合成为一体，以具有较佳的结合力，而可更佳地固定该第一及第二电容组件21，23，进而提升产品的可靠度
本发明还提供一种嵌埋电容组件的封装基板2，其包括：具有芯层20、开口200及线路层201a，201b的本体2a、置于该开口200中的第一电容组件21、形成于该第一电容组件21上的结合层22、置于该结合层22上的第二电容组件23、以及设于该本体2a及该开口200上的介电层24，24’。
所述的本体2a中，该芯层20具有相对的第一表面20a与第二表面20b，且该开口200连通该第一及第二表面20a，20b，此外该芯层20中还具有导电通孔202，以电性连接该线路层201a，201b。
所述的第一电容组件21收纳于该开口200中，且其左、右两端具有第一电极垫210a，210b。
所述的结合层22仅位于该开口200中，且形成该结合层22的材料为介电材或绝缘材。
所述的第二电容组件23收纳于该开口200中，且其左、右两端具有第二电极垫230a，230b。
所述的介电层24，24’设于该芯层20的第一及第二表面20a，20b与线路层201a，201b上，以覆盖该第一电容组件21及第二电容组件23。于一实施例中，该介电层24还设于该第一电容组件21与该开口200壁面之间、及该第二电容组件23与该开口200壁面之间，以固定该第一及第二电容组件21，23。于另一实施例中，以粘着材25形成于该第一电容组件21与该开口200壁面之间、及该第二电容组件23与该开口200壁面之间，以固定该第一及第二电容组件21，23。
所述的封装基板2还包括设于该介电层24上的线路增层结构26a，26b、及设于该线路增层结构26a，26b上的绝缘保护层27，该第一及第二电容组件21，23均与该线路增层结构26电性连通，且该绝缘保护层27具有多个开孔270，以外露该线路增层结构26a，26b的部分表面261a，261b。
综上所述，本发明的嵌埋电容组件的封装基板及其制法，借由结合层将两个电容组件收纳于一本体的开口中，使单一层的芯层中嵌埋两层的电容组件，以达到多功能的需求。
此外，本发明因无需再堆栈另一嵌埋电容组件的封装基板，即可达到多功能的需求，所以有效降低整体结构的高度，以满足产品微小化(或薄化)的需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种嵌埋电容组件的封装基板，其包括：
本体，其包含单一芯层、贯穿该单一芯层的开口及形成于该单一芯层表面上的线路层；
第一电容组件，其置于该开口中，且该第一电容组件的相对两端具有第一电极垫；
结合层，其形成于该开口中的第一电容组件上；
第二电容组件，其置于该结合层上，与该第一电容组件收纳于该开口中，且该第二电容组件的相对两端具有第二电极垫；以及
介电层，其设于该本体及该开口上，以覆盖该第一电容组件及第二电容组件。
2.根据权利要求1所述的嵌埋电容组件的封装基板，其特征在于，该单一芯层中还形成有导电通孔，以电性连接该线路层。
3.根据权利要求1所述的嵌埋电容组件的封装基板，其特征在于，该单一芯层还具有相对的第一表面与第二表面，且该开口连通该第一及第二表面。
4.根据权利要求3所述的嵌埋电容组件的封装基板，其特征在于，该介电层设于该单一芯层的第一及第二表面上。
5.根据权利要求1所述的嵌埋电容组件的封装基板，其特征在于，该结合层的材料为介电材或绝缘材。
6.根据权利要求1所述的嵌埋电容组件的封装基板，其特征在于，该介电层还设于该第一电容组件与该开口壁面之间、及该第二电容组件与该开口壁面之间，以固定该第一及第二电容组件。
7.根据权利要求1所述的嵌埋电容组件的封装基板，其特征在于，该封装基板还包括粘着材，其形成于该第一电容组件与该开口壁面之间、及该第二电容组件与该开口壁面之间，以固定该第一及第二电容组件。
8.根据权利要求1所述的嵌埋电容组件的封装基板，其特征在于，该封装基板还包括设于该介电层上的线路增层结构，且该第一电容组件及第二电容组件均与该线路增层结构电性连通。
9.根据权利要求8所述的嵌埋电容组件的封装基板，其特征在于，该封装基板还包括设于该线路增层结构上的绝缘保护层，该绝缘保护层具有多个开孔，以外露该线路增层结构的部分表面。
10.一种嵌埋电容组件的封装基板的制法，其包括：
提供一本体，该本体包含单一芯层、贯穿该单一芯层的开口及形成于该单一芯层表面上的线路层；
将第一电容组件置于该开口中；
于该第一电容组件上形成结合层；
将第二电容组件置于该结合层上，使该第一及第二电容组件收纳于该开口中；以及
于该本体及该开口上形成介电层，以覆盖该第一电容组件及第二电容组件。
11.根据权利要求10所述的嵌埋电容组件的封装基板的制法，其特征在于，该单一芯层中还形成有导电通孔，以电性连接该线路层。
12.根据权利要求10所述的嵌埋电容组件的封装基板的制法，其特征在于，该单一芯层还具有相对的第一表面与第二表面，且该开口连通该第一及第二表面。
13.根据权利要求12所述的嵌埋电容组件的封装基板的制法，其特征在于，该介电层压合于该单一芯层的第一及第二表面上。
14.根据权利要求10所述的嵌埋电容组件的封装基板的制法，其特征在于，形成该结合层的材料为介电材或绝缘材。
15.根据权利要求10所述的嵌埋电容组件的封装基板的制法，其特征在于，该介电层还形成于该第一电容组件与该开口壁面之间、及第二电容组件与该开口壁面之间，以固定该第一及第二电容组件。
16.根据权利要求10所述的嵌埋电容组件的封装基板的制法，其特征在于，该制法还包括于形成该介电层之前，形成粘着材于该第一电容组件与该开口壁面之间、及第二电容组件与该开口壁面之间，以固定该第一及第二电容组件。
17.根据权利要求10所述的嵌埋电容组件的封装基板的制法，其特征在于还包括于该介电层上形成线路增层结构，且该第一电容组件及第二电容组件均与该线路增层结构电性连通。
18.根据权利要求17所述的嵌埋电容组件的封装基板的制法，其特征在于，该制法还包括于该线路增层结构上形成绝缘保护层，该绝缘保护层具有多个开孔，以外露该线路增层结构的部分表面。
19.根据权利要求10所述的嵌埋电容组件的封装基板的制法，其特征在于，形成该介电层的工艺包括：
于该第一电容组件位于该开口端的一侧结合承载件；
于该第二电容组件位于该开口端的一侧形成第一介电材；
移除该承载件；以及
于该本体、该第一电容组件位于该开口端的一侧、及该开口上形成第二介电材，以与该第一介电材形成该介电层。
CN201110375484.4A 2011-11-01 2011-11-23 嵌埋电容组件的封装基板及其制法 Active CN103094242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100139804 2011-11-01
TW100139804A TWI438882B (zh) 2011-11-01 2011-11-01 嵌埋電容元件之封裝基板及其製法

Publications (2)

Publication Number Publication Date
CN103094242A CN103094242A (zh) 2013-05-08
CN103094242B true CN103094242B (zh) 2015-09-09

Family

ID=48171534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110375484.4A Active CN103094242B (zh) 2011-11-01 2011-11-23 嵌埋电容组件的封装基板及其制法

Country Status (3)

Country Link
US (2) US8610250B2 (zh)
CN (1) CN103094242B (zh)
TW (1) TWI438882B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054966B1 (ko) * 2012-11-15 2019-12-12 삼성전기주식회사 인쇄회로기판 제조 방법
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9078373B1 (en) 2014-01-03 2015-07-07 International Business Machines Corporation Integrated circuit structures having off-axis in-hole capacitor and methods of forming
TWI572258B (zh) * 2014-10-22 2017-02-21 欣興電子股份有限公司 內埋式元件封裝結構的製作方法
TWI581688B (zh) * 2014-11-13 2017-05-01 欣興電子股份有限公司 內埋式元件封裝結構及其製作方法
US9627311B2 (en) 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
CN105244348B (zh) * 2015-09-30 2017-12-22 日月光半导体(上海)有限公司 封装基板及其制造方法
KR101762627B1 (ko) * 2015-11-17 2017-08-14 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
TWI599283B (zh) * 2015-12-07 2017-09-11 南亞電路板股份有限公司 印刷電路板及其製作方法
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
DE112015007240T5 (de) * 2015-12-26 2018-10-04 Intel Corporation Senkrecht eingebettete passive bauelemente
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11626363B2 (en) 2016-12-29 2023-04-11 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
KR20210076582A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
WO2022240814A1 (en) * 2021-05-14 2022-11-17 KYOCERA AVX Components Corporation Embeddable semiconductor-based capacitor
DE112022002608T5 (de) * 2021-05-14 2024-03-14 KYOCERA AVX Components Corporation Einbettbarer kondensator auf halbleiterbasis
CN117461395A (zh) 2021-06-28 2024-01-26 京瓷Avx元器件公司 可嵌入的电绝缘热连接器、以及包括其的电路板
KR20230061801A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 전자부품 내장기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971904A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体元件埋入承载板的叠接结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
WO2001019149A1 (fr) * 1999-09-02 2001-03-15 Ibiden Co., Ltd. Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TWI336226B (en) * 2007-01-25 2011-01-11 Unimicron Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
US8384199B2 (en) * 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
JP5203451B2 (ja) * 2008-03-24 2013-06-05 日本特殊陶業株式会社 部品内蔵配線基板
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
TWI436463B (zh) * 2009-12-31 2014-05-01 Advanced Semiconductor Eng 半導體封裝結構及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971904A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体元件埋入承载板的叠接结构

Also Published As

Publication number Publication date
TW201320273A (zh) 2013-05-16
US20130105943A1 (en) 2013-05-02
US20140076492A1 (en) 2014-03-20
US8610250B2 (en) 2013-12-17
CN103094242A (zh) 2013-05-08
TWI438882B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN103094242B (zh) 嵌埋电容组件的封装基板及其制法
CN103579197B (zh) 具有防电磁波干扰的半导体组件
TWI338941B (en) Semiconductor package structure
US8004079B2 (en) Chip package structure and manufacturing method thereof
US7453153B2 (en) Circuit device
CN102986313B (zh) 部件内置布线基板
TW201517240A (zh) 封裝結構及其製法
CN105304584B (zh) 中介基板及其制造方法
TW200917446A (en) Packaging substrate structure having electronic component embedded therein and fabricating method thereof
CN101192544B (zh) 半导体元件埋入承载板的叠接结构及其制法
TWI491017B (zh) 半導體封裝件及其製法
CN100416827C (zh) 封装元件
CN103367366A (zh) 半导体封装构件
CN103681586B (zh) 无核心封装基板及其制法
TW201230283A (en) Semiconductor package and fabrication method thereof
TW201209973A (en) Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof
TW201624636A (zh) 封裝堆疊結構
CN105789170A (zh) 封装堆栈结构
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
TWI425886B (zh) 嵌埋有電子元件之封裝結構及其製法
TWI355066B (zh)
CN100552940C (zh) 半导体元件埋入承载板的叠接结构
TW201408148A (zh) 嵌埋電子元件之基板結構及其製法
KR20140027800A (ko) 전자 소자의 적층 패키지 및 제조 방법
US8624365B1 (en) Interposer based capacitors for semiconductor packaging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant