CN105321889A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN105321889A
CN105321889A CN201510452205.8A CN201510452205A CN105321889A CN 105321889 A CN105321889 A CN 105321889A CN 201510452205 A CN201510452205 A CN 201510452205A CN 105321889 A CN105321889 A CN 105321889A
Authority
CN
China
Prior art keywords
power supply
semiconductor element
pad
conductor layer
lower floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510452205.8A
Other languages
English (en)
Other versions
CN105321889B (zh
Inventor
中川芳洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Publication of CN105321889A publication Critical patent/CN105321889A/zh
Application granted granted Critical
Publication of CN105321889B publication Critical patent/CN105321889B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种布线基板，其中，经由过孔导体而与电源用的半导体元件连接焊盘连接且配置于片断区域下方的电源用的连接盘图案，具有在片断区域中的搭载部的除了外周边侧以外的外周部所对应的位置连成带状的部分，并且该连成带状的部分和配置于其下方的电源平面经由过孔导体而被连接。

Description

布线基板
技术领域
本发明涉及用于搭载半导体元件的布线基板。
背景技术
以往，用于搭载半导体元件的布线基板具有将绝缘层和导体层交替地层叠多层而成的多层构造(例如日本特开2000-31329号公报)。在布线基板的上表面中央部，形成有用于搭载半导体元件的搭载部。在多层构造的上表面和下表面露出导体层的一部分，进而在其上被覆了阻焊层。在搭载部，与半导体元件的电极倒装片连接的多个半导体元件连接焊盘呈栅格状排列。布线基板的下表面其大致整个面成为用于与外部连接的外部连接面。在该下表面，用于与外部的电路基板连接的多个外部连接焊盘呈栅格状排列。在半导体元件连接焊盘中有信号用、接地用和电源用的焊盘。同样，在外部连接焊盘中也有信号用、接地用和电源用的焊盘。这些半导体元件连接焊盘和外部连接焊盘中分别对应的焊盘彼此经由内部的导体层而被电连接。
在搭载部的中央部，主要配置有电源用和接地用的半导体元件连接焊盘。在搭载部的外周部，混在一起配置有信号用、接地用和电源用的半导体元件连接焊盘。搭载部的外周部所配置的信号用、接地用和电源用的半导体元件连接焊盘以分别包含多个焊盘的方式形成了以给定的位置关系所配置的小组的焊盘群。在此，将形成了该焊盘群的各个区域称作片断区域。
在图2中示出一般的布线基板的俯视图。片断区域B占据了布线基板的搭载部A的外周部的一角。在搭载部A的外周部存在多个这种片断区域B。示出片断区域B中的信号用、接地用和电源用的半导体元件连接焊盘S、G以及P的配置的示例。其中，“S”表示信号用的半导体元件连接焊盘，“G”表示接地用的半导体元件连接焊盘，以及“P”表示电源用的半导体元件连接焊盘。在图2中，片断区域B中的半导体元件连接焊盘S、G以及P由沿着搭载部A的外周边的5个列L1～L5来构成。在片断区域B中的最外侧列L1和最内侧列L5，排列了接地用的半导体元件连接焊盘G。在正中央的列L3，排列了电源用的半导体元件连接焊盘P。在L1与L3之间的列L2、以及L3与L5之间的列L4，在其中央部配置了信号用的半导体元件连接焊盘S，在其两端配置了接地用或电源用的半导体元件连接焊盘G以及P。
这些半导体元件连接焊盘S、G以及P通过使最上层的导体层的一部分从设于阻焊层的圆形开口露出而形成。在图3A～D中示出现有的布线基板的片断区域B附近处的最上层的导体层11及其下层的导体层12～14。在图3A中，以虚线圆来表示上层的阻焊层的开口。在图3B～D中，以虚线圆来表示与上层的导体层连接的过孔导体的位置，这些圆内的符号G表示接地用的过孔导体，符号P表示电源用的过孔导体，符号S表示信号用的过孔导体。
如图3A所示，最上层的导体层11具有下述(a)～(d)所示的图案11a～11d。
(a)分别形成信号用的半导体元件连接焊盘S的信号图案11a。
(b)将列L1以及列L2的接地用的半导体元件连接焊盘G连成一个并且延伸到搭载部A的外侧的接地平面11b。
(c)将列L5以及列L4的接地用的半导体元件连接焊盘G连成一个的接地图案11c。
(d)将列L3以及列L4的电源用的半导体元件连接焊盘P连成一个的电源图案11d。
如图3B所示，形成在导体层11之下的导体层12具有下述(a)～(d)所示的图案12a～12d。
(a)从信号用的半导体元件连接焊盘S之下延伸到搭载部A的外侧的带状的信号布线图案12a。
(b)与信号布线图案12a相邻并延伸到搭载部A的外侧的接地平面12b。
(c)形成在与上层的接地图案11c同样的位置处的接地图案12c。
(d)在一部分的电源用的半导体元件连接焊盘P之下配置成被信号布线图案12a截断的电源用的连接盘图案12d。
信号布线图案12a各经由一个过孔导体而与上层的信号图案11a连接。接地平面12b以及接地图案12c各经由多个过孔导体而与上层的接地平面11b以及接地图案11c连接。电源用的连接盘图案12d经由多个过孔导体而与上层的电源图案11d连接。
如图3C所示，形成在导体层12之下的导体层13具有整面状的接地平面13a和电源用的连接盘图案13b。接地平面13a经由多个过孔导体而与上层的接地平面12b以及接地图案12c连接。电源用的连接盘图案13b经由多个过孔导体而与上层的连接盘图案12d连接。
如图3D所示，形成在导体层13之下的导体层14具有电源平面14a和接地用的连接盘图案14b。电源平面14a经由多个过孔导体而与上层的连接盘图案13b连接。由此，电源用的半导体元件连接焊盘P和电源平面14a经由电源用的连接盘图案12d以及13b而被相互电连接。
然而，在这种现有的布线基板中，片断区域B的经由过孔导体而与形成电源用的半导体元件连接焊盘P的电源图案11d相连接的导体层12的电源用的连接盘图案12d，被信号布线图案12a截断，其面积成为小面积。因此，夹着电源用的连接盘图案12d以及13b而经由过孔导体来相互连接的电源用的半导体元件连接焊盘P与电源平面14a之间的电流路径的电感成为高电感。其结果，在各片断区域B中无法实现充足的电源供给，存在难以充分地发挥所搭载的半导体元件的能力的问题。
发明内容
本发明提供一种通过使片断区域中的电源供给路径的电感为低电感而能够充分地发挥所搭载的半导体元件的能力的布线基板。
本发明的实施方式所涉及的布线基板，在上表面具有用于搭载半导体元件的搭载部，在该搭载部的外周部配置有片断区域，在该片断区域中，电源用的半导体元件连接焊盘、接地用的半导体元件连接焊盘和信号用的半导体元件连接焊盘形成沿着所述搭载部的外周边排列的多个列并混在一起，多个列之中最内侧列和最外侧列由所述接地用的半导体元件连接焊盘来形成，位于最内侧列与最外侧列之间的至少一列由所述电源用的半导体元件连接焊盘来形成，在所述片断区域的下方配置有第一下层导体层，所述第一下层导体层具有：电源用的连接盘图案，其经由过孔导体而与所述电源用的半导体元件连接焊盘连接；信号布线图案，其经由过孔导体而与所述信号用的半导体元件连接焊盘连接并延伸到所述搭载部的外侧；和接地平面，其经由过孔导体而与所述接地用的半导体元件连接焊盘连接并延伸到所述搭载部的外侧，在所述第一下层导体层的下方配置有第二下层导体层，所述第二下层导体层具有经由过孔导体而与所述电源用的连接盘图案连接的电源平面，所述电源用的连接盘图案具有在各所述片断区域的所述搭载部的除了外周边侧以外的外周部所对应的位置连成带状的部分，该连成带状的部分和所述电源平面经由过孔导体来连接。
根据本发明的实施方式所涉及的布线基板，经由过孔导体而与电源用的半导体元件连接焊盘连接且配置于片断区域下方的电源用的连接盘图案具有：在片断区域中的搭载部的除了外周边侧以外的外周部所对应的位置连成带状的部分。因此，能够通过密接的过孔导体来连接该连成带状的部分和配置于其下方的电源平面之间。由此，能够使电源用的半导体元件连接焊盘与电源平面之间的电源供给路径的电感为低电感。因此，能够从片断区域向所搭载的半导体元件供给充足的电源。其结果，能够充分地发挥所搭载的半导体元件的能力。
附图说明
图1A～D是用于说明本发明的一实施方式所涉及的布线基板的每个导体层的主要部分俯视图。
图2是表示一般的布线基板的片断区域中的半导体元件连接焊盘的配置例的主要部分俯视图。
图3A～D是用于说明现有的布线基板的每个导体层的主要部分俯视图。
具体实施方式
接下来，说明本发明的一实施方式所涉及的布线基板。一实施方式所涉及的布线基板与现有的布线基板同样具有绝缘层和导体层交替地层叠而成的多层构造。在布线基板的上表面和下表面，按照使导体层的一部分露出的方式被覆了阻焊层。绝缘层由树脂系绝缘材料构成。作为树脂系绝缘材料，例如可举出使环氧树脂等热固化性树脂浸渗到玻璃布中的加入玻璃布的树脂系绝缘材料、使氧化硅粉末等无机绝缘填充物分散到环氧树脂等热固化性树脂中的无玻璃布的树脂系绝缘材料等。导体层由铜箔、铜镀膜构成。阻焊层由使无机绝缘填充物分散到环氧树脂等热固化性树脂中的无玻璃布的树脂系绝缘材料构成。
在布线基板的上表面中央部，形成有用于搭载半导体元件的搭载部。在搭载部，与半导体元件的电极倒装片连接的多个半导体元件连接焊盘呈栅格状排列。半导体元件连接焊盘通过使最上层的导体层的一部分从阻焊层局部性露出而形成。布线基板的下表面其大致整个面成为用于与外部连接的外部连接面。在该下表面，用于与外部的电路基板连接的多个外部连接焊盘呈栅格状排列。外部连接焊盘通过使最下层的导体层的一部分从阻焊层局部性露出而形成。在半导体元件连接焊盘中有信号用、接地用和电源用的焊盘。同样，在外部连接焊盘中也有信号用、接地用和电源用的焊盘。这些半导体元件连接焊盘和外部连接焊盘中分别对应的焊盘彼此经由内部的导体层而被电连接。上下的导体层彼此由过孔导体来连接。
在搭载部的中央部，主要配置有电源用和接地用的半导体元件连接焊盘。在搭载部的外周部，混在一起配置有信号用、接地用和电源用的半导体元件连接焊盘。搭载部的外周部所配置的信号用、接地用和电源用的半导体元件连接焊盘，以分别包含多个焊盘的方式形成了以给定的位置关系来配置的小组的焊盘群。在此，将形成了该焊盘群的各个区域称作片断区域。
如图2所示，一实施方式所涉及的布线基板的片断区域B中的半导体元件连接焊盘与一般的布线基板同样地配置。具体而言，片断区域B中的半导体元件连接焊盘S、G以及P由沿着搭载部A的外周边的5个列L1～L5来构成。在片断区域B中的最外侧列L1和最内侧列L5，排列了接地用的半导体元件连接焊盘G。在正中央的列L3，排列了电源用的半导体元件连接焊盘P。在L1与L3之间的列L2、以及L3与L5之间的列L4，在其中央部配置了信号用的半导体元件连接焊盘S，在其两端配置了接地用或电源用的半导体元件连接焊盘G以及P。
这些半导体元件连接焊盘S、G以及P通过使最上层的导体层的一部分从设于阻焊层的圆形开口露出而形成。在此，在图1A～D中示出一实施方式所涉及的布线基板的片断区域B中的最上层的导体层1及其下层的导体层2～4。另外，在图1A中，以虚线圆来表示上层的阻焊层的开口。此外，在图1B～D中，以虚线圆来表示与上层的导体层连接的过孔导体的位置，这些圆内的符号G表示接地用的过孔导体，符号P表示电源用的过孔导体，符号S表示信号用的过孔导体。
如图1A所示，最上层的导体层1具有下述(1)～(4)所示的图案1a～1d。
(1)分别形成信号用的半导体元件连接焊盘S的信号图案1a。
(2)将列L1以及列L2的接地用的半导体元件连接焊盘G连成一个并且延伸到搭载部A的外侧的接地平面1b。
(3)将列L5以及列L4的接地用的半导体元件连接焊盘G连成一个的接地图案1c。
(4)将列L3以及列L4的电源用的半导体元件连接焊盘P连成一个的电源图案1d。
如图1B所示，形成在导体层1之下的导体层2(第一下层导体层)具有下述(1)～(4)所示的图案2a～2d。
(1)从信号用的半导体元件连接焊盘S之下延伸到搭载部A的外侧的带状的信号布线图案2a。
(2)与信号布线图案2a相邻并延伸到搭载部A的外侧的接地平面2b。
(3)位于L5列的一部分的接地用的半导体元件连接焊盘G的下方的接地用的连接盘图案2c。
(4)从一部分的电源用的半导体元件连接焊盘P之下，在片断区域B中的搭载部A的除了外周边侧以外的外周部所对应的位置，按照绕过信号布线图案2a的方式连成带状而配置的电源用的连接盘图案2d。
信号布线图案2a分别经由一个过孔导体而与上层的信号图案1a连接。接地平面2b以及接地用的连接盘图案2c分别经由多个过孔导体而与上层的接地平面1b以及接地图案1c连接。电源用的连接盘图案2d经由多个过孔导体而与上层的电源图案1d连接。
如图1C所示，形成在导体层2之下的导体层3(第三下层导体层)具有整面状的接地平面3a和多个电源用的连接盘图案3b。电源用的连接盘图案3b与上层的电源用的连接盘图案2d的正下方密接地排列配置。接地平面3a经由多个过孔导体而与上层的接地平面2b以及接地用的连接盘图案2c连接。电源用的连接盘图案3b分别经由一个过孔导体而与上层的电源用的连接盘图案2d连接。
如图1D所示，形成在导体层3之下的导体层4(第二下层导体层)具有电源平面4a和接地用的连接盘图案4b。电源平面4a经由多个过孔导体而与上层的电源用的连接盘图案3b连接。
根据该一实施方式所涉及的布线基板，经由过孔导体而与电源用的半导体元件连接焊盘P连接且配置于片断区域B下方的电源用的连接盘图案2d具有：在片断区域B中的搭载部A的除了外周边侧以外的外周部所对应的位置连成带状的部分。因而，该连成带状的部分和配置于其下方的电源平面4a，经由相对于导体层4而垂直连接两者之间的多个密接的过孔导体来连接。由此，能够使电源用的半导体元件连接焊盘P与电源平面4a之间的电源供给路径的电感为低电感。因此，能够从片断区域B向所搭载的半导体元件供给充足的电源。其结果，能够充分地发挥所搭载的半导体元件的能力。
另外，本发明并不限定于上述的一实施方式，只要是不脱离本发明主旨的范围便可进行各种变更。例如，在图1A～D中，各半导体元件连接焊盘具有圆形状。但是，各半导体元件连接焊盘的形状并不限定为圆形状，例如也可以为椭圆形状、多边形状(三边形状、四边形状、五边形状、六边形状等)等。

Claims (2)

1.一种布线基板，其特征在于，
在上表面具有用于搭载半导体元件的搭载部，
在该搭载部的外周部配置有片断区域，在该片断区域中，电源用的半导体元件连接焊盘、接地用的半导体元件连接焊盘和信号用的半导体元件连接焊盘形成沿着所述搭载部的外周边排列的多个列并混在一起，
多个列之中最内侧列和最外侧列由所述接地用的半导体元件连接焊盘来形成，位于最内侧列与最外侧列之间的至少一列由所述电源用的半导体元件连接焊盘来形成，
在所述片断区域的下方配置有第一下层导体层，
所述第一下层导体层具有：
电源用的连接盘图案，其经由过孔导体而与所述电源用的半导体元件连接焊盘连接；
信号布线图案，其经由过孔导体而与所述信号用的半导体元件连接焊盘连接并延伸到所述搭载部的外侧；和
接地平面，其经由过孔导体而与所述接地用的半导体元件连接焊盘连接并延伸到所述搭载部的外侧，
在所述第一下层导体层的下方配置有第二下层导体层，
所述第二下层导体层具有经由过孔导体而与所述电源用的连接盘图案连接的电源平面，
所述电源用的连接盘图案具有在各所述片断区域的所述搭载部的除了外周边侧以外的外周部所对应的位置连成带状的部分，该连成带状的部分和所述电源平面经由过孔导体而被连接。
2.根据权利要求1所述的布线基板，其特征在于，
在所述第一下层导体层与所述第二下层导体层之间还具备第三下层导体层，
所述第三下层导体层具有：经由过孔导体而与形成于所述第一下层导体层的电源用的连接盘图案连接的其他的电源用的连接盘图案，
形成于所述第二下层导体层的所述电源平面经由过孔导体而与所述其他的电源用的连接盘图案连接。
CN201510452205.8A 2014-07-31 2015-07-28 布线基板 Expired - Fee Related CN105321889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014155640A JP6272173B2 (ja) 2014-07-31 2014-07-31 配線基板
JP2014-155640 2014-07-31

Publications (2)

Publication Number Publication Date
CN105321889A true CN105321889A (zh) 2016-02-10
CN105321889B CN105321889B (zh) 2018-10-26

Family

ID=55181606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510452205.8A Expired - Fee Related CN105321889B (zh) 2014-07-31 2015-07-28 布线基板

Country Status (5)

Country Link
US (1) US9565761B2 (zh)
JP (1) JP6272173B2 (zh)
KR (1) KR101860735B1 (zh)
CN (1) CN105321889B (zh)
TW (1) TWI587469B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587943A (zh) * 2018-11-09 2019-04-05 加弘科技咨询(上海)有限公司 差分线零桩线共铺走线电路板及电子器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
US10021784B1 (en) * 2017-12-19 2018-07-10 Powertech Technology Inc. Electronic device and electronic circuit board thereof
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지
KR102538705B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 반도체 패키지
TWI761756B (zh) * 2020-02-04 2022-04-21 矽品精密工業股份有限公司 電子封裝件及其基板結構
WO2022087891A1 (zh) * 2020-10-28 2022-05-05 京东方科技集团股份有限公司 连接焊盘及基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2559099Y (zh) * 2002-06-05 2003-07-02 威盛电子股份有限公司 覆晶构装基板
US20040070956A1 (en) * 2002-10-11 2004-04-15 International Business Machines Corporation Method and apparatus for providing improved loop inductance of decoupling capacitors
US20060055049A1 (en) * 2004-09-14 2006-03-16 Jerimy Nelson Routing vias in a substrate from bypass capacitor pads
US20060081972A1 (en) * 2004-10-13 2006-04-20 Elpida Memory, Inc. Fine pitch grid array type semiconductor device
US20090079074A1 (en) * 2007-09-25 2009-03-26 Nec Electronics Corporation Semiconductor device having decoupling capacitor formed on substrate where semiconductor chip is mounted

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960028736A (ko) 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
JP3495917B2 (ja) 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
JP2002185141A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd 多層プリント配線板
US6762366B1 (en) * 2001-04-27 2004-07-13 Lsi Logic Corporation Ball assignment for ball grid array package
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
JP2003158212A (ja) * 2001-11-21 2003-05-30 Ngk Spark Plug Co Ltd 配線基板
JP2003188305A (ja) * 2001-12-14 2003-07-04 Ngk Spark Plug Co Ltd 配線基板
JP2005223127A (ja) 2004-02-05 2005-08-18 Sharp Corp 平行導体板伝送路
US7847404B1 (en) * 2007-03-29 2010-12-07 Integrated Device Technology, Inc. Circuit board assembly and packaged integrated circuit device with power and ground channels
TW201129263A (en) * 2010-02-12 2011-08-16 Sunplus Technology Co Ltd Circuit substrate
JP5835732B2 (ja) * 2011-10-20 2015-12-24 京セラサーキットソリューションズ株式会社 配線基板
JP5797534B2 (ja) * 2011-11-24 2015-10-21 京セラサーキットソリューションズ株式会社 配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2559099Y (zh) * 2002-06-05 2003-07-02 威盛电子股份有限公司 覆晶构装基板
US20040070956A1 (en) * 2002-10-11 2004-04-15 International Business Machines Corporation Method and apparatus for providing improved loop inductance of decoupling capacitors
US20060055049A1 (en) * 2004-09-14 2006-03-16 Jerimy Nelson Routing vias in a substrate from bypass capacitor pads
US20060081972A1 (en) * 2004-10-13 2006-04-20 Elpida Memory, Inc. Fine pitch grid array type semiconductor device
US20090079074A1 (en) * 2007-09-25 2009-03-26 Nec Electronics Corporation Semiconductor device having decoupling capacitor formed on substrate where semiconductor chip is mounted

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587943A (zh) * 2018-11-09 2019-04-05 加弘科技咨询(上海)有限公司 差分线零桩线共铺走线电路板及电子器件

Also Published As

Publication number Publication date
KR101860735B1 (ko) 2018-07-05
US9565761B2 (en) 2017-02-07
TW201613054A (en) 2016-04-01
JP2016033933A (ja) 2016-03-10
JP6272173B2 (ja) 2018-01-31
KR20160016617A (ko) 2016-02-15
CN105321889B (zh) 2018-10-26
TWI587469B (zh) 2017-06-11
US20160037644A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
CN105321889A (zh) 布线基板
JP5185885B2 (ja) 配線基板および半導体装置
KR100382088B1 (ko) 에리어 어레이형 반도체 장치
JP5694251B2 (ja) Ｅｂｇ構造体および回路基板
CN104916623A (zh) 半导体封装和制造半导体封装基底的方法
JP6066324B2 (ja) 電子装置
CN106465548A (zh) 树脂密封型模块
US7180182B2 (en) Semiconductor component
JP5527623B2 (ja) 電子部品
US7598608B2 (en) Mounting substrate
US10212807B2 (en) Electrical interface for package and die
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
US9565750B2 (en) Wiring board for mounting a semiconductor element
US9431337B2 (en) Semiconductor device having an inner power supply plate structure
JP2010153831A5 (ja) 配線基板および半導体装置
KR101971281B1 (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
TWI245380B (en) Semiconductor device
TWI615933B (zh) 半導體裝置及其製造方法
JP6259564B2 (ja) 電子部品
US20160219699A1 (en) Substrate structure and the process manufacturing the same
TWI520295B (zh) 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構
JP5388081B2 (ja) 半導体装置
JP6487286B2 (ja) 配線基板
JP2014003174A (ja) Ｂｇａパッケージ
JP2010245180A (ja) 半導体装置及びパッケージ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160615

Address after: Kyoto Japan

Applicant after: KYOCERA Corporation

Address before: Kyoto Prefecture

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181026

Termination date: 20200728

CF01 Termination of patent right due to non-payment of annual fee