JP6066324B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6066324B2
JP6066324B2 JP2013174002A JP2013174002A JP6066324B2 JP 6066324 B2 JP6066324 B2 JP 6066324B2 JP 2013174002 A JP2013174002 A JP 2013174002A JP 2013174002 A JP2013174002 A JP 2013174002A JP 6066324 B2 JP6066324 B2 JP 6066324B2
Authority
JP
Japan
Prior art keywords
bump
pad
solder
area
stripe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013174002A
Other languages
English (en)
Other versions
JP2015041760A (ja
Inventor
克実 石井
克実 石井
山浦　正志
正志 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013174002A priority Critical patent/JP6066324B2/ja
Priority to TW103128768A priority patent/TWI590404B/zh
Priority to US14/466,021 priority patent/US9524946B2/en
Priority to CN201410418466.3A priority patent/CN104427782B/zh
Publication of JP2015041760A publication Critical patent/JP2015041760A/ja
Application granted granted Critical
Publication of JP6066324B2 publication Critical patent/JP6066324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子装置に関する。
実装基板上にチップを実装する手法として、フリップチップ実装が知られている。フリップチップ実装においては、チップ表面に突起状の端子であるバンプが設けられ、該バンプが実装基板上のパッドに半田接続される。このような実装方法により、チップの外周に端子を設ける場合よりもチップを含む電子装置の面積を小さくしたり、配線のインダクタンスによる損失を低減したりすることができる。
このようなフリップチップ実装において、断面が略円状の一般的なバンプ（以下、「ピラーバンプ」ともいう。）に加えて、断面積がピラーバンプより大きく、断面が略長円状のバンプ（以下、「ストライプバンプ」ともいう。）を用いることにより、バンプを介した放熱性を向上させることが提案されている（例えば、特許文献１）。
国際公開第２００５／０３４２３７号
図１３は、ピラーバンプとストライプバンプとが混在したチップの一例を示す図である。チップ１３００には、ピラーバンプ１３０１（１３０１ａ，１３０１ｂ）及びストライプバンプ１３０２が設けられている。図１４は、チップ１３００のＸ−Ｘ’線の断面図である。ストライプバンプ１３０２は、断面積がピラーバンプ１３０１より大きいため、図１４に示すように、半田１４０１が溶融した際に、表面張力作用によって盛り上がる半田１４０１の中央付近の高さが、ピラーバンプ１３０１の半田１４００（１４００ａ，１４００ｂ）よりも高くなってしまうことがある。また、ストライプバンプ１３０２は、放熱目的のために、トラジスタセル上に設けられることがある。この場合、トランジスタセルの厚みによって、チップ１３００の表面からのストライプバンプ１３０２の高さが、ピラーバンプ１３０１の高さよりも高くなることがある。ストライプバンプ１３０２の高さが高くなると、バンプに半田を転写する際に、ストライプバンプ１３０２に転写される半田の高さが、ピラーバンプ１３０１に転写される半田の高さより高くなることがある。
図１５は、チップ１３００を実装基板１５００に実装した状態の一例を示す図である。実装基板１５００には、ピラーバンプ１３０１ａ，１３０１ｂに対応するパッド１５０１ａ，１５０１ｂと、ストライプバンプ１３０２に対応するパッド１５０２が設けられている。図１５に示す例では、ストライプバンプ１３０２は、半田１４０１によってパッド１５０２に良好に接続されているものの、ピラーバンプ１３０１ａ，１３０１ｂは、パッド１５０１ａ，１５０１ｂとの接続が不良となっている。このような接続不良は、半田１４００ａ，１４００ｂの高さと、半田１４０１の高さとの相違により引き起こされる。
本発明はこのような事情に鑑みてなされたものであり、第１のバンプと、第１のバンプより断面積が大きい第２のバンプとを用いてフリップチップ実装を行う電子装置において、バンプとパッドとの接続性を向上させることを目的とする。
本発明の一側面に係る電子装置は、実装部品と、実装部品が実装される被実装部品とを備え、実装部品は、被実装部品と対向する面に、第１のバンプと、当該対向する面方向における断面積が第１のバンプより大きい第２のバンプとを備え、被実装部品は、実装部品と対向する面に、第１のバンプと半田接続される第１のパッドと、第２のバンプと半田接続される第２のパッドとを備え、第２のバンプの断面積に対する第２のパッドの面積の比が、第１のバンプの断面積に対する第１のパッドの面積の比より大きい。
本発明によれば、第１のバンプと、第１のバンプより断面積が大きい第２のバンプとを用いてフリップチップ実装を行う電子装置において、バンプとパッドとの接続性を向上させることが可能となる。
本発明の一実施形態である電子装置の外観の一例を示す図である。 チップにおけるバンプの配置の一例を示す図である。 図２のＡ−Ａ’線の断面図である。 実装基板におけるパッドの配置の一例を示す図である。 実装基板にチップを実装した状態の一例を説明する図である。 図５のＡ−Ａ’線の断面図である。 実装状態と実装前状態における半田の外観の一例を示す図である。 推定された実装前状態の半田の形状の一例を示す図である。 実装状態の半田の形状の一例を示す図である。 実装状態の半田を３つの構造に分割した一例を示す図である。 半田の高さに応じたパッド面積の一例を示す図である。 パッドに設けられた位置決め機構の一例を示す図である。 パッドに設けられた位置決め機構の他の一例を示す図である。 パッドに設けられた位置決め機構の他の一例を示す図である。 パッドに設けられた位置決め機構の他の一例を示す図である。 パッドに設けられた位置決め機構の他の一例を示す図である。 パッドの位置を考慮して配置された位置決め機構の一例を示す図である。 ピラーバンプとストライプバンプとが混在したチップの一例を示す図である。 チップのＸ−Ｘ’線の断面図である。 チップを実装基板に実装した状態の一例を示す図である。
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である電子装置の外観の一例を示す図である。電子装置１００は、実装部品が被実装部品上に実装されて構成されている。図１に示す例では、電子装置１００は、実装部品としてチップ１０１、被実装部品として実装基板１０２を備え、チップ１０１と実装基板１０２の間は封止樹脂１０３によって封止されている。
図２は、チップ１０１におけるバンプの配置の一例を示す図である。また、図３は、図２のＡ−Ａ’線の断面図である。表面２００は、実装基板１０２と対向する面である。この表面２００には、表面２００から突出するように複数のバンプが形成されている。具体的には、チップ１０１には、断面が略円状のバンプ（以下、「ピラーバンプ」という。）２１０（２１０ａ，２１０ｂ）に加えて、断面が略長円状のバンプ（以下、「ストライプバンプ」という。）２１１が設けられている。ピラーバンプ２１０（第１のバンプ）とストライプバンプ２１１（第２のバンプ）は、幅（図２の上下方向）は略同一であるのに対して、長さ（図２の左右方向）はストライプバンプ２１１の方が長くなっている。即ち、表面２００における断面積は、ピラーバンプ２１０よりもストライプバンプ２１１の方が大きくなっている。なお、ストライプバンプ２１１の断面積がピラーバンプ２１０の断面積より大きければ、バンプの形状は図２に示すものに限られない。
ピラーバンプ２１０及びストライプバンプ２１１は、チップ１０１内の回路を外部と電気的に接続したり、チップ１０１で発生した熱を放熱したりするためのものであり、例えば、銅（Ｃｕ）や金（Ａｕ）などを用いて形成されている。ピラーバンプ２１０（２１０ａ，２１０ｂ）の先端には、実装基板１０２上のパッドに接続するための半田３００（３００ａ，３００ｂ）が形成されている。同様に、ストライプバンプ２１１の先端にも、半田３０１が形成されている。
ストライプバンプ２１１は、例えば、線路が持つインピーダンスを低下させるためや、放熱性を向上させるために用いられる。具体的には、ヘテロ接合バイポーラトランジスタなどのトランジスタセルの上に、放熱用としてストライプバンプ２１１が設けられることがある。この場合、図３に示すように、トランジスタセルの厚さにより、チップ１０１の表面２００からのストライプバンプ２１１の高さが、ピラーバンプ２１０の高さよりも、例えば４〜６μｍ程度高くなってしまうことがある。そのため、チップ２００の表面から半田の先端までの高さが同一となるように、ピラーバンプ２１０及びストライプバンプ２１１に半田を転写することとしてもよい。
図４は、実装基板１０２におけるパッドの配置の一例を示す図である。実装基板１０２は、例えば、絶縁性基板であるセラミック基板やプリント基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）である。表面４００は、チップ１０１と対向する面である。この表面４００には、チップ１０１のバンプと半田接続される複数のパッドが設けられている。具体的には、図４に示すように、チップ１０１のピラーバンプ２１０ａ，２１０ｂと半田接続されるパッド４１０ａ，４１０ｂ（第１のパッド）が設けられている。同様に、チップ１０１のストライプバンプ２１１と半田接続されるパッド４１１（第２のパッド）が設けられている。パッド４１０，４１１は、例えば、ニッケル（Ｎｉ）めっき、パラジウム（Ｐａ）めっき、及び金（Ａｕ）めっきが施されたものである。なお、ストライプバンプ２１１と半田接続されるパッド４１１は、例えば、接地電位（グランド）に接続される。
図５は、実装基板１０２にチップ１０１を実装した状態の一例を説明する図である。図５において、チップ１０１に設けられたバンプは破線で図示されている。図５に示すように、パッド４１０，４１１は、それぞれ、バンプ２１０，２１１の断面積よりも大きなサイズとなっている。一例として、ピラーバンプ２１０の半径を７５μｍ、パッド４１０の半径を８５μｍとすることができる。この場合、ピラーバンプ２１０の断面積に対するパッド４１０の面積の比は約１．３倍である。これに対して、ストライプバンプ２１１の断面積に対するパッド４１１の面積の比は、例えば、２倍程度とすることができる。即ち、ピラーバンプ２１０の断面積に対するパッド４１０の面積の比より、ストライプバンプ２１１の断面積に対するパッド４１１の面積の比の方が大きくなっている。
図６は、図５のＡ−Ａ’線の断面図である。前述したように、ストライプバンプ２１１の断面積に対するパッド４１１の面積の比が、比較的大きくなっているため、ストライプバンプ２１１に形成された半田３０１の塗れ広がりは、ピラーバンプ２１０に形成された半田３００よりも大きくなる。これにより、バンプとパッドの面積の比がピラーバンプ２１０とストライプバンプ２１１で同程度の場合と比較して、ストライプバンプ２１１の沈み込み量が大きくなり、ピラーバンプ２１０とパッド４１０の接続性が向上する。
図７〜図１１を参照して、ストライプバンプ２１１が半田接続されるパッド４１１の大きさを決定するためのシミュレーションの一例を説明する。図７は、チップ１０１が実装基板１０２に実装された状態（実装状態）と、実装される前の状態（実装前状態）における、半田３００の外観の一例を示す図である。ここでは、一例として、ピラーバンプ２１０の断面の半径（ピラー半径：ｒ１）を３７．５μｍ、パッド４１０の半径（パッド半径：ｒ２）を４２．５μｍ、実装状態における半田３００の高さ（半田厚：ｈ１）を１４μｍとする。実装状態において、半田３００がパッド４１０の全面に塗れ広がるとすると、半田３００の形状は図７の左側に示すものとなる。この場合における、ピラーバンプの断面積に対するパッド４１０の面積の比は約１．３である。この条件において、実装状態の半田３００（円錐台）の体積を計算すると、７０４６３μｍ3となる。そして、この体積に基づいて、半田３００の実装前状態における高さ（めっき厚：ｔ）を求めると、１５．９μｍとなる。
図８は、実装前状態の半田３００の形状から推定された、実装前状態の半田３０１の形状の一例を示す図である。なお、シミュレーションを簡単にするために、バンプの単位面積あたりに形成される半田の量が、半田３００，３０１で同一であることとしている。また、半田３００，３０１の短手方向の長さ（幅）は同一（ｒ１×２）としている。また、一例として、ストライプバンプ２１１の長手方向から両端（ｒ１×２）を除いた長さ（中央長さ：ｄ）を９９．５μｍとする。半田３０１の実装前状態の高さ（めっき厚：ｔ）が、半田３００と同一であるとすると、実装前状態の半田３０１は、ストライプバンプ２１１と接する面の面積（ストライプ面積）が１１８８０μｍ2、体積が１８９４８７μｍ3となる。
図９は、実装状態の半田３０１の形状の一例を示す図である。実装状態において、半田３０１がパッド４１１の全面に塗れ広がるとすると、半田３０１の形状は図９に示すものとなる。この形状において、半田３０１の体積を１８９４８７μｍ3として、パッド４１１の面積を求める。図１０は、実装状態の半田３０１を３つの構造に分割した一例を示す図である。左右の構造は、それぞれ、上面の半径がｒ１、下面の半径（パッド半径）がｒ３の円錐台を半分にしたものとなっている。また、中央の構造は、上面が、横方向の長さがｄ、奥行き方向の長さがｒ１×２、下面が、横方向の長さがｄ、奥行き方向の長さ（パッド幅）がｒ３×２の角錐台となっている。
図１１は、以上の条件のもとで算出された、半田３０１の高さ（半田厚：ｈ２）に応じたパッド４１１の面積（パッド面積）を示している。半田３０１の高さ（半田厚：ｈ２）が半田３００の高さ（半田厚：ｈ１）と同一の１４μｍである場合、パッド４１１の面積（パッド面積）は１５２４６μｍ2である。この場合、ストライプバンプ２１１の断面積（ストライプ面積）に対するパッド４１１の面積（パッド面積）の比（面積比）は約１．３である。
実際には、前述したように、チップ１０１の表面２００からのストライプバンプ２１１の高さは、ピラーバンプ２１０の高さよりも高くなることがある。例えば、この高さの差を４μｍであるとすると、その差の分だけ半田３０１の高さ（半田厚：ｈ２）は低くなる。即ち、本シミュレーションにおいては、半田３０１の高さ（半田厚：ｈ２）は１０μｍとなる。この場合、パッド４１１の面積（パッド面積）は２６８７３μｍ2であり、面積比は約２．３である。即ち、ピラーバンプ２１０の断面積に対するパッド４１０の面積の比より、ストライプバンプ２１１の断面積に対するパッド４１１の面積の比の方が大きくなる。
このように、ピラーバンプ２１０の断面積に対するパッド４１０の面積の比より、ストライプバンプ２１１の断面積に対するパッド４１１の面積の比の方が大きくなるようにパッド４１１を形成することにより、ストライプバンプ２１１の沈み込み量が大きくなり、ピラーバンプ２１０とパッド４１０の接続性を向上させることが可能となる。
次に、図１２Ａ〜図１２Ｆを参照して、ストライプバンプ２１１の移動をパッド４１１の所定範囲に制限するための位置決め機構について説明する。
図１２Ａは、パッド４１１に設けられた位置決め機構の一例を示す図である。図１２Ａに示すように、パッド４１１には、長手方向の側面と平行な位置（所定範囲の周囲）に、位置決め機構１２００（１２００ａ，１２００ｂ）が設けられている。位置決め機構１２００は、例えば、パッド４１１の表面上にソルダーレジスト（レジスト）により形成される。図１２Ａの下に示すように、位置決め機構１２００によって半田３０１の流れが図１２Ａの左右方向において制限されることにより、ストライプバンプ２１１の移動を、位置決め機構１２００ａ，１２００ｂの間（所定範囲）に制限することが可能となる。なお、位置決め機構１２００ａ，１２００ｂは、半田３０１を塗れ広がらせるための流路（例えば、図１２Ａの上下方向）を形成している。これにより、図６に示した例と同様に、ストライプバンプ２１１の沈み込み量が大きくなり、ピラーバンプ２１０とパッド４１０の接続性を向上させることができる。
図１２Ｂは、パッド４１１に設けられた位置決め機構の他の一例を示す図である。図１２Ｂに示す構成では、図１２Ａに示した位置決め機構１２００ｂの代わりに、位置決め機構１２００ｃ，１２００ｄが設けられている。そして、位置決め機構１２００ｃ，１２００ｄの間には、間隙１２０１（流路）が形成されている。これにより、図１２Ａの場合と同様に、ストライプバンプ２１１の移動が、位置決め機構１２００ａ，１２００ｃ，１２００ｄの間（所定範囲）に制限される。さらに、図１２Ｂの下に示すように、位置決め機構１２００ｃ，１２００ｄの間の間隙１２０１からも半田３０１が塗れ広がるため、半田３０１が塗れ広がる面積を大きくすることができる。
図１２Ｃは、パッド４１１に設けられた位置決め機構の他の一例を示す図である。図１２Ｃに示す構成では、図１２Ｂに示した位置決め機構１２００ａの代わりに、位置決め機構１２００ｅ，１２００ｆが設けられている。そして、位置決め機構１２００ｅ，１２００ｆの間には、間隙１２０２（流路）が形成されている。これにより、図１２Ａの場合と同様に、ストライプバンプ２１１の移動が、位置決め機構１２００ｃ〜１２００ｆの間（所定範囲）に制限される。さらに、図１２Ｃの下に示すように、位置決め機構１２００ｃ，１２００ｄの間の間隙１２０１に加えて、位置決め機構１２００ｅ，１２００ｆの間の間隙１２０２からも半田３０１が塗れ広がることにより、半田３０１が塗れ広がる面積を大きくすることができる。
図１２Ｄは、パッド４１１に設けられた位置決め機構の他の一例を示す図である。図１２Ｄに示す構成では、パッド４１１の外周に沿った位置（所定範囲の周囲）に、複数の位置決め機構１２００ｇ〜１２００ｎが設けられている。複数の位置決め機構１２００ｇ〜１２００ｎのうち、位置決め機構１２００ｇ〜１２００ｊは、図１２Ｃに示した位置決め機構１２００ｃ〜１２００ｆと同様に、ストライプバンプ２１１の移動を、図１２Ｄの左右方向において制限することができる。さらに、図１２Ｄに示す構成では、位置決め機構１２００ｋ〜１２００ｎにより、ストライプバンプ２１１の移動を、図１２Ｄの上下方向においても制限することができる。
図１２Ｅは、パッド４１１に設けられた位置決め機構の他の一例を示す図である。図１２Ｅに示すように、パッド４１１の外周（所定範囲の周囲）に、位置決め機構１２１０ａ〜１２１０ｈが設けられている。位置決め機構１２１０は、パッド４１１の外周に形成された開口部（スリット）である。位置決め機構１２１０ａ〜１２１０ｆは、図１２Ｄに示した位置決め機構１２００ｇ〜１２００ｊと同様に、ストライプバンプ２１１の移動を、図１２Ｅの左右方向において制限することができる。さらに、位置決め機構１２１０ｇ，１２１０ｈは、図１２Ｄに示した位置決め機構１２００ｋ〜１２００ｎと同様に、ストライプバンプ２１１の移動を、図１２Ｅの上下方向においても制限することができる。
図１２Ｆは、パッド４１０の位置を考慮して配置された位置決め機構の一例を示す図である。図１２Ｆに示すように、パッド４１０とパッド４１１が近接して配置されている場合において、パッド４１１におけるパッド４１０に近接する側に位置決め機構１２００を設けることができる。このように、パッド４１１におけるパッド４１０に近接する側に位置決め機構１２００を設けることにより、半田３０１がパッド４１１を超えてパッド４１０まで塗れ広がってしまうことを防ぐことができる。図１２Ｅに示した位置決め機構１２１０を設ける場合についても同様である。
以上、本実施形態について説明した。本実施形態によれば、ピラーバンプ２１０の断面積に対するパッド４１０の面積の比より、ストライプバンプ２１１の断面積に対するパッド４１１の面積の比の方が大きくなっている。これにより、ストライプバンプ２１１に形成された半田３０１の塗れ広がりは、ピラーバンプ２１０に形成された半田３００よりも大きくなる。従って、バンプとパッドの面積の比がピラーバンプ２１０とストライプバンプ２１１で同程度の場合と比較して、ストライプバンプ２１１の沈み込み量が大きくなり、ピラーバンプ２１０とパッド４１０の接続性を向上させることが可能となる。なお、パッド４１１の面積は、例えば、図７〜図１１に示したようなシミュレーションによって算出することができる。
また、図１２Ａ〜図１２Ｆに例示したように、パッド４１１上に位置決め機構を設けることにより、バンプ２１１の移動をパッド４１１の所定範囲に制限することができる。従って、バンプ２１１とパッド４１１との接続性を向上させることが可能となる。
また、図１２Ａ〜図１２Ｅに例示したように、対向する２つの辺に沿って位置決め機構を設けることにより、パッド４１１の移動を、２つの辺に囲まれた範囲（所定範囲）に制限することができる。
さらに、図１２Ｂ〜図１２Ｅに例示したように、対向する２つの辺の少なくとも一方の側に半田３０１の流路を形成することにより、半田３０１が塗れ広がる面積を大きくすることができる。
また、図１２Ｆに例示したように、パッド４１１におけるパッド４１０に近接する側に位置決め機構を設けることにより、半田３０１がパッド４１１を超えてパッド４１０まで塗れ広がってしまうことを防ぐことができる。
なお、本実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
例えば、本実施形態では、実装部品をチップ１０１、被実装部品を実装基板１０２として説明したが、実装部品及び被実装部品の組み合わせはこれに限られず、フリップチップ接続可能なものであれば任意の部品を用いることができる。例えば、フリップチップ接続の一形態であるチップオンチップ接続に適用することもできる。即ち、実装部品及び被実装部品がともにチップであってもよい。
また、例えば、本実施形態では、断面積が小さい方のバンプをピラーバンプ、断面積が大きい方のバンプをストライプバンプとしたが、バンプの形状はこれに限られず、任意の形状とすることができる。
１００ 電子装置
１０１，１３００ チップ
１０２，１５００ 実装基板
１０３ 封止樹脂
２００ 表面
２１０，１３０１ バンプ（ピラーバンプ）
２１１，１３０２ バンプ（ストライプバンプ）
３００，３０１，１４００，１４０１ 半田
４００ 表面
４１０，４１１，１５０１，１５０２ パッド
１２００ 位置決め機構（ソルダーレジスト）
１２１０ 位置決め機構（開口部）

Claims (8)

  1. 実装部品と、前記実装部品が実装される被実装部品とを備える電子装置であって、
    前記実装部品は、
    前記被実装部品と対向する面に、当該面の面内方向における断面が円状である第１のバンプと、前記面内方向における断面積が前記第１のバンプより大きく、前記面内方向における断面が長円状である第２のバンプとを備え、
    前記被実装部品は、
    前記実装部品と対向する面に、前記第１のバンプと半田接続される第１のパッドと、前記第２のバンプと半田接続される第２のパッドとを備え、
    前記面内方向における前記第２のバンプの断面積に対する前記第２のパッドの面積の比が、前記面内方向における前記第１のバンプの断面積に対する前記第１のパッドの面積の比より大きい、
    電子装置。
  2. 請求項１に記載の電子装置であって、
    前記被実装部品は実装基板であり、
    前記第２のバンプは、前記実装部品において発生する熱を前記実装基板に放熱するために設けられている、
    電子装置。
  3. 請求項１または２に記載の電子装置であって、
    前記第２のパッドは、前記第２のバンプの移動を前記第２のパッド内の第１の領域に制限するとともに前記第１の領域の外への半田の流路を形成する位置決め機構を有する、
    電子装置。
  4. 請求項３に記載の電子装置であって、
    前記位置決め機構は、前記第２のパッドの前記第１の領域の周囲に設けられたレジストである、
    電子装置。
  5. 請求項３に記載の電子装置であって、
    前記位置決め機構は、前記第２のパッドの前記第１の領域の周囲に設けられた開口部である、
    電子装置。
  6. 請求項３〜５の何れか一項に記載の電子装置であって、
    前記第１の領域は、長手方向及び短手方向を有し、
    前記位置決め機構は、少なくとも、前記第１の領域の長手方向において対向する２つの辺に沿って設けられている、
    電子装置。
  7. 請求項６に記載の電子装置であって、
    前記位置決め機構は、前記２つの辺の少なくとも一方の側に前記流路を形成する、
    電子装置。
  8. 請求項３〜７の何れか一項に記載の電子装置であって、
    前記位置決め機構は、少なくとも、前記第２のパッドにおける前記第１のパッドに近接する側に設けられている、
    電子装置。
JP2013174002A 2013-08-23 2013-08-23 電子装置 Active JP6066324B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013174002A JP6066324B2 (ja) 2013-08-23 2013-08-23 電子装置
TW103128768A TWI590404B (zh) 2013-08-23 2014-08-21 電子裝置
US14/466,021 US9524946B2 (en) 2013-08-23 2014-08-22 Electronic device
CN201410418466.3A CN104427782B (zh) 2013-08-23 2014-08-22 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013174002A JP6066324B2 (ja) 2013-08-23 2013-08-23 電子装置

Publications (2)

Publication Number Publication Date
JP2015041760A JP2015041760A (ja) 2015-03-02
JP6066324B2 true JP6066324B2 (ja) 2017-01-25

Family

ID=52479645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013174002A Active JP6066324B2 (ja) 2013-08-23 2013-08-23 電子装置

Country Status (4)

Country Link
US (1) US9524946B2 (ja)
JP (1) JP6066324B2 (ja)
CN (1) CN104427782B (ja)
TW (1) TWI590404B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681524B (zh) * 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片
JP6963448B2 (ja) 2017-09-13 2021-11-10 太陽誘電株式会社 電子部品
CN108347822B (zh) * 2018-01-31 2020-03-10 维沃移动通信有限公司 一种电路板、终端设备及电路板的制造方法
JPWO2020017582A1 (ja) 2018-07-20 2021-06-24 株式会社村田製作所 モジュール
WO2020022352A1 (ja) 2018-07-27 2020-01-30 株式会社村田製作所 セラミック積層基板、モジュールおよびセラミック積層基板の製造方法
JP2020061406A (ja) 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
JP2021170582A (ja) 2020-04-15 2021-10-28 株式会社村田製作所 増幅モジュール
JP2022011066A (ja) * 2020-06-29 2022-01-17 日本電気株式会社 量子デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111771A (ja) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd 配線基板の接続方法、キャリア基板および配線基板
US7576436B2 (en) * 2002-12-13 2009-08-18 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump
JP4010244B2 (ja) * 2002-12-20 2007-11-21 ヤマハ株式会社 表面実装型パッケージ
JP2005101031A (ja) * 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
US7462942B2 (en) * 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
TWI282159B (en) 2005-12-20 2007-06-01 Internat Semiconductor Technol Thermally enhanced thin flip-chip package
US9941240B2 (en) * 2013-07-03 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor chip scale package and manufacturing method thereof

Also Published As

Publication number Publication date
TWI590404B (zh) 2017-07-01
CN104427782A (zh) 2015-03-18
CN104427782B (zh) 2017-08-11
US20150054178A1 (en) 2015-02-26
US9524946B2 (en) 2016-12-20
TW201508888A (zh) 2015-03-01
JP2015041760A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
JP6066324B2 (ja) 電子装置
JP2011142185A (ja) 半導体装置
KR20150047168A (ko) 반도체 패키지
JP2017168586A (ja) 半導体装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
JP2007027404A (ja) 半導体装置
TWI566352B (zh) 封裝基板及封裝件
TWI770287B (zh) 半導體裝置
KR102025460B1 (ko) 반도체 디바이스
JP5150578B2 (ja) 半導体装置及びその製造方法
KR100671808B1 (ko) 반도체 장치
JP2013125765A (ja) 半導体装置
JP4503611B2 (ja) 半導体装置及びその製造方法
JP2020136624A (ja) 半導体装置
US20240030107A1 (en) Semiconductor device and mounting structure thereof
JP2014120501A (ja) 半導体装置及び半導体装置の製造方法
JP2007189084A (ja) 半導体装置
JP2009130074A (ja) 半導体装置
JP4712426B2 (ja) 半導体装置
JP2007027403A (ja) 半導体装置
KR101871553B1 (ko) 반도체 디바이스
JP2010245180A (ja) 半導体装置及びパッケージ基板
JP6254807B2 (ja) 半導体装置および電子機器
JP5390494B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161215

R150 Certificate of patent or registration of utility model

Ref document number: 6066324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150