JP2009239240A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009239240A5 JP2009239240A5 JP2008110464A JP2008110464A JP2009239240A5 JP 2009239240 A5 JP2009239240 A5 JP 2009239240A5 JP 2008110464 A JP2008110464 A JP 2008110464A JP 2008110464 A JP2008110464 A JP 2008110464A JP 2009239240 A5 JP2009239240 A5 JP 2009239240A5
- Authority
- JP
- Japan
- Prior art keywords
- land
- resist
- rectangular
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 93
- 229910000679 solder Inorganic materials 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 42
- 238000006073 displacement reaction Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 240000004282 Grewia occidentalis Species 0.000 description 9
- 230000037250 Clearance Effects 0.000 description 1
- 230000035512 clearance Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Description
本発明は、BGAなどの表面実装デバイスが実装されるプリント基板および表面実装デバイスの実装構造体に関する。
近年、電子機器の小型化・高機能化に伴い、半田付け電極を底面に設けた表面実装型ICパッケージ、例えば、BGA(Ball Grid Array)型やLGA(Land Grid Array)型のCSP(Chip Size Package)による電子部品実装が多く行われている。
図13は、従来のBGAパッケージの半導体装置を実装するプリント基板101aの接続部分の構成を示す平面図である。プリント基板101aは、絶縁基板(図示せず)を有し、絶縁基板上に半導体装置(図示せず)とバンプを介して接続される矩形のランド103が配置されている。また、絶縁基板上には、ランド103を露出するように、ランド103より大きい開口部104aが設けられたレジスト102aが配置されている。つまり、ランド103とレジスト102aには、隙間105aが生じている。
図13に示す構成では、バンプが隙間105aに入り込むことにより、バンプとランド103の接合性が比較的強い。しかし、レジスト102aとランド103との位置関係がずれると、ランド103がレジスト102aに覆われることになり、バンプとの接続面積が減少する。そのため、半導体装置と絶縁基板との接合が弱くなり、例えば落下衝撃時に断線が生じやすくなる。
図14は、従来の別の構成におけるBGAパッケージの半導体装置を実装するプリント基板101bの接続部分の構成を示す平面図である。プリント基板101bは、絶縁基板(図示せず)を有し、絶縁基板上には、ランド103と、ランド103の端部を覆い、ランド103より小さい開口部104bが設けられたレジスト102bとが配置されている。ランド103は、中心領域が開口部104bにより露出され、中心領域より外側の領域はレジスト102bに覆われている。
図14に示す構成では、レジスト102bとランド103の位置ずれが生じても、位置ずれにより、レジスト102に覆われる領域の分だけ、レジスト102bに覆われていた領域のランドが露出されることになり、ランド103のバンプとの接続面積が減少しない。しかし、この構成では、バンプがランド103と面接合するため、例えば落下衝撃時にバンプとランド103との間に、剥離が生じやすくなる。
これら問題を解決するプリント基板の接続部分の構成が提案されている(例えば、特許文献1参照)。図15は、この問題を解決するためのBGAパッケージの半導体装置を実装するプリント基板101cの接続部分の構成を示す平面図である。プリント基板101cは、絶縁基板(図示せず)を有し、絶縁基板上には、ランド103と、楕円形の開口部104cが設けられたレジスト(図15のドットハッチングの領域)102cが配置されている。ランド103は、四隅がレジスト102cにより覆われている。また、ランドの辺部分は、レジスト102cとの間に隙間105cが生じている。つまり、ランドの辺部分では図13に示す構成であり、ランドの四隅では図14に示す構成である。
図15に示す構成により、ランドの辺部分では、隙間105cにバンプが入り込むことにより、バンプと、ランド103との間の接合性を高めることができる。また、ランドの四隅ではランド103がレジスト102cに覆われているため、ランド103と絶縁基板との接合強度を高めることができる。また、レジスト102cとランド103との位置ずれが生じても、ランドのバンプとの接続面積の減少を緩やかにすることができる。
特開2006−24858号公報
しかしながら、上記構成においても、レジスト102cとランド103との位置ずれにより、ランド103におけるバンプとの接続面積が減少する。また、位置ずれが生じることにより、ランド103の隅部がレジスト102cから露出されやすくなり、ランド103が絶縁基板から剥離されやすくなる。
本発明は、上記問題を解決するためになされたものであり、位置ずれが生じてもランドのバンプとの接続面積が低下し難く、ランドと半導体装置との間の電気的接続が安定するプリント基板およびそのプリント基板を有する表面実装デバイスの実装構造体を提供することを目的とする。
本発明のプリント基板は、絶縁基板と、前記絶縁基板の表面に配置された基板側ランドと、前記絶縁基板の表面に配置され、開口部が形成されたレジストとを備え、前記基板側ランドが前記開口部から露出される。上記課題を解決するために、前記基板側ランドおよび前記レジストの開口部はそれぞれ矩形状からなり、前記基板側ランドの一方向の両端部が前記レジストで覆われ、かつ、他方向の両端部は前記レジストとの間に隙間が生じていることを特徴とする。
本発明の半導体装置は、半導体チップと、前記半導体チップの表面に配置された半導体装置側ランドと、前記半導体チップの表面に配置され、開口部が形成されたレジストとを備え、前記半導体装置側ランドが前記開口部から露出される。上記課題を解決するために、前記半導体装置側ランドおよび前記レジストの開口部はそれぞれ矩形状からなり、前記半導体装置側ランドの一方向の両端部が前記レジストで覆われ、他方向の両端部は前記レジストとの間に隙間が生じていることを特徴とする。
本発明の表面実装デバイスの実装構造体は、上記記載のプリント基板と、上記記載の半導体装置と、前記基板側ランドと前記半導体装置側ランドとを接続するはんだボールとを備える。
本発明におけるプリント基板は、絶縁基板の表面に配置された基板側ランドと、その絶縁基板の表面に配置され、開口部が形成されたレジストとを備え、基板側ランドが開口部から露出されたプリント基板であって、基板側ランドおよびレジストの開口部はそれぞれ矩形状からなり、基板側ランドの一方向の両端部がレジストで覆われ、かつ、他方向の両端部はレジストとの間に隙間が生じている構成である。この構成により、基板側ランドとレジストの開口部との間で位置ずれが生じてもランドのはんだボールによる接続面積が低下し難く、ランドと半導体装置との間の電気的接続が安定するプリント基板およびそのプリント基板を有する表面実装デバイスの実装構造体を提供することができる。
本発明のプリント基板、半導体装置および表面実装デバイスの実装構造体は、上記構成を基本として種々の態様をとることができる。すなわち、上記プリント基板において、前記基板側ランドは、前記一方向の長さが前記他の方向の長さよりも長く、前記開口部は、前記一方向の長さが前記他の方向の長さよりも短く、前記一方向と前記他の方向とが直交する構成にすることができる。この構成により、一方向と他の方向が直交することにより、同じ基板側ランド配置用のスペースであれば、位置ずれの猶予量を上げることができる。
また、前記基板側ランドは矩形状であり、前記開口部は矩形状であり、前記基板側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることができる。この構成により、位置ずれが生じてもランドのはんだボールによる接続面積が変わらない。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。
また、前記基板側ランドは楕円形状であり、前記開口部は矩形状であり、前記基板側ランドの長軸方向の両端部は、前記レジストに覆われている構成にすることができる。また、前記基板側ランドは矩形状であり、前記開口部は楕円形状であり、前記基板側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることもできる。これらの構成においても、位置ずれが生じても基板側ランドのはんだボールとの接続面積の減少量を抑えることができる。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。
また、上記半導体装置において、前記半導体装置側ランドは、前記一方向の長さが前記他の方向の長さよりも長く、前記開口部は、前記一方向の長さが前記他の方向の長さよりも短く、前記一方向と前記他の方向とが直交する構成にすることができる。この構成により、一方向と他の方向が直交することにより、同じ半導体装置側ランド配置用のスペースであれば、位置ずれの猶予量を上げることができる。
また、前記半導体装置側ランドは矩形状であり、前記開口部は矩形状であり、前記半導体装置側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることができる。この構成により、位置ずれが生じてもランドのはんだボールによる接続面積が変わらない。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。
また、前記半導体装置側ランドは楕円形状であり、前記開口部は矩形状であり、前記半導体装置側ランドの長軸方向の両端部は、前記レジストに覆われている構成にすることができる。また、前記半導体装置側ランドは矩形状であり、前記開口部は楕円形状であり、前記半導体装置側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることもできる。これらの構成においても、位置ずれが生じても半導体装置側ランドのはんだボールとの接続面積の減少量を抑えることができる。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。
以下、本発明の実施の形態について説明する。
(実施の形態1)
図1は、本発明の実施の形態1に係る表面実装デバイスの実装構造体1の構成を示す平面図である。表面実装デバイスの実装構造体1は、プリント基板2に半導体装置3が実装された構成である。プリント基板2は、エポキシ樹脂などの絶縁基板と、絶縁基板上に敷設された配線(図示せず)と、配線およびプリント基板2上に配置されたレジストとを有する。配線は、銅などで形成されている。また、配線の端部には、半導体装置3と接続するためのランド(図1には図示せず)が形成されている。
図1は、本発明の実施の形態1に係る表面実装デバイスの実装構造体1の構成を示す平面図である。表面実装デバイスの実装構造体1は、プリント基板2に半導体装置3が実装された構成である。プリント基板2は、エポキシ樹脂などの絶縁基板と、絶縁基板上に敷設された配線(図示せず)と、配線およびプリント基板2上に配置されたレジストとを有する。配線は、銅などで形成されている。また、配線の端部には、半導体装置3と接続するためのランド(図1には図示せず)が形成されている。
半導体装置3は、半導体チップ15の底面にレジスト16と、プリント基板2と電気的に接続するための長方形ランド17が形成されている。半導体装置3は、例えば、BGA型やLGA型のCSPによりパッケージ化されている。半導体装置3に設けられた接続端子は、プリント基板2に形成されたランドとはんだボールを介して接続されている。
図2Aは、プリント基板2における長方形ランド13が配置された領域の構成を示す平面図である。長方形ランド13は、長方形に形成されている。レジスト12には、長方形の開口部21が形成されている。
長方形ランド13は、図2Aに示すように、レジスト12の開口部21から一部が露出されている。長方形ランド13の長手方向と、レジスト12の開口部21の長手方向は、直交している。このため、長方形ランド13の長手方向において、長方形ランド13の両端部はレジスト12に覆われている。つまり、長方形ランド13の四隅は、レジスト12に覆われている。一方、長方形ランド13の短手方向において、前記レジスト12の開口部21により露出された長方形ランド13の両端部は、レジスト12との間に隙間(クリア)14が生じている。
図2Bは、半導体装置3における長方形ランド17が配置された領域の構成を示す平面図である。長方形ランド17は、長方形に形成されている。レジスト16には、長方形の開口部22が形成されている。
長方形ランド17は、図2Bに示すように、レジスト16の開口部22から一部が露出されている。長方形ランド17の長手方向と、レジスト16の開口部22の長手方向は、直交している。このため、長方形ランド17の長手方向において、長方形ランド17の両端部はレジスト16に覆われている。つまり、長方形ランド17の四隅は、レジスト16に覆われている。一方、長方形ランド17の短手方向において、前記レジスト16の開口部22により露出された長方形ランド17の両端部は、レジスト16との間に隙間(クリア)18が生じている。
図3は、図1における表面実装デバイスの実装構造体1のA−A線に沿った断面の一部部分を示す拡大図である。また、図3は、図2Aおよび図2Bにおける長方形ランド13、17のC−C線に沿った断面に対応する。絶縁基板11上にレジスト12と長方形ランド13が配置されている。絶縁基板11は、多層化されていてもよい。長方形ランド13は、絶縁基板11が多層化されている場合、例えば絶縁基板11に形成されたビア(図示せず)に接続され、絶縁基板11の内部の層における配線と接続されている。レジスト12は、絶縁基板11の表面に敷設された配線の酸化防止、配線の他の部品との絶縁性を確保するために設けられている。レジスト12には、ソルダーレジストを用いることができる。
半導体チップ15には、集積回路(図示せず)が配置されている。長方形ランド17は、集積回路の電極と接続されている。レジスト16は、長方形ランド17間で導通しないように、半導体チップ15の面に配置されている。長方形ランド13と長方形ランド17とは、はんだボール19により接続されている。
図3において、長方形ランド13とレジスト12との間には図2Aに示したような隙間14が生じている。このため、はんだボール19は、隙間14に流れ込み、長方形ランド13の側面にまで濡れ広がる。このため、アンカー効果により、長方形ランド13とはんだボール19との接合強度が高まる。
同様に、長方形ランド17とレジスト16との間には図2Bに示したような隙間18が生じている。このため、アンカー効果により、長方形ランド17とはんだボール19との接合強度が高まる。
図4は、図1における表面実装デバイスの実装構造体1のB−B線に沿った断面図である。また、図4は、図2Aおよび図2Bにおける長方形ランド13、17のD−D線に沿った断面に対応する。図4において、レジスト12は、図2Aに示したように、長方形ランド13の一部を覆うように配置されている。特に、長方形ランド13の四隅をレジスト12が覆っている。このため、長方形ランド13と絶縁基板11との接合強度が高まり、長方形ランド13が絶縁基板11から剥離し難い。
同様に、レジスト16は、図2Bに示したように、長方形ランド17の一部を覆うように配置されている。このため、長方形ランド17と半導体チップ15との接合強度が高まり、長方形ランド17が半導体チップ15から剥離し難い。
このように構成されたプリント基板2における長方形ランド13のランドプル強度を測定した。ランドの一辺を0.43mmとした場合に、図13に示した従来の構成のランド108と比較して、25%ランドプル強度が向上した。
以上のように、本実施の形態に係る表面実装デバイスの実装構造体1は、一方向では長方形ランド13の両端部がレジスト12により覆われ、他方向では長方形ランド13とレジスト12との間に隙間が設けられた構成である。このため、長方形ランド13とはんだボール19との接合強度および長方形ランド13とプリント基板2との接合強度の両方について、剥離が生じない程度に高めることができる。
また、一方向では長方形ランド17の両端部がレジスト16により覆われ、他方向では長方形ランド17とレジスト16との間に隙間が設けられた構成である。このため、長方形ランド17とはんだボール19との接合強度および長方形ランド17と半導体チップ15との接合強度の両方について、剥離が生じない程度に高めることができる。
次に、長方形ランド13とレジスト12の位置ずれについて説明する。図5は、本実施の形態において、レジスト12が長方形ランド13に対して下にずれた場合の位置関係を示す平面図である。なお、図5において、位置ずれが生じていない図2Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21bは、レジスト12が長方形ランド13に対して紙面下(矢印A)方向にずれたために開口部21からずれて位置している。なお、ここで説明する位置ずれは、位置ずれが生じても、ずれ開口部21bにより長方形ランド13の四隅のいずれもが露出されない範囲内である。
この場合は、ずれ開口部21bは、開口部21に対して、長方形ランド13とレジスト12との隙間14の大きさが変化するだけで、露出されている長方形ランド13の領域は、変化しない。レジスト12が上にずれても同様である。つまり、長方形ランド13に対してレジスト12が上下方向にずれても、長方形ランド13とはんだボール19との接触面積は変化しない。
図6は、本実施の形態において、レジスト12が長方形ランド13に対して左にずれた場合の位置関係を示す平面図である。なお、図6において、位置ずれが生じていない図2Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21cは、レジスト12が長方形ランド13に対して紙面左(矢印B)方向にずれたために開口部21からずれて位置している。
この場合は、ずれ開口部21cから露出された長方形ランド13の面積は、ずれ開口部21cの短辺の長さa2と長方形ランド13の短辺の長さbを掛けた値で表わされる。一方、位置ずれが生じていない場合に、開口部21から露出された長方形ランド13の面積は、開口部21の短辺の長さa1と長方形ランド13の短辺の長さbを掛けた値で表わされる。長方形ランド13とレジスト12の位置ずれにより開口部の短辺の長さは変化しないので、開口部21の短辺の長さa1とずれ開口部21cの短辺の長さa2の長さは等しい。
したがって、ずれ開口部21cから露出された長方形ランド13の面積は、開口部21から露出された長方形ランド13の面積と等しい。レジスト12が右にずれても同様である。つまり、長方形ランド13に対してレジスト12が左右方向にずれても、長方形ランド13とはんだボール19との接触面積は変化しない。
以上のことにより、長方形ランド13に対してレジスト12が上下方向、左右方向にずれても長方形ランド13とはんだボール19との接触面積は変化しない。つまり、本実施の形態において、長方形ランド13に対しレジスト12がどの向きにずれても接触面積は変化しない。このため、長方形ランド13とはんだボール19とが安定して接合することができる。
また、上記位置ずれが生じても、一方向(紙面左右方向(図2AにおけるD−D線方向))において、長方形ランド13の四隅がレジスト12に覆われているため、長方形ランド13と絶縁基板11との接合強度が高まり、長方形ランド13が絶縁基板11から剥離し難い。また、他方向(紙面上下方向(図2AにおけるC−C線方向))では、長方形ランド13とレジスト12との間に隙間14が生じているため、アンカー効果により、長方形ランド13とはんだボール19との接合強度が高まる。
また、長方形ランド17とレジスト16との位置ずれについても、長方形ランド13とレジスト12の場合と同様であり、位置ずれが生じても、長方形ランド17とはんだボール19との接触面積は変化しない。このため、長方形ランド17とはんだボール19とが安定して接合することができる。
また、上記位置ずれが生じても、図2BにおけるD−D線方向では、長方形ランド17の四隅がレジスト16に覆われているため、長方形ランド17と半導体チップ15との接合強度が高まり、長方形ランド17が半導体チップ15から剥離し難い。また、図2BにおけるC−C線方向では、長方形ランド17とレジスト16との間に隙間18が生じているため、アンカー効果により、長方形ランド17とはんだボール19との接合強度が高まる。
(実施の形態2)
図7Aは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における絶縁基板上の楕円ランド31が配置された領域の構成を示す平面図である。また、図7Bは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における半導体チップ上の楕円ランド32が配置された領域の構成を示す平面図である。本実施の形態は、実施の形態1における長方形ランド13が楕円形の楕円ランド31に、長方形ランド17が楕円ランド32に置き換わった構成であり、他の構成は実施の形態1と同様である。本実施の形態において、実施の形態1と同一の構成要素については、同一の符号を付して説明を省略する。
図7Aは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における絶縁基板上の楕円ランド31が配置された領域の構成を示す平面図である。また、図7Bは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における半導体チップ上の楕円ランド32が配置された領域の構成を示す平面図である。本実施の形態は、実施の形態1における長方形ランド13が楕円形の楕円ランド31に、長方形ランド17が楕円ランド32に置き換わった構成であり、他の構成は実施の形態1と同様である。本実施の形態において、実施の形態1と同一の構成要素については、同一の符号を付して説明を省略する。
図7Aに示すように、楕円ランド31は、楕円形状であり、長軸方向(F−F線方向)が開口部21の長手方向(E−E線方向)に対して垂直方向となるように配置されている。E−E線方向における表面実装デバイスの実装構造体の断面は、図3と同様(長方形ランド13が楕円ランド31に置き換わった)の構成であり、楕円ランド31とレジスト12との間に隙間14が生じている。このため、アンカー効果により、楕円ランド31とはんだボール19との接合強度が高まる。
また、F−F線方向における表面実装デバイスの実装構造体の断面は、図4と同様(長方形ランド13が楕円ランド31に置き換わった)に楕円ランド31がレジスト12に覆われた構成である。このため、楕円ランド31と絶縁基板11との接合強度が高まり、楕円ランド31が絶縁基板11から剥離し難い。
図7Bに示すように、楕円ランド32は、楕円形状であり、長軸方向(F−F線方向)が開口部22の長手方向(E−E線方向)に対して垂直方向となるように配置されている。E−E線方向における表面実装デバイスの実装構造体の断面は、図3と同様(長方形ランド17が楕円ランド32に置き換わった)の構成であり、楕円ランド32とレジスト16との間に隙間18が生じている。このため、アンカー効果により、楕円ランド32とはんだボール19との接合強度が高まる。
また、F−F線方向における表面実装デバイスの実装構造体の断面は、図4と同様(長方形ランド17が楕円ランド32に置き換わった)に楕円ランド32がレジスト16に覆われた構成である。このため、楕円ランド32と半導体チップ15との接合強度が高まり、楕円ランド32が半導体チップ15から剥離し難い。
以上のように、本実施の形態に係る表面実装デバイスの実装構造体は、一方向では楕円ランド31の両端部がレジスト12により覆われ、他方向では楕円ランド31の短軸方向の両端部とレジスト12との間に隙間が設けられた構成である。このため、楕円ランド31とはんだボール19との接合強度および楕円ランド31と絶縁基板11との接合強度の両方について、剥離が生じない程度に高めることができる。
また、本実施の形態に係る表面実装デバイスの実装構造体は、一方向では楕円ランド32の両端部がレジスト16により覆われ、他方向では楕円ランド32の短軸方向の両端部とレジスト16との間に隙間が設けられた構成である。このため、楕円ランド32とはんだボール19との接合強度および楕円ランド32と半導体チップ15との接合強度の両方について、剥離が生じない程度に高めることができる。
図8は、本実施の形態において、レジスト12が楕円ランド31に対して下にずれた場合の位置関係を示す平面図である。なお、図8において、位置ずれが生じていない図7Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21dは、レジスト12が楕円ランド31に対して紙面下(矢印C)方向にずれたために開口部21からずれて位置している。
この場合は、ずれ開口部21dは、開口部21に対して、楕円ランド31とレジスト12との隙間14の大きさが変化するだけで、露出されている楕円ランド31の領域は、変化しない。レジスト12が上にずれても同様である。つまり、楕円ランド31に対してレジスト12が上下方向にずれても、楕円ランド31とはんだボール19との接触面積は変化しない。
図9は、本実施の形態において、レジスト12が楕円ランド31に対して、左にずれた場合の位置関係を示す平面図である。なお、図9において、位置ずれが生じていない図7Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21eは、レジスト12と楕円ランド31との位置関係が紙面左(矢印D)方向にずれたために開口部21からずれて位置している。なお、ここで説明する位置ずれは、位置ずれが生じても、ずれ開口部21eにより楕円形状の楕円ランド31の長軸方向における端部が露出しない範囲内である。
図9において、楕円ランド31の開口部21では露出されるが、ずれ開口部21eではレジスト12に覆われる領域を第1領域33と称する。また、楕円ランド31の開口部21ではレジスト12に覆われるが、ずれ開口部21eでは露出されている領域を第2領域34と称する。
この場合は、ずれ開口部21eから露出された楕円ランド31は、開口部21により露出された場合と比べて、第1領域33がレジスト12により覆われ、第2領域34がレジスト12から露出されている。第1領域33と第2領域34は、楕円ランド31の長軸方向における端部がレジスト12に覆われた範囲内であれば、面積の差が小さい。そのため、ずれ開口部21eにより露出された楕円ランド31の面積は、開口部21により露出された楕円ランド31の面積とほぼ同じである。なお、レジスト12が右にずれても同様である。つまり、楕円ランド31に対してレジスト12が左右方向にずれても、楕円ランド31とはんだボール19との接触面積はほとんど変化しない。
以上のことにより、楕円ランド31に対してレジスト12が上下方向、左右方向にずれても楕円ランド31とはんだボール19との接触面積はほとんど変化しない。つまり、本実施の形態において、楕円ランド31に対しレジスト12がどの向きにずれても接触面積はほとんど変化しない。このため、楕円ランド31とはんだボール19とが安定して接合することができる。
また、上記位置ずれが生じても、一方向(紙面左右方向(図7AにおけるF−F線方向))では楕円ランド31の長軸方向の端部がレジスト12に覆われているため、楕円ランド31と絶縁基板11との接合強度が高まり、楕円ランド31が剥離し難い。また、他方向(紙面上下方向(図7AにおけるE−E線方向))では、楕円ランド31とレジスト12との間に隙間14が生じているため、アンカー効果により、楕円ランド31とはんだボール19との接合強度が高まる。
また、楕円ランド32とレジスト16との位置ずれにおいても、楕円ランド31とレジスト12の場合と同様であり、位置ずれが生じても、楕円ランド32とはんだボール19との接触面積はほとんど変化しない。このため、楕円ランド32とはんだボール19とが安定して接合することができる。
また、上記位置ずれが生じても、一方向(紙面左右方向(図7BにおけるF−F線方向))では楕円ランド32の長軸方向の端部がレジスト16に覆われているため、楕円ランド32と半導体チップ15との接合強度が高まり、楕円ランド32が剥離し難い。また、他方向(紙面上下方向(図7BにおけるE−E線方向))では、楕円ランド32とレジスト16との間に隙間18が生じているため、アンカー効果により、楕円ランド32とはんだボール19との接合強度が高まる。
なお、本実施の形態において、楕円ランド31、32の形状が楕円であり、レジスト12、16の開口部21、22の形状が長方形である例を示したが、楕円ランド31、32の形状が長方形であり、レジスト12、16の開口部21、22の形状が楕円であってもよい。
なお、実施の形態1および2において、レジストの開口部が長方形である構成を示したが、これに限定されず、楕円形状や正方形であってもよい。また、ランド形状が長方形や楕円形状であってもよい。すなわち、ランドがレジストの開口部に対して、一方向においては、ランドの両端部がレジストによって覆われており、他方向においては、ランドとレジストとの間に隙間が生じている構成であればよい。このような構成であれば、上記効果を有する。
なお、実施の形態1および2において、長手方向(長軸方向)と短手方向(短軸方向)が直交する場合を例に示したが必ずしも直交する必要はない。ただし、レジストとの位置ずれの猶予量、ランドとはんだボールとの接触領域の形状との観点から直交していることが好ましい。
また、実施の形態1において、プリント基板側の長方形ランド13に対する隙間14の位置と、半導体装置側の長方形ランド17に対する隙間18の位置が同じ方向として上下で対面するように配置した(レジストによって覆われた長方形ランド13、17の両端部も同じ方向となって上下で対面する)場合について説明した。しかし、この例に限定されず、異なる方向に位置する構成にすることができる。図10は、半導体装置3bの長方形ランド17bが配置された領域の構成を示す平面図である。この半導体装置3bに実装されるプリント基板2のランドが配置された領域の構成は、図2Aに示した構成である。
図11は、プリント基板2に半導体装置3bが実装された表面実装デバイスの実装構造体1bのD−D線に沿った断面図である。また、図12は、プリント基板2に半導体装置3bが実装された表面実装デバイスの実装構造体1bのC−C線に沿った断面図である。図12に示すように、表面実装デバイスの実装構造体1bのC−C断面においては、半導体装置側の長方形ランド17bとレジスト16bとの間に隙間18が生じておらず、プリント基板側の長方形ランド13とレジスト12との間に隙間14が生じている。一方、図11に示すように、表面実装デバイスの実装構造体1bのD−D断面においては、半導体装置側の長方形ランド17bとレジスト16bとの間に隙間18bが生じており、プリント基板側の長方形ランド13とレジスト12との間に隙間が生じていない。
図4に示すように、レジスト12、16で覆われた長方形ランド13、17の両端部が同じ方向にされて上下で対面するように配置されると、例えばレジスト12が右に、レジスト16が左に位置ずれがあった場合に、長方形ランド13、17の露出される位置がずれる。このため、はんだボール19が歪む。
一方、表面実装デバイスの実装構造体1bにおいては、図11、12に示すように、プリント基板側の長方形ランド13とレジスト12間の隙間14の位置と半導体装置側の長方形ランド17とレジスト16b間の隙間18の位置を異なる方向として、隙間14が長方形ランド17bを覆うレジスト16bに対面し、隙間18bが長方形ランド13を覆うレジスト12に対面するように配置することにより、上記のように長方形ランドに対してレジストの開口部が紙面の上下、左右にずれてもそのずれ方向に隙間14、18bが設けられているため、隙間14、18bが設けられている側の長方形ランド13、17bの露出位置は、変化しない。したがって、プリント基板側および半導体装置側における長方形ランド13、17bの露出されている位置の相対的なずれは小さい。このため、はんだボール19の歪が減り、長方形ランド13、17bがはんだボール19により安定して接合される。
また、表面実装デバイスの実装構造体1bにおいても、図10に示すように、一方向では長方形ランド17bの両端部がレジスト16bにより覆われ、他方向では長方形ランド17bの両端部とレジスト16bとの間に隙間18bが設けられた構成である。このため、長方形ランド17bとはんだボール19との接合強度および長方形ランド17bと半導体チップ15bとの接合強度の両方について、剥離が生じない程度に高めることができる。
このように、長方形ランド17bの長手方向と長方形ランド13の長手方向を直交させても、同様にはんだボール19による長方形ランド13、17bとの接合強度は高い。
なお、ランドの露出されている位置の相対的なずれは、実施の形態2におけるプリント基板側の楕円ランド31と、半導体装置側の楕円ランド32においても同様である。また、はんだボール19によるランドとの接合強度においても、楕円ランド31の長軸方向と、楕円ランド32の長軸方向とが直交していても、長軸の方向が一致している場合と同程度の強度を有する。
また、本実施の形態1、2において、プリント基板側および半導体装置側のランドが共に、一方向では端部がレジストに覆われ、他方向ではレジストとの間に隙間が生じた構成について説明した。しかし、本発明は、プリント基板側および半導体装置側のランドの少なくとも一方が一方向では端部がレジストに覆われ、他方向ではレジストとの間に隙間が生じた構成であればよい。
どちらか一方のランドがこのような構成であれば、このような構成の側において、ランドと半導体チップまたは絶縁基板との接合強度を確保することができる。すなわち、半導体チップまたは絶縁基板に備えるランドとはんだボールとの接合部において、ランドの側面にまではんだボールが濡れ広がり接合強度を確保することができる。したがって、半導体装置とプリント基板との安定した接合強度を確保することができる。
本発明の表面実装デバイスの実装構造体は、半導体装置とプリント基板のランドとの接続強度を高めることができるという効果を有し、BGAパッケージの半導体装置の実装構造体として利用可能である。
1、1b 表面実装デバイスの実装構造体
2 プリント基板
3、3b 半導体装置
11 絶縁基板
12、16、16b レジスト
13、17、17b 長方形ランド
14、18、18b 隙間
15、15b 半導体チップ
19 はんだボール
21、22、22b 開口部
21b、21c、21d、21e ずれ開口部
31、32 楕円ランド
33 第1領域
34 第2領域
2 プリント基板
3、3b 半導体装置
11 絶縁基板
12、16、16b レジスト
13、17、17b 長方形ランド
14、18、18b 隙間
15、15b 半導体チップ
19 はんだボール
21、22、22b 開口部
21b、21c、21d、21e ずれ開口部
31、32 楕円ランド
33 第1領域
34 第2領域
Claims (6)
- 絶縁基板と、
前記絶縁基板の表面に配置された基板側ランドと、
前記絶縁基板の表面に配置され、開口部が形成されたレジストとを備え、
前記基板側ランドが前記開口部から露出されたプリント基板において、
前記基板側ランドおよび前記レジストの開口部はそれぞれ矩形状からなり、
前記基板側ランドの一方向の両端部が前記レジストで覆われ、かつ、他方向の両端部は前記レジストとの間に隙間が生じていることを特徴とするプリント基板。 - 前記基板側ランドは、前記一方向の長さが前記他方向の長さよりも長く形成されていることを特徴とする請求項1記載のプリント基板。
- 半導体チップと、
前記半導体チップの表面に配置された半導体装置側ランドと、
前記半導体チップの表面に配置され、開口部が形成されたレジストとを備え、
前記半導体装置側ランドが前記開口部から露出された半導体装置であって、
前記半導体装置側ランドおよび前記レジストの開口部はそれぞれ矩形状からなり、
前記半導体装置側ランドの一方向の両端部が前記レジストで覆われ、他方向の両端部は前記レジストとの間に隙間が生じていることを特徴とする半導体装置。 - 前記半導体装置側ランドは、前記一方向の長さが前記他方向の長さよりも長く形成されていることを特徴とする請求項3記載の半導体装置。
- 請求項1〜2のいずれかに記載のプリント基板と、
請求項3〜4のいずれかに記載の半導体装置と、
前記プリント基板の基板側ランドと前記半導体装置の半導体装置側ランドとを接続するはんだボールとを備えた表面実装デバイスの実装構造体。 - 請求項1〜2のいずれかに記載のプリント基板の基板側ランドの一方向と請求項3〜4のいずれかに記載の半導体装置の半導体装置側ランドの一方向を直交させた状態で、そのプリント基板側ランドと半導体装置側ランドとをはんだボールにより接続したことを特徴とする表面実装デバイスの実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110464A JP5053919B2 (ja) | 2008-03-07 | 2008-04-21 | 表面実装デバイスの実装構造体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008058263 | 2008-03-07 | ||
JP2008058263 | 2008-03-07 | ||
JP2008110464A JP5053919B2 (ja) | 2008-03-07 | 2008-04-21 | 表面実装デバイスの実装構造体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009239240A JP2009239240A (ja) | 2009-10-15 |
JP2009239240A5 true JP2009239240A5 (ja) | 2011-05-12 |
JP5053919B2 JP5053919B2 (ja) | 2012-10-24 |
Family
ID=41252793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110464A Expired - Fee Related JP5053919B2 (ja) | 2008-03-07 | 2008-04-21 | 表面実装デバイスの実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5053919B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9345148B2 (en) * | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
JP5776373B2 (ja) * | 2011-06-29 | 2015-09-09 | 株式会社デンソー | 電子装置 |
JP5980634B2 (ja) | 2012-09-14 | 2016-08-31 | 富士通コンポーネント株式会社 | プリント基板 |
WO2023286475A1 (ja) * | 2021-07-13 | 2023-01-19 | 株式会社村田製作所 | 回路基板及び電子部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297889A (ja) * | 1998-04-16 | 1999-10-29 | Sony Corp | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 |
CN100482041C (zh) * | 2002-05-17 | 2009-04-22 | 日本电气株式会社 | 印刷布线板 |
JP2007005452A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
-
2008
- 2008-04-21 JP JP2008110464A patent/JP5053919B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7005750B2 (en) | Substrate with reinforced contact pad structure | |
US6734557B2 (en) | Semiconductor device | |
KR100832651B1 (ko) | 인쇄회로기판 | |
JP5107959B2 (ja) | 基板 | |
TWI399146B (zh) | 一種印刷電路板及其製作方法和球柵陣列焊盤圖案 | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007088313A (ja) | 半導体装置 | |
US8963327B2 (en) | Semiconductor device including wiring board with semiconductor chip | |
JP2011142185A (ja) | 半導体装置 | |
KR20080057174A (ko) | 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
KR100826988B1 (ko) | 인쇄회로기판 및 이를 이용한 플립 칩 패키지 | |
KR101060936B1 (ko) | 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법 | |
JP5053919B2 (ja) | 表面実装デバイスの実装構造体 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2009239240A5 (ja) | ||
JP2007005452A (ja) | 半導体装置 | |
JP5159750B2 (ja) | 半田ボール及び半導体パッケージ | |
JP5466218B2 (ja) | 半導体パッケージ | |
JP6724808B2 (ja) | 電子装置 | |
JP2004128290A (ja) | 半導体装置 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
JP2010161295A (ja) | プリント基板およびこれを備えた半導体装置 | |
JP2009076569A (ja) | 半導体パッケージ、実装基板、およびこれらを含む半導体装置 | |
JP2006261549A (ja) | 半導体装置 |