JP2006261549A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006261549A
JP2006261549A JP2005079603A JP2005079603A JP2006261549A JP 2006261549 A JP2006261549 A JP 2006261549A JP 2005079603 A JP2005079603 A JP 2005079603A JP 2005079603 A JP2005079603 A JP 2005079603A JP 2006261549 A JP2006261549 A JP 2006261549A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
solder resist
external connection
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005079603A
Other languages
English (en)
Other versions
JP4828139B2 (ja
Inventor
Takao Nishimura
隆雄 西村
Akira Takashima
晃 高島
Kazunari Kosakai
一成 小酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005079603A priority Critical patent/JP4828139B2/ja
Publication of JP2006261549A publication Critical patent/JP2006261549A/ja
Application granted granted Critical
Publication of JP4828139B2 publication Critical patent/JP4828139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】表面実装型半導体装置において、実装基板との接合を目視確認できる半導体装置を提供する。
【解決手段】半導体装置において、通常外部接続端子２２以外の接合面はソルダーレジスト３２により覆われているが、本発明においては、基板１０端部から外部接続端子２２の位置の領域にはソルダーレジスト３２が配設されていないため、半導体装置が実装基板に実装された状態において、半導体装置の外部接続端子２２と実装基板との接合部を側面より観察することが可能となる。
【選択図】図２

Description

本発明は半導体装置に関し、特に外部接続用の端子をその下面に有し、マザーボード等に実装する表面実装型の半導体装置に関する。
インターポーザを使用したリードレス型のチップサイズパッケージ（Chip Size Package 以下、CSP）には、リフローソルダリングによりマザーボード等の実装基板に実装するための外部接続用端子として、インターポーザ下面にマトリクス状に配置されたランド電極に半田ボールを形成したボールグリッドアレイ（Ball Grid Array 以下、BGA）や、半田ボールを形成しないランドグリッドアレイ（Land Grid Array 以下、LGA）がある（例えば、特許文献１参照。）。
特にLGAは実装基板との接続に半田ボールを使わないため、BGAに比べ実装したときの半導体パッケージの高さ（取り付け高さ）を低くすることができ、またコスト的に有利である。さらに、LGAの中でもインターポーザとしてプリント配線基板（Printed Circuit Board 以下、PCB）を用いたものは、セラミック製のものと比較して安価であり、かつ薄型化要求に対しても有利であるため広く用いられている。
特開２００２−８３９００号公報（第３頁、図１）
一般にLGAでは、ランド電極はインターポーザ下面全面に配設したソルダーレジストの開口部に形成されており、ソルダーレジストにより、実装基板への実装時に、隣接するランド電極間での半田ブリッジ等の不具合を抑制している。
この場合、ランド電極端子面はソルダーレジスト面よりも深い位置となっている。
LGAやBGA等の表面実装型半導体パッケージを、リフローソルダリングにより実装基板に実装した際には、実装後に実装状態（半田接合部）の確認を行う検査工程においては、一般にX線検査により実装後の半田の形状を透過画像により確認する方法が行われている。
しかし、この方法では半田接合部に生じた微細なクラックやランド電極との剥離等の不具合の検出が困難な場合があるため、半田接合部を直接目視により外観検査確認を行うことが要求される場合がある。
しかし、LGAやBGAで、そのように半導体パッケージ側面方向から目視検査を行う場合には、一般にランド電極面がソルダーレジストよりも深い場所に位置しているため、ランド電極近傍に発生するクラックや剥離等の不具合を検出できない問題がある。
これに対し、特許文献1では、ランド電極部をソルダーレジスト面より高くなるよう突出する構成としているため、実装後に外周側面から半田接合部の目視検査を行うことが可能である。
しかしこの例においては、突出電極端子を形成する際にめっきを厚く形成することで突出させるため、インターポーザの製造コストが上昇してしまう問題がある。
また、ランド電極端子のピッチが微細になった場合、実装時に隣接する電極間での半田ブリッジが発生しやすい問題があり、端子ピッチの微細化に対応することが困難である。
上記の課題を解決するために、本発明では、半導体素子と、前記半導体素子が搭載された基板とを有する半導体装置において、前記基板の前記半導体素子が搭載された第１の面とは反対の第２の面に複数のランド型の外部接続端子を有し、前記第２の面には、前記外部接続端子の上を除いて半田レジストが配設されており、前記半田レジストの前記外部接続端子部における半田レジスト開口部は前記基板外周端面に向かう方向に開口していることを特徴とする。
本発明によれば、リフローソルダリングにより実装基板に実装を行った際においても、側面方向より半田接合部の外観検査が容易なリードレス型のチップサイズパッケージを提供する。
次に、本発明を実施するための最良の形態について図面と共に説明する。
本発明を実施するための形態について図面を用いて詳細に説明する。
図１は、本発明の第１実施例による半田接合部の外観検査が容易なリードレス型のCSP型半導体装置の構成を示す断面図を示す。図１に示した半導体装置１は、基材１２の上面に上面表面配線部２４とボンディングパッド２０を有し、基材１２の下面に下面表面配線部２６と外部接続端子２２を有する基板１０と、基板１０上にエポキシフィルム等の接着剤４０を介して配設される半導体素子２と、基板１０と半導体素子２を電気的に接続するワイヤ６と、半導体素子２及びワイヤ６を封止する封止樹脂４２とから構成される。
絶縁物からなる基材１２上にＣｕ、Ｎｉ、Ａｕ等の金属層からなる上面表面配線部２４及びワイヤ６を接続するためのボンディングパッド２０が形成されており、ボンディングパッド２０を除く領域は、ポリイミド、エポキシ、アクリル等の樹脂からなるソルダーレジスト３０によって覆われている。
基材１２の下側にもＣｕ、Ｎｉ、Ａｕ等の金属層からなる下面表面配線部２６及び外部接続端子２２が形成されている。
図２は、基板１０を下面より見た平面図を示す。外部接続端子２２は基板１０の４辺に複数（図２の場合は４）個ずつ、基板１０の辺付近に配置されている。外部接続端子２２とその近傍を除く領域は、ポリイミド、エポキシ、アクリル等の樹脂からなるソルダーレジスト３２によって覆われている。ただし、基板１０の端部から各々の外部接続端子２２の間の領域にはソルダーレジスト３２は配設されず、基材１２が露出した開口部３４となっている。
図１を参照して、基板１０の基材１２には、上面表面配線部２４と下面表面配線部２６とを電気的に接続する内部配線部（スルーホール配線）１４が形成され、これにより、半導体素子２の電極パッド４は、ワイヤ６、ボンディングパッド２０、上面表面配線部２４、内部配線部１４、下面表面配線部２６を介して外部接続端子２２へ電気的に接続されている。
本発明の一実施態様に係る半導体装置１においては、基板１０の下面における基板１０の端部から外部接続端子２２までの領域にはソルダーレジスト３２が形成されていないので、実装基板に本半導体装置を実装した後に、実装基板との接合状態を半導体装置の側面より観察することができる。
図３は、本発明の第２の実施例である半導体装置を示す断面図である。
図１の第１実施例による半導体装置においては、半導体素子２の電極パッド４は基板１０に対して反対側の面に形成されて、基板１０のボンディングパッド２０とはワイヤ６で接続されていたが、本実施例によれば、半導体素子２は、その電極パッド４の形成されている面が基板１０と向き合う様にフリップチップ実装され、基板１０のパッド２１とはバンプ８によって接続されている。
基板１０の基材１２上にはＣｕ、Ｎｉ、Ａｕ等の金属層からなる上面表面配線部２４とパッド２１が形成され、パッド２１を除く領域は、ポリイミド、エポキシ、アクリル等の樹脂からなるソルダーレジスト３０によって覆われている。
半導体素子２の電極パッド４は、バンプ８を介して基板１０のパッド２１に接合され、半導体素子２と基板１０の間の接着剤４０により、半導体素子２と基板１０は固着されている。
電極パッド４はバンプ８、パッド２１、上面表面配線部２４、内部配線部１４、下面表面配線部２６を介して外部接続端子２２へ電気的に接続される。
本実施例では、半導体素子２と基板１０の接合方法が前記第１の実施例と異なるだけで、基板１０の下面は第１の実施例で示す図３と同じであり、本実施例においても、基板１０の下面における基板１０の端部から外部接続端子２２までの領域にはソルダーレジスト３２が形成されていないので、実装基板に本半導体装置を実装した後に、実装基板との接合状態を半導体装置の側面より観察することができる。
図４は、本発明の第３の実施例である半導体装置の構成を示す断面図である。
第３の実施例の半導体装置は、前記第１の実施例の半導体装置１の外部接続端子２２にさらに外部接続端子となる半田ボール５０が形成されており、実装基板にはこの半田ボール５０によって接合される。半田ボール５０にて実装基板に接合することで、実装する際の応力の緩和効果があり、半導体装置を実装した際の実装信頼性が向上する。
本実施例においても、基板１０の下面における基板１０の端部から外部接続端子２２までの領域にはソルダーレジスト３２が形成されていないので、実装基板に本半導体装置を実装した後に、実装基板との接合状態を半導体装置の側面より観察することができる。
図５は本発明の第４の実施例である半導体装置の基板の部分平面図である。
外部接続端子２２は、基材１２上に形成され基板１２より突出した直方体構造となっているが、図５（Ａ）に示す実施例では、外部接続端子２２の面と面の境の角部は面取りされていて曲面状となっていることを特徴としている。
このように外部接続端子２２の角部を面取りすることで、実装基板に接合する際に面取りされた外部接続端子形状によって半田フィレットの形状が規定される事で、半田接合部での部分的な応力集中が分散され、接合信頼性を向上させる効果がある。
図５（Ｂ）に示す実施例では、外部接続端子２２の側面から実装基板との接合面となる面にかかる部分までソルダーレジスト３２に覆われている。このように外部接続端子２２の上面にまでソルダーレジスト３２で覆うことにより、実装基板へ実装する際に外部接続端子２２に加わる応力により、外部接続端子２２が基材１２から剥がれてしまうのを防ぐ効果がある。
本実施例においても、基板１０の下面における基板１０の端部から外部接続端子２２までの領域にはソルダーレジスト３２が形成されていないので、実装基板に本半導体装置を実装した後に、実装基板との接合状態を半導体装置の側面より観察することができる。
図６は本発明の第５の実施例である半導体装置の基板の部分平面図である。
図６（Ａ）に示す実施例では、基板１０の端面から外部接続端子２２との間のソルダーレジストの無い開口部３４の形状が、基板１０の端側で幅がやや広くなっていることを特徴としている。
このようにソルダーレジスト３２の開口を基板１０の端側で広げることで、ソルダーレジスト３２が基材１２から剥がれにくくすると共に、側面から接合部を観察しやすくする効果がある。
図６（Ｂ）に示す実施例では、前記図６Ａに対しさらに基板１２の端側で広がったソルダーレジスト３２の側面を面取りして曲面状とすることを特徴としている。
このようにソルダーレジスト３２の基板１０の端側の開口を広げ、さらにソルダーレジスト３２の側面を面取りして曲面状とすることで、ソルダーレジスト３２が基材１２から剥がれにくくすると共に、側面から接合部を観察しやすくする効果がある。
本実施例においても、基板１０の下面における基板１０の端部から外部接続端子２２までの領域にはソルダーレジスト３２が形成されていないので、実装基板に本半導体装置を実装した後に、実装基板との接合状態を半導体装置の側面より観察することができる。
図７は本発明の第６の実施例である半導体装置の基板の部分平面図である。
図７（Ａ）に示す実施例では、基板１０の下面の端部全辺にわたってソルダーレジストが無いことを特徴としている。つまり、基板１０の端部は基材１２が露出している。
このように、基板１０の外周端部にはソルダーレジスト３２が配設されていないため、半導体装置の製造時やハンドリング時においてソルダーレジストのクラック発生や剥離、脱落等の不具合を抑制できる。
図７（Ｂ）に示す実施例では、外部接続端子２２とソルダ−レジスト３２の間の基材１２が露出する部分に、ソルダーレジスト３２の下に形成されている下面表面配線部２６と接続する配線接続部２８が形成されている。さらに下面表面配線部２６は基板１０の端部に向かって配設され、下面表面配線部２６の断面が基板１０の側面に露出している。この基板１０の側面に露出した下面表面配線２６に給電することによって、外部接続端子２２に電解めっきによりＮｉ、Ａｕ等のめっきを形成することが容易になる。
本実施例においても、基板１０の下面における基板１０の端部から外部接続端子２２までの領域にはソルダーレジスト３２が形成されていないので、実装基板に本半導体装置を実装した後に、実装基板との接合状態を半導体装置の側面より観察することができる。
図８は本発明の第７の実施例である半導体装置の基板の部分平面図である。
図８に示す実施例では、基板１０上のソルダーレジスト３２の側面が、図８（Ｂ）に示す様に傾斜していることを特徴としている。つまり、ソルダーレジスト３２の外部接続端子２２周辺の開口はテーパ状となっている。このようにソルダーレジスト３２の開口をテーパ状にすることで、ソルダーレジスト３２が基材１２から剥がれにくくする効果がある。
本実施例においても、基板１０の下面における基板１０の端部から外部接続端子２２までの領域にはソルダーレジスト３２が形成されていないので、実装基板に本半導体装置を実装した後に、実装基板との接合状態を半導体装置の側面より観察することができる。
図１は本発明の第１実施例である半導体装置の断面図である。 図２は本発明の第１実施例における基板の平面図である。 図３は本発明の第２実施例である半導体装置の断面図である。 図４は本発明の第３実施例である半導体装置の断面図である。 図５は本発明の第４実施例における基板の部分平面図である。 図６は本発明の第５実施例における基板の部分平面図である。 図７は本発明の第６実施例における基板の部分平面図である。 図８は本発明の第７実施例における基板の部分平面図である。
符号の説明
１…半導体装置
２…半導体素子
４…電極パッド
６…ワイヤ
８…バンプ
１０…基板
１２…基材
１４…内部配線部
２０…ボンディングパッド
２２…外部接続端子
２４…上面表面配線部
２６…下面表面配線部
２８…配線接続部
３０、３２…ソルダーレジスト
３４…開口部
４０…接着剤
４２…封止樹脂
５０…半田ボール

Claims (5)

  1. 半導体素子と、
    前記半導体素子が搭載された基板とを有する半導体装置において、
    前記基板の前記半導体素子が搭載された第１の面とは反対の第２の面に複数のランド型の外部接続端子を有し，
    前記第２の面には、前記外部接続端子の上を除いて半田レジストが配設されており，
    前記半田レジストの前記外部接続端子部における半田レジスト開口部は前記基板外周端面に向かう方向に開口していることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において，
    前記半田レジスト開口部の形状が，基板外周端部に向かう方向に開口幅が末広がりとなるような形状となっていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    基板外周端に沿って半田レジストが引き込んでいるように配設されていることを特徴とする半導体装置。
  4. 請求項1記載の半導体装置において，
    半田レジスト開口部の端部における断面形状が，表面方向に広がる形状となっていることを特徴とする半導体装置。
  5. 請求項1記載の半導体装置において，
    前記ランド型の外部接続端子上に半田ボールが形成されていることを特徴とする半導体装置。
JP2005079603A 2005-03-18 2005-03-18 半導体装置 Active JP4828139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005079603A JP4828139B2 (ja) 2005-03-18 2005-03-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079603A JP4828139B2 (ja) 2005-03-18 2005-03-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2006261549A true JP2006261549A (ja) 2006-09-28
JP4828139B2 JP4828139B2 (ja) 2011-11-30

Family

ID=37100418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079603A Active JP4828139B2 (ja) 2005-03-18 2005-03-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4828139B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250675A (ja) * 2006-03-14 2007-09-27 Sanyo Electric Co Ltd 回路基板及び半導体装置
JP2008116366A (ja) * 2006-11-06 2008-05-22 Fujitsu Ltd 表面形状センサとその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653347A (ja) * 1991-09-30 1994-02-25 Ibiden Co Ltd リードレスチップキャリア
JP2002118204A (ja) * 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2004014893A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653347A (ja) * 1991-09-30 1994-02-25 Ibiden Co Ltd リードレスチップキャリア
JP2002118204A (ja) * 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2004014893A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250675A (ja) * 2006-03-14 2007-09-27 Sanyo Electric Co Ltd 回路基板及び半導体装置
JP2008116366A (ja) * 2006-11-06 2008-05-22 Fujitsu Ltd 表面形状センサとその製造方法

Also Published As

Publication number Publication date
JP4828139B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
US7298629B2 (en) Circuit board for mounting a semiconductor circuit with a surface mount package
JP5107959B2 (ja) 基板
JP4828164B2 (ja) インタポーザおよび半導体装置
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP2008210993A (ja) プリント配線板及びその製造方法
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP2009141169A (ja) 半導体装置
JP2006294976A (ja) 半導体装置およびその製造方法
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2005129663A (ja) 多層配線基板
JP4828139B2 (ja) 半導体装置
JP4970994B2 (ja) 半導体パッケージ
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2009239239A (ja) 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法
JP2009239240A5 (ja)
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP4654971B2 (ja) 積層型半導体装置
JP2006216842A (ja) メモリカードおよびプリント配線板
US20070089901A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2010010611A (ja) プリント回路板及び電子機器
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法
JP2021158240A (ja) 電子装置
JP5845105B2 (ja) 電子部品の実装用基板と電子部品を実装した基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4828139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350