JP5053919B2 - 表面実装デバイスの実装構造体 - Google Patents
表面実装デバイスの実装構造体 Download PDFInfo
- Publication number
- JP5053919B2 JP5053919B2 JP2008110464A JP2008110464A JP5053919B2 JP 5053919 B2 JP5053919 B2 JP 5053919B2 JP 2008110464 A JP2008110464 A JP 2008110464A JP 2008110464 A JP2008110464 A JP 2008110464A JP 5053919 B2 JP5053919 B2 JP 5053919B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- resist
- rectangular
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
図1は、本発明の実施の形態1に係る表面実装デバイスの実装構造体1の構成を示す平面図である。表面実装デバイスの実装構造体1は、プリント基板2に半導体装置3が実装された構成である。プリント基板2は、エポキシ樹脂などの絶縁基板と、絶縁基板上に敷設された配線(図示せず)と、配線およびプリント基板2上に配置されたレジストとを有する。配線は、銅などで形成されている。また、配線の端部には、半導体装置3と接続するためのランド(図1には図示せず)が形成されている。
図7Aは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における絶縁基板上の楕円ランド31が配置された領域の構成を示す平面図である。また、図7Bは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における半導体チップ上の楕円ランド32が配置された領域の構成を示す平面図である。本実施の形態は、実施の形態1における長方形ランド13が楕円形の楕円ランド31に、長方形ランド17が楕円ランド32に置き換わった構成であり、他の構成は実施の形態1と同様である。本実施の形態において、実施の形態1と同一の構成要素については、同一の符号を付して説明を省略する。
2 プリント基板
3、3b 半導体装置
11 絶縁基板
12、16、16b レジスト
13、17、17b 長方形ランド
14、18、18b 隙間
15、15b 半導体チップ
19 はんだボール
21、22、22b 開口部
21b、21c、21d、21e ずれ開口部
31、32 楕円ランド
33 第1領域
34 第2領域
Claims (3)
- プリント基板に半導体装置が実装された表面実装デバイスの実装構造体において、
前記プリント基板は、
絶縁基板と、
前記絶縁基板の表面に配置された基板側ランドと、
前記絶縁基板の表面に配置され、第1開口部が形成された第1レジストとを備え、
前記基板側ランドが前記第1開口部から露出され、
前記基板側ランドおよび前記第1レジストの第1開口部はそれぞれ矩形状からなり、
前記基板側ランドの一方向の両端部が前記第1レジストで覆われ、かつ、他方向の両端部は前記第1レジストとの間に隙間が生じており、
前記半導体装置は、
半導体チップと、
前記半導体チップの表面に配置された半導体装置側ランドと、
前記半導体チップの表面に配置され、第2開口部が形成された第2レジストとを備え、
前記半導体装置側ランドが前記第2開口部から露出され、
前記半導体装置側ランドおよび前記第2レジストの第2開口部はそれぞれ矩形状からなり、
前記半導体装置側ランドの一方向の両端部が前記第2レジストで覆われ、他方向の両端部は前記第2レジストとの間に隙間が生じており、
前記プリント基板の基板側ランドの一方向と前記半導体装置の半導体装置側ランドの一方向を直交させた状態で、前記プリント基板側ランドと前記半導体装置側ランドとをはんだボールにより接続したことを特徴とする表面実装デバイスの実装構造体。 - 前記基板側ランドは、前記一方向の長さが前記他方向の長さよりも長く形成されていることを特徴とする請求項1記載の表面実装デバイスの実装構造体。
- 前記半導体装置側ランドは、前記一方向の長さが前記他方向の長さよりも長く形成されていることを特徴とする請求項1または2に記載の表面実装デバイスの実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110464A JP5053919B2 (ja) | 2008-03-07 | 2008-04-21 | 表面実装デバイスの実装構造体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008058263 | 2008-03-07 | ||
JP2008058263 | 2008-03-07 | ||
JP2008110464A JP5053919B2 (ja) | 2008-03-07 | 2008-04-21 | 表面実装デバイスの実装構造体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009239240A JP2009239240A (ja) | 2009-10-15 |
JP2009239240A5 JP2009239240A5 (ja) | 2011-05-12 |
JP5053919B2 true JP5053919B2 (ja) | 2012-10-24 |
Family
ID=41252793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110464A Expired - Fee Related JP5053919B2 (ja) | 2008-03-07 | 2008-04-21 | 表面実装デバイスの実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5053919B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9345148B2 (en) * | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
JP5776373B2 (ja) * | 2011-06-29 | 2015-09-09 | 株式会社デンソー | 電子装置 |
JP5980634B2 (ja) | 2012-09-14 | 2016-08-31 | 富士通コンポーネント株式会社 | プリント基板 |
WO2023286475A1 (ja) * | 2021-07-13 | 2023-01-19 | 株式会社村田製作所 | 回路基板及び電子部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297889A (ja) * | 1998-04-16 | 1999-10-29 | Sony Corp | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 |
JP4341552B2 (ja) * | 2002-05-17 | 2009-10-07 | 日本電気株式会社 | プリント配線板 |
JP2007005452A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
-
2008
- 2008-04-21 JP JP2008110464A patent/JP5053919B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009239240A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7005750B2 (en) | Substrate with reinforced contact pad structure | |
US6734557B2 (en) | Semiconductor device | |
KR100832651B1 (ko) | 인쇄회로기판 | |
JP5107959B2 (ja) | 基板 | |
US8963327B2 (en) | Semiconductor device including wiring board with semiconductor chip | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20090146314A1 (en) | Semiconductor Device | |
JP2007088313A (ja) | 半導体装置 | |
JP2011142185A (ja) | 半導体装置 | |
KR20080057174A (ko) | 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
JP2007019484A (ja) | 積層型パッケージ | |
JP5053919B2 (ja) | 表面実装デバイスの実装構造体 | |
KR101060936B1 (ko) | 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2009239240A5 (ja) | ||
JP2007005452A (ja) | 半導体装置 | |
JP5159750B2 (ja) | 半田ボール及び半導体パッケージ | |
JP6724808B2 (ja) | 電子装置 | |
JP2004128290A (ja) | 半導体装置 | |
JP5466218B2 (ja) | 半導体パッケージ | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
JP2010161295A (ja) | プリント基板およびこれを備えた半導体装置 | |
US11670574B2 (en) | Semiconductor device | |
JP2012227320A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5053919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |