JP2007317842A - プリント配線基板及びこれを用いた半導体パッケージ - Google Patents

プリント配線基板及びこれを用いた半導体パッケージ Download PDF

Info

Publication number
JP2007317842A
JP2007317842A JP2006145245A JP2006145245A JP2007317842A JP 2007317842 A JP2007317842 A JP 2007317842A JP 2006145245 A JP2006145245 A JP 2006145245A JP 2006145245 A JP2006145245 A JP 2006145245A JP 2007317842 A JP2007317842 A JP 2007317842A
Authority
JP
Japan
Prior art keywords
wiring pattern
land
auxiliary wiring
auxiliary
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006145245A
Other languages
English (en)
Inventor
Takeshi Kondo
健 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006145245A priority Critical patent/JP2007317842A/ja
Priority to US11/802,758 priority patent/US20070272437A1/en
Publication of JP2007317842A publication Critical patent/JP2007317842A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 配線パターンとＮＳＭＤ型ランドとを表面に有するプリント配線板におけるランドと配線パターンとの断線とランドの基板からの剥れを防止することのできる構造を提供する。
【解決手段】 配線パターン（１８）と配線パターンを被覆する保護膜（１６）の開口（１９）内に開口輪郭から離れて位置するランド（１０）とが形成されたプリント配線基板において、ランドを囲う第１の補助配線パターン（１３）とランドから放射状に延びて第１の補助配線パターンに連なる第２の補助配線パターン（１２）とからなる補助配線パターン（２０）を第１の補助配線パターンが保護膜の下に位置するように配置したことを特徴とするプリント配線基板。
【選択図】 図１

Description

本発明は、プリント配線基板に関し、特に、ＢＧＡ型半導体パッケージを実装するためのプリント配線基板、及びそのプリント配線基板を用いたBGA型半導体パッケージに関する。
ＢＧＡパッケージに使用するプリント基板には、ＢＧＡパッケージの半田ボールを融着して固定するランドが多数形成されている。また、ＢＧＡパッケージを実装するためのプリント基板には、ＢＧＡパッケージの半田ボールを融着して固定するためのランドが多数形成されている。
これらプリント基板のランドとして、ＳＭＤ型（Solder Mask Defined Type）とＮＳＭＤ型（Non-Solder Mask Defined Type）が知られている。前者は、プリント基板配線に施された保護膜の開口がランドの形状を画する。後者は、保護膜の開口そのものがランドの形状を画するものではなく、開口内のランドの形状自体がランドの形状大きさを決めるタイプである。本発明は、後者、即ち、ＮＳＭＤ型（Non-Solder Mask Defined Type）ランドを有するプリント基板に関する。
図４（ａ）及び（ｂ）は、従来のＮＳＭＤ型ランド構造を示すもので、プリント基板のランド１個分に相当する領域を表示している。基板７の表面７−１には、信号配線８、信号配線に連なる円形状のランド１が形成され、その表面には、ランド領域を除き半田の付着を防ぎ基板表面を保護するためのソルダーレジスト膜６が形成されている。したがって、ソルダーレジスト膜の開口９の内部には、ランド１が開口輪郭とランド輪郭との間に基板の絶縁材表面を露出する状態で配置されている。そして、ソルダーレジスト膜の下に配線された信号配線が開口輪郭から延びてランドと一体になっている。
このようなランド構造を多数有するプリント配線基板にＢＧＡ型パッケージが実装された状態で、応力が加わると基板に反りが発生する。このような反りは、温度サイクル試験あるいはその他の原因で応力が加わるとことによって生ずる。この反りが大きくなると、抗しきれずに、ランドに不具合が発生する。
図５（ａ）及び図５（ｂ）は、ＢＧＡ型パッケージが実装されたプリント基板に、応力が加わり基板に反りが発生した状態を示しており、図５（ａ）はＢＧＡ型パッケージが実装されたプリント基板をその基板の反りとともに示したもので、図５（ｂ）は、ランド領域の拡大断面図である。基板に反りが発生することによる、ランドと一体に形成されている信号配線の開口輪郭における断線５及び基板からのランドの剥れ４の様子が表示されている。
これらの不具合の発生は、半田ボールを介しての電気的接続の不良をきたし、プリント基板の信頼性を損なうことになる。
特開平１１−３５４６８０号公報（特許文献１）は、温度サイクル試験を行うと、ＢＧＡパッケージのプリント基板に設けたＮＳＭＤ型構造のランドに半田ボールが固定された構造は、ＳＭＤ型ランドに半田ボールが固定された場合に比べ、せん断強度が弱くなることを指摘している。これを解決するために、ＮＳＭＤ型ランド構造において、円形のランドから放射状に保護膜パターンの下部に延伸する補強パターンを基板表面に形成し、補強パターンを保護膜の下に位置するように形成することによって、ランドを基板に強固に固定し、せん断方向への動きを抑制するランド構造を提案している。
しかし、特許文献１の補強パターンを有するランド構造は、その強度は増加することが期待できるものの、ランドにつながっている信号配線パターンが開口輪郭で断線した場合には、電気的接続が損なわれる。
特開２００５−５１２４０号公報（特許文献２）は、ＳＭＤ型のランド構造の場合、信頼性テストを行うとランドから半田ボールが脱落する問題があること、ＮＳＭＤ型では、ランドと連結されたパターン連結部が断線し、あるいはランドが基板から分離する現象を指摘している。その対策として、ＳＭＤ型とＮＳＭＤ型とを１つのランドに混在させる構造を提案している。
特開平１１−３５４６８０号公報 特開２００５−５１２４０号公報
本発明の目的は、ランドのせん断抗力を高めるとともに、ランドと信号配線との電気的接続を改善することのできるランド構造を有するプリント配線基板及びこのプリント配線基板を用いた半導体パッケージを提供することにある。
本発明によれば、配線パターンと配線パターンを被覆する保護膜の開口内に開口輪郭から離れて位置するランドとが形成されたプリント配線基板において、ランドを囲う第１の補助配線パターンと前記ランドから放射状に延びて第１の補助配線パターンに連なる第２の補助配線パターンとからなる補助配線パターンを第１の補助配線パターンが保護膜の下に位置するように配置したことを特徴とするプリント配線基板が得られる。
望ましくは、第１の補助配線パターンの外周縁に配線パターンが接続される。
第２の補助配線パターンの放射状配線は、ランドにつながる側と反対側で保護膜の下に位置するように配置される。
ランドは、第２の補助配線パターンを経由して前記配線パターンに接続される。
本発明の実施形態によれば、前記第１の補助配線パターンは、円環状に形成されている。
第１の補助配線パターンは、菱形に形成し、菱形のコーナーに向かって第２の補助配線パターンの放射状配線が延びるようにしてもよい。
また、第１の補助配線パターンは、矩形に形成し、矩形の辺に向かって第２の補助配線パターンの放射状配線が延びるようにしてもよい。
本発明によれば、また、ＢＧＡ型ＩＣパッケージを実装したプリント配線基板において、前記プリント配線基板は、ランドを囲う第１の補助配線パターンと前記ランドから放射状に延びて前記第１の補助配線パターンに連なる第２の補助配線パターンとからなる補助配線パターンを有し、前記第１の補助配線パターンが前記保護膜の下に位置するように配置され、ハンダボールによって前記ランドと前記ＢＧＡ型ＩＣパッケージが固定されていることを特徴とするプリント配線基板が得られる。
さらに、本発明によれば、プリント配線基板に半導体チップを搭載したパッケージにおいて、前記プリント配線基板は、半導体チップ搭載面と反対側の面に設けたランドと前記ランドを囲う第１の補助配線パターンと前記ランドから放射状に延びて前記第１の補助配線パターンに連なる第２の補助配線パターンとからなる補助配線パターンを有し、前記第１の補助配線パターンが前記保護膜の下に位置するように配置されたことを特徴とする半導体パッケージが得られる。
本発明では、信号配線が開口輪郭を越えてランドに直接接続されるのではなく、第１の補助配線パターンおよび第２の補助配線パターンを介して接続されるため信号配線が断線する可能性は非常に小さくなる。第２の補助配線パターンは、開口輪郭を跨ぐので、熱応力などの機械的応力が加わると、開口輪郭付近で断線の可能性はあるけれども、第２の補助配線パターンの配線は、複数個設けてあるから、１箇所で断線しても、他の箇所の配線が第１の補助配線パターンを介して信号配線に接続されているから、電気的接続を確保できる。また、円形状ランドは、複数の第２の補助配線パターンと一体で形成されており、しかも、複数の第２の補助配線パターンの１部は保護膜で固定されている。したがって、熱応力を受けてランドが基板から剥れる現象を防止できる。
次に本発明の実施の形態について図面を参照して説明する。
図１は、本発明の実施例であるプリント配線基板における一つのランド領域を拡大して示す図で、図１（ａ）は平面図、図１（ｂ）は、図１（ａ）におけるＡＡ断面図、図１（ｃ）は、図１（ａ）におけるＢＢ断面図である。
図１（ａ）、（ｂ）及び（ｃ）において、絶縁基板１７の表面１７−１には、円形状のランド１０、主配線パターンの一部である信号配線１８、補助配線パターン２０が形成されている。補助配線パターン２０は、円環状の第１の補助配線パターン１３及び補助配線パターン１３とランドを連結する直線状の第２の補助配線パターン１２とからなっている。補助パターン１２は、ランドから放射状に延びる複数の配線からなり、円環状の第1の補助配線パターンに繋がっている。信号配線１８は、第１の補助パターン1３の外周縁に連接されている。ランド、第1の補助配線パターン、第２の補助配線パターンは、銅でできており、同じプロセスで形成される。
ランド、信号配線、第１の補助配線パターン、第２の補助配線パターンが形成された基板の面に、保護膜としてソルダレジスト膜１６が形成されている。ソルダレジスト膜は、配線パターンの不必要な箇所に半田が付着するのを防ぐもので透明な絶縁材料である。ソルダーレジスト膜は、全面に形成した後、ランド領域に開口１９を形成する。開口は円形開口で、同心上に配置された円形状ランド１０の外周と円環状の第１の補助配線パターン１３の内周との間に開口輪郭１９が位置するように形成されている。したがって、円環状の第１の補助配線パターンは全体が、ソルダーレジスト膜の下に位置している。第２の補助配線パターンは、その１部がソルダレジスト膜の下に位置し、ランドに連接する領域では、開口内にあり、ソルダレジスト膜には覆われていない。
上記説明では、ソルダーレジスト膜を全面に形成してから開口を開けるとしたが、はじめから、開口領域を除いてソルダーレジスト膜を形成してもよい。
上記実施例では、従来例で説明したような、信号配線が断線する可能性はほとんどない。なぜなら、信号配線が開口輪郭を越えてランドに直接接続されるのではなく、第１の補助配線パターンおよび第２の補助配線パターンを介して接続されるためである。第２の補助配線パターンは、開口輪郭を跨ぐので、熱応力などの機械的応力が加わると、開口輪郭付近で断線の可能性はあるけれども、第２の補助配線パターンは、４個設けてあるから、１箇所で断線しても、他の箇所の第２の補助配線パターンが第１の補助配線パターンを介して信号配線に接続されているから、電気的接続を確保できる。また、円形状ランドは、第２の補助配線パターンの複数の配線と一体で形成されており、しかも、第２の補助配線パターン複数の配線はソルダーレジスト膜で固定されている。したがって、熱応力を受けてランドが基板から剥れる現象を防止できる。
第１の実施例では、ランドの形状を円形とし、補助配線パターンを、円環状の第１の補助配線パターンと、ランドと第１の補助配線パターンを繋ぐ第２の補助配線パターンからなるものとして説明したが、補助配線パターンには種々の変形が可能である。
次に図２及び図３を用いてランドと補助配線パターンの変形例について説明する。
図２（ａ）は、先に説明した、第１の実施例におけるランドと補助配線パターン形状を示す平面図で、円形状ランド１０と、円環状の第１の補助配線パターン１３とランドから円環に向けて伸びる放射状の第２の補助配線パターン１２とからなる補助配線パターン２０で構成されている。
これに対して、図２（ｂ）の変形例では、第１の補助配線パターン１３が、菱形形状になっている。他の部分は、図２（ａ）と同じである。
図３（ａ）は、他の変形例を示し、第１の補助配線パターン１３が正方形の形状である。他は、図２（ａ）と同じである。
図３（ｂ）は、さらに別の変形例で、第１の補助配線パターン１３は、図２（ａ）と同じであるが、第２の補助配線パターン１２の配線数が８本になっている点が異なる。第２の補助配線パターンの配線本数は、多いほど、熱応力など機械的な応力によるランドの基盤からの剥れを防止できる。しかし、多すぎると、ＮＳＭＤ型構造の特徴が失われていく。
上記実施例及びその変形例では、プリント配線板のランド構造について説明したが、このような構造のランドが多数形成されたプリント配線板にＢＧＡパッケージを半田ボールがランドに融着するようにして実装すれば、従来問題となっていたＢＧＡパッケージが実装された状態でのプリント配線回路におけるランドに起因する電気的不具合、或いは強度的な不具合を改善することができる。
また、上記実施例で示したランド構造はＢＧＡ型半導体パッケージなどにも適用できる。即ち、半導体チップを搭載する基板の片側の面にチップを搭載し、反対側の面に上述のランド構造を用い、このランド構造に半田ボールを溶着することによって半導体パッケージとする。こうすることによって、ＮＭＳＤ型ランド構造を用いた半導体パッケージ自体の熱的、機械的強度も向上する。
以上本発明の実施の形態について説明してきたが、本発明は、これら実施形態に限定されることはなく、発明の本旨を逸脱しない限り種々の変形が可能であることは勿論である。
本発明の第１の実施例に係る図で，（ａ）は、プリント配線基板の１つのランド近傍の平面図，（ｂ）は、（ａ）のＡＡ断面図、（ｃ）は、（ａ）のＢＢ断面図である。 本発明に使用するランドと補助配線パターンの形状を示す平面図で，（ａ）は、第１の実施例に使用されるもの、（ｂ）は変形例を示す。 本発明に使用するランドと補助配線パターンの形状を示す平面図で、（ａ）は、第１の他の変形例であり（ｂ）は第２の他の変形例を示す。 従来のランドと信号配線とのパターンを示すもので、（ａ）は平面図、（ｂ）は（ａ）の断面図である。 従来のランドと信号配線とのパターンを使用した基板の変形状態を模式的に示すもので、（ａ）は断面図、（ｂ）は１つのランド領域の拡大断面を示す図である。
符号の説明
１、１０ ランド
６、１６ ソルダーレジスト膜
７、１７ 基板
７−１、１７−１ 基板表面
８、１８ 信号配線
９、１９ 開口
１２ 第２の補助配線パターン
１３ 第１の補助配線パターン
２０ 補助配線パターン
３０ ＢＧＡ型ＩＣパッケージ
３２ 半田ボール

Claims (9)

  1. 配線パターンと配線パターンを被覆する保護膜の開口内に開口輪郭から離れて位置するランドとが形成されたプリント配線基板において、前記ランドを囲う第１の補助配線パターンと前記ランドから放射状に延びて前記第１の補助配線パターンに連なる第２の補助配線パターンとからなる補助配線パターンを前記第１の補助配線パターンが前記保護膜の下に位置するように配置したことを特徴とするプリント配線基板。
  2. 前記第１の補助配線パターンの外周縁に前記配線パターンが接続されていることを特徴とする請求項１記載のプリント配線基板。
  3. 前記第２の補助配線パターンの放射状配線は、前記ランドにつながる側と反対側で前記保護膜の下に位置するように配置されていることを特徴とする請求項２記載のプリント配線基板。
  4. 前記ランドは、前記第２の補助配線パターンを経由して前記配線パターンに接続されていることを特徴とする請求項３記載のプリント配線基板。
  5. 前記第１の補助配線パターンは、円環状に形成されていることを特徴とする請求項４記載のプリント配線基板。
  6. 前記第１の補助配線パターンは、菱形に形成され、菱形のコーナーに向かって第２の補助配線パターンの放射状配線が延びていることを特徴とする請求項４記載のプリント配線基板。
  7. 前記第１の補助配線パターンは、矩形に形成され、矩形の辺に向かって第２の補助配線パターンの放射状配線が延びていることを特徴とする請求項４記載のプリント配線基板。
  8. 前記プリント配線基板は、前記ランドに半田ボールによって固定されたBGA型パッケージが実装されていることを特徴とする請求項１乃至７のいずれか１に記載のプリント配線基板。
  9. プリント配線基板に半導体チップを搭載したパッケージにおいて、前記プリント配線基板は、半導体チップ搭載面と反対側の面に設けたランドと前記ランドを囲う第１の補助配線パターンと前記ランドから放射状に延びて前記第１の補助配線パターンに連なる第２の補助配線パターンとからなる補助配線パターンを有し、前記第１の補助配線パターンが前記保護膜の下に位置するように配置されたことを特徴とする半導体パッケージ。
JP2006145245A 2006-05-25 2006-05-25 プリント配線基板及びこれを用いた半導体パッケージ Pending JP2007317842A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006145245A JP2007317842A (ja) 2006-05-25 2006-05-25 プリント配線基板及びこれを用いた半導体パッケージ
US11/802,758 US20070272437A1 (en) 2006-05-25 2007-05-24 Printed circuit board and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145245A JP2007317842A (ja) 2006-05-25 2006-05-25 プリント配線基板及びこれを用いた半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2007317842A true JP2007317842A (ja) 2007-12-06

Family

ID=38748475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145245A Pending JP2007317842A (ja) 2006-05-25 2006-05-25 プリント配線基板及びこれを用いた半導体パッケージ

Country Status (2)

Country Link
US (1) US20070272437A1 (ja)
JP (1) JP2007317842A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147053A (ja) * 2007-12-13 2009-07-02 Elpida Memory Inc 半導体装置及びその製造方法
JP2010199406A (ja) * 2009-02-26 2010-09-09 Nec Corp 配線基板、配線基板の製造方法及び半導体装置実装構造
KR20110093454A (ko) * 2010-02-12 2011-08-18 삼성테크윈 주식회사 보강 패턴부를 가지는 반도체 기판
JP2013145824A (ja) * 2012-01-16 2013-07-25 Mitsubishi Electric Corp 配線板、電子ユニット及び配線板の製造方法
JP2014006504A (ja) * 2012-05-31 2014-01-16 Canon Inc 基板及び画像形成装置
KR20160140174A (ko) * 2015-05-29 2016-12-07 삼성전자주식회사 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
US9972884B2 (en) 2015-08-27 2018-05-15 Fujitsu Limited RFID tag

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649788B2 (ja) * 2009-01-21 2015-01-07 富士通株式会社 プリント板、プリント板実装構造、およびプリント板実装方法
US9572254B2 (en) 2012-01-17 2017-02-14 Xerox Corporation Suspended lattice for electrical interconnects
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147053A (ja) * 2007-12-13 2009-07-02 Elpida Memory Inc 半導体装置及びその製造方法
JP2010199406A (ja) * 2009-02-26 2010-09-09 Nec Corp 配線基板、配線基板の製造方法及び半導体装置実装構造
KR20110093454A (ko) * 2010-02-12 2011-08-18 삼성테크윈 주식회사 보강 패턴부를 가지는 반도체 기판
KR101669535B1 (ko) * 2010-02-12 2016-11-09 해성디에스 주식회사 보강 패턴부를 가지는 반도체 기판
JP2013145824A (ja) * 2012-01-16 2013-07-25 Mitsubishi Electric Corp 配線板、電子ユニット及び配線板の製造方法
JP2014006504A (ja) * 2012-05-31 2014-01-16 Canon Inc 基板及び画像形成装置
KR20160140174A (ko) * 2015-05-29 2016-12-07 삼성전자주식회사 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
KR102408126B1 (ko) * 2015-05-29 2022-06-13 삼성전자주식회사 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
US9972884B2 (en) 2015-08-27 2018-05-15 Fujitsu Limited RFID tag

Also Published As

Publication number Publication date
US20070272437A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
JP2007317842A (ja) プリント配線基板及びこれを用いた半導体パッケージ
JP4349988B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
JP4317471B2 (ja) 最適回路化パターンを有するチップ・キャリヤ
US7042098B2 (en) Bonding pad for a packaged integrated circuit
US6448504B1 (en) Printed circuit board and semiconductor package using the same
US10897820B2 (en) Printed wiring board, printed circuit board, and electronic device
JPH1126919A (ja) プリント配線板
JP6771308B2 (ja) 回路基板および半導体集積回路の実装構造
JP2009182236A (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
US7911056B2 (en) Substrate structure having N-SMD ball pads
KR20040083192A (ko) 솔더 볼 패키지
US8330258B2 (en) System and method for improving solder joint reliability in an integrated circuit package
JP5466218B2 (ja) 半導体パッケージ
US8243462B2 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
JP2005286087A (ja) 半導体装置
JP2007294568A (ja) 半導体装置
JP2007012690A (ja) ボールグリッドアレイパッケージの実装構造
JP2005322844A (ja) 回路基板及び半導体装置
KR20090039269A (ko) 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
JP2006269971A (ja) 半導体装置
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
US20090097220A1 (en) Printed circuit board
JP7459610B2 (ja) 電子装置
JP2001094000A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080910