JP4525734B2 - 電子部品の実装構造 - Google Patents

電子部品の実装構造 Download PDF

Info

Publication number
JP4525734B2
JP4525734B2 JP2007286403A JP2007286403A JP4525734B2 JP 4525734 B2 JP4525734 B2 JP 4525734B2 JP 2007286403 A JP2007286403 A JP 2007286403A JP 2007286403 A JP2007286403 A JP 2007286403A JP 4525734 B2 JP4525734 B2 JP 4525734B2
Authority
JP
Japan
Prior art keywords
electronic component
base resin
substrate
mounting structure
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007286403A
Other languages
English (en)
Other versions
JP2009117476A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007286403A priority Critical patent/JP4525734B2/ja
Priority to US12/235,956 priority patent/US8227914B2/en
Priority to CN2008101704285A priority patent/CN101426343B/zh
Publication of JP2009117476A publication Critical patent/JP2009117476A/ja
Application granted granted Critical
Publication of JP4525734B2 publication Critical patent/JP4525734B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13008Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0382Continuously deformed conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品の実装構造に関する。
従来、各種の電子機器に搭載される回路基板や液晶表示装置などにおいては、半導体ICなどの電子部品を基板上に実装する技術が用いられている。例えば液晶表示装置には、液晶パネルを駆動するための液晶駆動用ICチップが実装される。この液晶駆動用ICチップは、液晶パネルを構成するガラス基板に直接実装される場合もあり、また、液晶パネルに実装されるフレキシブル基板(FPC)上に実装される場合もある。前者による実装構造はCOG(Chip On Glass)構造と呼ばれ、後者はCOF(Chip On FPC)構造と呼ばれている。なお、これら実装構造以外にも、例えばガラエポ基板などにICチップを実装するCOB(Chip On board)構造も知られている。
このような実装構造に用いられる基板には、配線パターンに接続するランド(端子)が形成されており、一方、電子部品には、電気的接続を得るためのバンプ電極が形成されている。そして、前記ランドにバンプ電極を接続させた状態で、前記基板上に電子部品を実装することにより、電子部品の実装構造が形成されている。
ところで、前記の実装構造においては、基板上に電子部品がより強固にかつ確実に接続していることが望まれている。特に、ランドやバンプ電極がそれぞれ複数ずつあり、複数のランド−バンプ電極間をそれぞれ接続させる場合には、全てのランド−バンプ電極間が良好に接続していることが、信頼性を確保するうえで重要となっている。
ところが、一般にランドやバンプ電極は金属によって形成されており、したがって接合時に合わせずれが生じたり、あるいはランドやバンプ電極の位置精度が悪いことによってこれらの間で位置ずれが生じた場合に、これらランドとバンプ電極との間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
また、基板やICなどの電子部品の反りや、ランドとバンプ電極などの形成高さのばらつきによって、ランドとバンプ電極間の距離が一定でなくなり、これらランドとバンプ電極との間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
このような不都合を防止するため、従来、台形状断面を有する導体パターンを有し、この導体パターン上に金属導電層を形成するとともに、この金属導電層の表面に多数の凹凸を付与したプリント配線板が提供されている(例えば、特許文献1参照)。
このプリント配線板によれば、前記の金属導電層表面の凹凸によるアンカー効果により、部品実装時に圧力がかかっても、部品(電子部品)の接続電極が基板の電極上を滑ったり、ずれ落ちて傾いたりしないため、実装歩留まりが向上するとされている。
特開2002−261407号公報
しかしながら、前記のプリント配線板にあっては、金属導電層表面の凹凸によるアンカー効果により、この金属導電層上に配置される接続電極(バンプ電極)が滑り落ちたりずれ落ちて傾いたりしないようになっているものの、これらの間の接合強度を高め、さらには複数の電極間での接合強度をも高める構造とはなっていない。したがって、接合時に合わせずれが生じたり、電極間(ランドとバンプ電極との間)の位置精度が悪いことに起因してこれらの間で位置ずれが生じた場合には、これら電極間で十分な接合強度が得られず、依然として接触不良(導電不良)を起こしてしまうおそれがある。また、接続電極(バンプ電極)が金属でできていたため、接続電極は接続時に塑性変形を起こし、前記のようにランドとバンプ電極間の距離が一定でなくなった場合に弾性変形による距離変化の吸収能力が低いため、これら電極間で十分な接合強度が得られず、依然として接触不良(導電不良)を起こしてしまうおそれもある。
さらに、このような金属導電層を有するプリント配線板と接続電極を有する部品との接合構造(実装構造)においては、プリント配線板に部品を実装し固定するためにアンダーフィル材などの接着材が必要となっており、これが実装に要するコストの低減化を妨げる一因となっている。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、バンプ電極と基板側端子との間の接合強度を高めて導電接続状態の信頼性を向上し、さらに、実装コストの低減化をも可能にした、電子部品の実装構造を提供することにある。
本発明の電子部品の実装構造は、バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造であって、
前記バンプ電極は、前記電子部品の能動面に設けられた下地樹脂と、該下地樹脂の表面の一部を覆い残部を露出させるとともに、電極端子に導通する導電膜と、を有してなり、
前記バンプ電極の導電膜は、前記端子に直接導電接触し、
前記バンプ電極の下地樹脂は、弾性変形していることにより、前記導電膜に覆われることなく露出している露出部の少なくとも一部が、前記基板に直接接着し、
前記基板と前記電子部品とは、前記下地樹脂の露出部の基板に対する接着力により、前記バンプ電極が前記端子に導電接触している状態が保持されていることを特徴としている。
この電子部品の実装構造によれば、バンプ電極は下地樹脂とこれの表面の一部を覆う導電膜とを有してなるので、基板上の端子に対して加圧されることにより、容易に押圧されて下地樹脂が弾性変形(圧縮変形)状態となる。すると、バンプ電極はその下地樹脂の弾性変形によって基板の端子に対し弾性復元力(反発力)を生じることから、バンプ電極と端子との間の接合強度がより高くなり、導電接続状態の信頼性が向上する。
また、このように下地樹脂が弾性変形し、その露出部の少なくとも一部が基板に直接接着しているので、この露出部の基板に対する接着力によってバンプ電極が端子に導電接触している状態が保持され、これによって基板と電子部品との間に、アンダーフィル材などの接着材を配する必要がなくなる。したがって、アンダーフィル材などの接着材に要する材料コストが低減され、また、このような接着材を配する工程も不要になって生産コストが低減されることにより、実装コストの低減化が図られる。
また、前記電子部品の実装構造においては、前記バンプ電極と前記端子とはそれぞれ複数設けられ、かつ、該バンプ電極と端子とは互いに対応するものどうしが接合されてなり、前記複数の端子は、前記バンプ電極に接合する上面の高さが異なる少なくとも二つの端子を含み、前記バンプ電極は、接合する端子の高さに対応してそれぞれの下地樹脂が弾性変形することにより、前記端子の高さのバラツキを吸収した状態で、それぞれ端子に接合していてもよい。
基板上に端子が複数形成されていると、基板の凹凸や反り、端子自体の製造バラツキなどによって、各端子の上面(接合面)の高さ(レベル)にバラツキが生じていることがある。すると、高さバラツキのある端子間では、それぞれの上面の、前記バンプ電極に対する距離が異なることになる。
そして、このように端子間で高さバラツキがある基板と、バンプ電極を有する電子部品とを、複数のバンプ電極−端子間でそれぞれ接続させようとすると、これらバンプ電極と端子とは接合前においてその間の距離にバラツキがあることから、全てのバンプ電極−端子間を良好な強度で接続するのが難しくなる。
しかし、この実装構造では、バンプ電極が、接合する端子の高さに対応して、すなわち、該端子の上面との間の距離に対応して、それぞれ異なる度合いで弾性変形しているので、これらバンプ電極と端子との間の距離のバラツキがバンプ電極の弾性変形によって吸収される。したがって、バンプ電極が、前記端子の高さのバラツキを吸収した状態で、それぞれ端子に接合したものとなり、これによって基板と電子部品とは、端子に高さ(レベル)バラツキがあるにも拘わらず、これら端子とバンプ電極との間がそれぞれ良好な導電接続状態となる。したがって、この実装構造によれば、各接点(接続部)における導電接続状態の信頼性が向上するとともに、基板に対する電子部品の実装強度も向上したものとなる。
さらに、従来であれば、基板内部に配線等を形成するのは基板面に段差が形成されてしまい、これが端子の高さバラツキの原因となってしまうことで避けられていたが、この実装構造では、前述のように端子の高さのバラツキが吸収されるので、基板面に段差があっても支障がなく、したがって、基板についての設計自由度が高くなる。
また、前記電子部品の実装構造においては、前記バンプ電極と前記端子とはそれぞれ複数設けられ、かつ、該バンプ電極と端子とは互いに対応するものどうしが接合されてなり、前記複数のバンプ電極は、前記端子に接合する接合部の高さが異なる少なくとも二つのバンプ電極を含み、前記複数のバンプ電極は、それぞれの接合部の高さに対応してそれぞれの下地樹脂が弾性変形することにより、前記接合部の高さのバラツキを吸収した状態で、それぞれ前記端子に接合していてもよい。
電子部品上にバンプ電極が複数形成されていると、電子部品のバンプ電極形成面に凹凸や反りがあったり、バンプ電極自体に製造バラツキがあることなどで、各バンプ電極の、端子に接合する接合部の高さ(レベル)にバラツキが生じていることがある。すると、高さバラツキのあるバンプ電極間では、それぞれの接合部の、前記端子に対する距離が異なることになる。
そして、このようにバンプ電極間で高さバラツキがある電子部品と、端子を有する基板とを、複数のバンプ電極−端子間でそれぞれ接続させようとすると、これらバンプ電極と端子とは接合前においてその間の距離にバラツキがあることから、全てのバンプ電極−端子間を良好な強度で接続するのが難しくなる。
しかし、この実装構造では、バンプ電極が、それぞれの接合部の高さに対応して、すなわち、該接合部と端子との間の距離に対応してそれぞれ異なる度合いで弾性変形しているので、これらバンプ電極と端子との間の距離のバラツキがバンプ電極の弾性変形によって吸収される。したがって、バンプ電極が、その接合部の高さのバラツキを吸収した状態で、それぞれ端子に接合したものとなり、これによって基板と電子部品とは、バンプ電極に高さ(レベル)バラツキがあるにも拘わらず、これらバンプ電極と端子との間がそれぞれ良好な導電接続状態となる。したがって、この実装構造によれば、各接点(接続部)における導電接続状態の信頼性が向上するとともに、基板に対する電子部品の実装強度も向上したものとなる。
さらに、従来であれば、バンプ電極に高さバラツキが生じないよう、バンプ電極の形成面については段差等がない平坦面となるように、電子部品を設計していたが、この実装構造では、前述のようにバンプ電極の高さのバラツキが吸収されるので、バンプ電極形成面に段差があっても支障がなく、したがって、電子部品についての設計自由度が高くなる。
また、前記電子部品の実装構造においては、前記下地樹脂は、横断面を略半円形状、略半楕円形状、または略台形状とする略蒲鉾状に形成され、前記導電膜は、前記下地樹脂の前記横断面方向に沿ってその上面部上の一部に帯状に設けられていてもよい。
このようにすれば、下地樹脂の上面上に間隔をおいて導電膜を複数設けることにより、複数のバンプ電極を形成することができ、製造が容易になる。
また、前記電子部品の実装構造においては、前記電極端子は前記電子部品に設けられており、前記下地樹脂は、前記電極端子を囲んで形成されていてもよい。
このようにすれば、下地樹脂上における導電膜の面積を大きくすることが可能となり、したがって端子との間の接続面積を十分に大きく確保することにより、電気的接続の信頼性を高くすることができる。
また、この電子部品の実装構造においては、導電膜が、電極端子に導通し、かつ該電極端子を囲んだ状態で前記下地樹脂上の内側に設けられているのが好ましい。
このようにすれば、導電膜の外側にこれを囲んで状態で下地樹脂の露出部が形成されるので、例えばこの露出部が導電膜を囲んだ環状の状態で基板に直接接着することにより、導電膜と端子との間の導電接触状態がより良好に保持される。
また、この電子部品の実装構造においては、前記導電膜は、前記下地樹脂を覆う部分が前記電極端子を中心にして放射状に延びる複数の延出片からなっていてもよい。
このようにすれば、下地樹脂上に設けられた延出片が端子に接合してその状態で加圧された際、延出片間で応力が分散することにより、導電膜にクラックや剥離などが生じることが防止される。
また、前記電子部品の実装構造においては、前記下地樹脂が、前記電極端子に対応する箇所を除いて、前記電子部品の能動面全体をほぼ覆った状態に設けられていてもよい。
このようにすれば、下地樹脂の露出部の面積をより大きくすることが可能となり、基板に対する電子部品の接着力を高めることが可能になる。
また、前記電子部品の実装構造においては、前記電子部品が、水晶振動子であってもよい。
電子部品として水晶振動子を適用した場合、この水晶振動子の節(接点)をバンプ電極とすることにより、水晶振動子はこの節の点で基板に確実に固定されるようになる。
また、前記電子部品の実装構造においては、前記電子部品が、半導体素子であってもよい。
電子部品として半導体素子を適用した場合、半導体素子をその下地樹脂を介して基板に接続できるので、半導体素子への応力伝達を抑制することができる。
以下、本発明の電子部品の実装構造を詳しく説明する。
図1は本発明に係る電子部品の実装構造を適用した液晶表示装置を示す模式図である。まず、図1を用いて本発明に係る電子部品の実装構造の適用例を説明する。
図1において符号100は液晶表示装置であり、この液晶表示装置100は、液晶パネル110と、電子部品(液晶駆動用ICチップ)121とを有して構成されている。なお、この液晶表示装置100には、図示しないものの、偏光板、反射シート、バックライト等の付帯部材が、必要に応じて適宜設けられるものとする。
液晶パネル110は、ガラスや合成樹脂からなる基板111及び112を備えて構成されたものである。基板111と基板112とは、相互に対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には、電気光学物質である液晶(図示せず)が封入されている。基板111の内面上には、ITO(Indium Tin Oxide)などの透明導電材料からなる電極111aが形成され、基板112の内面上には前記電極111aに対向配置される電極112aが形成されている。
電極111aは、同じ材質で一体に形成された配線111bに接続されて、基板111に設けられた基板張出部111Tの内面上に引き出されている。基板張出部111Tは、基板111の端部において基板112の外形よりも外側に張り出された部分である。配線111bの一端側は、端子111bxとなっている。電極112aも、同じ材質で一体に形成された配線112bに接続されて、図示しない上下導通部を介して基板111上の配線111cに導電接続されている。この配線111cも、ITOで形成されている。配線111cは基板張出部111T上に引き出され、その一端側は端子111cxとなっている。基板張出部111Tの端縁近傍には入力配線111dが形成されており、その一端側は端子111dxとなっている。該端子111dxは、前記端子111bx及び111cxと対向配置されている。また、入力配線111dの他端側は、入力端子111dyとなっている。
基板張出部111T上には、NCP(Non-Conductive Paste)やNCF(Non-Conductive Film)を介在させることなく、本発明に係る電子部品121が直接実装されている。この電子部品121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。電子部品121の下面には、本発明に係る多数のバンプ電極(図示せず)が形成されており、これらのバンプ電極は、基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続されている。これにより、基板111上に電子部品121が実装されてなる、本発明の実装構造が形成されている。
また、基板張出部111T上の前記入力端子111dyの配列領域には、異方性導電膜124を介してフレキシブル配線基板123が実装されている。入力端子111dyは、フレキシブル配線基板123に設けられた、それぞれに対応する配線(図示せず)に導電接続されている。そして、このフレキシブル配線基板123を介して外部から制御信号、映像信号、電源電位などが、入力端子111dyに供給されるようになっている。入力端子111dyに供給された制御信号、映像信号、電源電位などは、電子部品121に入力され、ここで液晶駆動用の駆動信号が生成されて液晶パネル110に供給されるようになっている。フレキシブル基板は、ポリイミドや液晶ポリマー等可撓性を有する有機基板であり、その基板上に銅やアルミニウムで回路パターンおよび端子が形成されていることが多く好ましいが、必ずしもその限りではない。端子部には表面に金メッキが施されていると接続抵抗が安定するので、なお良い。
以上のように構成された液晶表示装置100によれば、電子部品121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される部分に構成される各画素毎に独立して光を変調させることができ、これによって液晶パネル110の表示領域に所望の画像を形成することができる。
次に、前記液晶表示装置100に適用された、本発明の電子部品の実装構造の実施形態について説明する。
図2(a)は、前記液晶表示装置100における電子部品121の実装構造の第1実施形態を拡大して示す要部拡大斜視図であり、図2(b)は、図2(a)におけるA−A線矢視断面図である。図2(a)(b)において符号11Pは基板111上に設けられた配線パターン、すなわち、前記配線111b、111c、111dのいずれかを表しており、符号11はこれら配線に設けられた端子、すなわち、前記した端子111bx、111cx,111dxのいずれかを表している。なお、本実施形態では、端子11は比較的膜厚が厚く、したがって高く形成されており、また、その横断面が略台形状になっている。また、符号12は電子部品121に設けられたバンプ電極である。
バンプ電極12は、本実施形態では、図2(a)及び図3(a)(b)の側断面図に示すように、電子部品121の能動面121aに設けられた略蒲鉾状の下地樹脂13と、該下地樹脂13の表面の一部を覆い残部を露出させた導電膜14と、からなるものである。なお、下地樹脂13の、導電膜14に覆われることなく露出している部分は、本発明における露出部13aとなっている。
導電膜14は、図3(a)(b)に示すように、電子部品121の表面部において絶縁膜15の開口部内に露出した電極端子16に接続・導通し、下地樹脂13上に引き回されたものである。このような構成によって下地樹脂13の表面を覆う導電膜14は、前記電極端子16に導通し、したがって実質的に電子部品121の電極として機能するものとなっている。なお、本実施形態では、図2(a)に示したように下地樹脂13の表面に帯状の導電膜14が複数設けられており、これら導電膜14はそれぞれ独立して電子部品121の電極端子16に接続・導通している。したがって、これら導電膜14は、その内側に位置する下地樹脂13とともに、それぞれが独立して、本発明におけるバンプ電極12として機能するようになっている。
ここで、前記の略蒲鉾状とは、電子部品121に接する内面(底面)が平面であり、接しない外面側が湾曲面になっている柱状形状をいう。具体的には、図3(a)に示したように横断面が略半円形状であったり、図示しないものの略半楕円形状であるものや、図3(b)に示したように横断面が略台形状であるものが好適に用いられる。なお、図3(b)に示した横断面が略台形状のものは、この横断面形状において少なくともその上面と側面との間の肩部が湾曲しており、これによって前記したように、電子部品121に接しない外面側が湾曲面となっている。
下地樹脂13は、電子部品121を基板111に実装した際、この電子部品121が基板111に対して加圧され圧着されつつ、加熱されることにより、接着性を発揮する、熱接着性を有する絶縁性のものである。具体的には、ポリイミド樹脂やBCB(ベンゾシクロブテン)、液晶ポリマー、各種の熱可塑性樹脂等が用いられ、さらには、熱可塑性成分を有する感光性絶縁樹脂や熱硬化性絶縁樹脂も使用可能である。すなわち、ポリイミド等の熱硬化性樹脂(熱可塑性成分を含有させておく)の場合、バンプ電極12の形成時において下地樹脂13を全硬化させることなく半硬化状態にとどめるように加熱処理し、その後、電子部品121を実装した際、その一部を基板111に当接させこれに圧着させた状態で加熱し、全硬化させる。すると、半硬化状態で接着性を有していた下地樹脂13は、加圧加熱されて硬化する過程で基板111に接着し、そのまま硬化することでこの接着状態を保持するようになる。
また、熱可塑性樹脂(必要に応じて熱硬化成分を含有させておいてもよい)の場合、バンプ電極12の形成時に下地樹脂13を全硬化させておく。次に、電子部品121を実装した際、その一部を基板111に当接させこれに圧着させた状態で加熱する。すると、下地樹脂13は一部溶融し軟化することで接着性を発揮するようになる。その後、冷却することで下地樹脂13を再度硬化させる。これによって下地樹脂13は、溶融・軟化し、さらに冷却され硬化する過程で基板111に接着し、そのまま硬化することでこの接着状態を保持するようになる。なお、このように熱可塑性樹脂によって下地樹脂13を形成した場合、この下地樹脂13の接着力を用いて電子部品121を基板111上に実装した後、例えば合わせずれ等の不具合があったとき、再度加熱し下地樹脂13を軟化させることで、基板111から電子部品121を容易に取り外すことができる。
このような樹脂からなる下地樹脂13は、公知のリソグラーフィー技術やエッチング技術により、前記した略蒲鉾状に形成されている。なお、樹脂の材質(硬度)や略蒲鉾状についての細部における形状(高さや幅)等については、端子11の形状や大きさ等によって適宜に選択・設計される。
導電膜14は、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al、Pd、鉛フリーハンダ等の金属や合金からなるもので、これら金属(合金)の単層であっても、複数種を積層したものであってもよい。また、このような導電膜14は、スパッタ法等の公知の成膜法で成膜し、その後帯状にパターニングしたものであってもよく、無電解メッキによって選択的に形成したものであってもよい。または、スパッタ法や無電解メッキによって下地膜を形成し、その後電解メッキによって下地膜上に上層膜を形成し、これら下地膜と上層膜とからなる積層膜により、導電膜14を形成してもよい。なお、金属(合金)の種類や層構造、膜厚、幅等については、前記下地樹脂13の場合と同様に、端子11の形状や大きさ等によって適宜に選択・設計される。ただし、導電膜14は、下地樹脂13の弾性変形に伴って該導電膜14自体も弾性変形することから、特に展延性に優れた金(Au)を用いるのが好ましい。また、積層膜によって導電膜14を形成する場合には、その最外層に金を用いるのが好ましい。さらに、導電膜14の幅については、接合する端子11の幅よりも十分に広く形成しておくのが好ましい。
図4(a)は電子部品121を基板111に実装する前の状態を示す図であり、図2(b)の要部に対応する要部拡大断面図である。なお、下地樹脂13については、前述したように熱硬化性樹脂の場合には半硬化状態とされ、熱可塑性樹脂の場合には全硬化状態とされ、これによって熱接着性を有する状態とされている。
基板111と電子部品121とは、互いの端子11とバンプ電極12とが対向するように位置決めされ、その状態で互いに接合する方向に加圧されることにより、図4(b)(c)に示したようにバンプ電極12の導電膜14が端子11に接合され導電接触させられる。また、この加圧時には、加熱処理も同時に行われる。なお、加熱温度については、下地樹脂13の種類等に応じて適宜に設定される。
そして、このように導電膜14と端子11とが導電接触した状態で、さらにこの加圧力が高められてバンプ電極12が基板111に圧着されることにより、図4(d)に示すように下地樹脂13がさらに圧縮変形する。すると、下地樹脂13は、導電膜14に覆われることなく露出している露出部13aの一部が、前記基板111に直接接合(接着)するようになる。そして、さらにこの加圧力が高められると、図2(b)に示したようにバンプ電極12と下地樹脂13の露出部13aとは、そのほぼ全面が基板111に直接接合(接着)するようになる。そして、この状態で前述したように下地樹脂13が硬化(全硬化)させられることにより、この下地樹脂13の露出部13aは基板111に対して良好に接着するようになる。これにより、電子部品121は下地樹脂13の露出部13aの基板111に対する接着によって基板111に実装され、また、バンプ電極12の端子11に対する導電接触状態も、露出部13aの接着力によって保持されるようになり、本発明の第1実施形態となる実装構造10が得られる。
このようにして形成された本発明の第1実施形態となる実装構造10は、電子部品121が基板111側に相対的に加圧され、これによってバンプ電極12が端子11に当接させられ、さらにその状態で加圧されることにより、バンプ電極12の下地樹脂13がさらに弾性変形(圧縮変形)し、その下地樹脂13の露出部13aのほぼ全面が基板111に接着している。すると、バンプ電極12はその下地樹脂13の弾性変形によって基板111の端子11に対し弾性復元力(反発力)を生じることから、バンプ電極12と端子11との間の接合強度がより高くなり、導電接続状態の信頼性が向上する。
また、下地樹脂13の露出部13aの基板111に対する接着力により、バンプ電極12が端子11に導電接触している状態が保持されているので、基板111と電子部品121との間に、NCP等のアンダーフィル材(接着材)を充填する(配する)必要がなくなる。したがって、接着材に要する材料コストが低減され、また、このような接着材を配する工程も不要になって生産コストが低減されることにより、実装コストの低減化を図ることが可能になる。
さらに、導電膜14間に位置する下地樹脂13の露出部13aが基板111の表面に直接当接しているので、この露出部13aを挟んで隣り合う端子11、11間においては、電流のリーク(マイグレーション)が絶縁性の下地樹脂13によって抑制される。
なお、前記第1実施形態の実装構造10では、図2(b)に示したように下地樹脂13の露出部13aのほぼ全面が基板111に直接接合(接着)するように、電子部品121を基板111に実装したが、下地樹脂13の接着力が十分に大きい場合には、図4(d)に示したように、露出部13aの一部のみが前記基板111に直接接合(接着)している状態で、下地樹脂13を全硬化させるようにしてもよい。このようにしても、露出部13aの接着力によってバンプ電極12と端子11との導電接触状態が良好に保持されるので、基板111と電子部品121との間にアンダーフィル材(接着材)を充填する(配する)必要がなくなる。
図5(a)(b)は本発明の電子部品の実装構造の第2実施形態を示す図であり、図5(a)(b)中符号20は実装構造である。なお、図5(a)は、実装構造の要部拡大斜視図であり、図5(b)は、図5(a)におけるB−B線矢視断面図である。この第2実施形態の実装構造20が図2(a)(b)に示した第1実施形態の実装構造10と異なるところは、基板111に形成された複数の端子11のうちの少なくとも二つが、前記バンプ電極12に接合する上面(接合面)の高さが異なって形成されている点である。すなわち、本実施形態の実装構造20にあっては、複数の端子11が、互いに高さが異なる二つの端子11aと端子11bとを少なくとも含んでいる。ここで、このような端子11の高さの違い(高さのバラツキ)は、基板111自体の凹凸や反りなどの基板111に起因する場合と、端子11自体の製造バラツキなどに起因する場合とがあるが、本発明における端子11の高さのバラツキは、いずれに起因する場合も、また両方に起因する場合をも含むものとする。
なお、図5(a)(b)に示した本実施形態では、端子11自体の製造バラツキに起因して、端子11a、11b間に高さバラツキが生じているものとする。ここで、端子11はアディテイブ法(めっき成長法)で形成されていることにより、比較的膜厚が厚く、したがって高く形成されており、また、その横断面が略台形状になっているものとする。ただし、端子11としては、図6(a)に示すようにエッチング法で形成された横断面が矩形状のものであっても、図6(b)に示すようにスパッタ法で形成された薄膜状のものであっても、さらに、図6(c)に示すように印刷法で形成された略蒲鉾形状のものであってもよい。
そして、このような高さの異なる端子11a、11bに対し、前記バンプ電極12は、前記端子11a、11bの高さバラツキ(違い)を吸収した状態で、それぞれ端子11a、11bに接合し、さらにその状態で下地樹脂13の露出部13aが、基板111に直接接着している。
図7(a)は電子部品121を基板111に実装する前の状態を示す図であり、図5(b)に対応する要部断面図である。基板111と電子部品121とは、互いの端子11a、11bとバンプ電極12とがそれぞれ対向するように位置決めされる。その際、端子11a、11bには高さバラツキがあるので、これら端子11a、11bとバンプ電極12との間においては、それぞれの接合面間の距離L1、L2が異なっており、すなわちバラツキが生じており、したがって全てのバンプ電極12−端子11間を良好な強度で接続するのが難しくなっている。
しかして、本実施形態ではこのような状態のもとで、電子部品121と基板111とが互いに接合する方向に加圧されることにより、図7(b)に示すようにバンプ電極12の導電膜14が対応する端子11a(11b)に接合し、導電接触する。そして、さらに加圧力が高められることにより、図5(b)に示したようにバンプ電極12の下地樹脂13がさらに弾性変形(圧縮変形)し、その下地樹脂13の露出部13aのほぼ全面が基板111に接着する。
すると、バンプ電極12は加圧力に応じてその内部樹脂13が容易に弾性変形(圧縮変形)するので、接合する端子11a(11b)の高さに対応してそれぞれ弾性変形(圧縮変形)する。すなわち、端子11a(11b)の上面とバンプ電極の接合面との間の距離に対応して、それぞれ異なる度合いで弾性変形する。これにより、端子11a、11b間に高さバラツキがあり、バンプ電極12と端子11a、11bとの間の距離にバラツキがあっても、バンプ電極12がそれぞれに対応して弾性変形することで、前記のバラツキが吸収される。
したがって、この実装構造20にあっては、端子11a、11bに高さ(レベル)バラツキがあるにも拘わらず、これら端子11a、11bとバンプ電極12との間がそれぞれ良好な導電接続状態となり、したがって、各接点(接続部)における導電接続状態の信頼性が向上するとともに、基板111に対する電子部品121の実装強度も向上したものとなる。
また、第1実施形態の実装構造10と同様に、露出部13aの接着力によってバンプ電極12が端子11に導電接触している状態が保持されているので、実装コストの低減化を図ることが可能になる。
なお、この第2実施形態においても、前記第1実施形態と同様に、下地樹脂13の接着力が十分に大きい場合には、露出部13aの一部のみを前記基板111に直接接合(接着)させ、その状態で下地樹脂13を全硬化させるようにしてもよい。
また、この第2実施形態では、端子11自体の製造バラツキに起因して、端子11a、11b間に高さバラツキが生じているものとしたが、端子11a、11b間の高さバラツキは、例えば基板111の内部に配線等が形成されていることにより、設計上必然的に形成されたものであってもよい。このような場合にも、本実施形態からなる実装構造にあっては、前述のように端子11a、11b間の高さのバラツキが吸収される。よって、従来であれば避けられていた基板面の段差が、本実施形態では支障がなくなり、したがって、基板111についての設計自由度が高くなる。
図8は本発明の電子部品の実装構造の第3実施形態を示す要部側断面図であり、図8中符号30は実装構造である。この第3実施形態の実装構造30が図2(a)(b)に示した第1実施形態の実装構造10と異なるところは、電子部品121に形成された複数のバンプ電極12のうちの少なくとも二つが、前記端子11に接合する接合部の高さが異なって形成されている点である。すなわち、本実施形態の実装構造30にあっては、複数のバンプ電極12が、互いに高さが異なる二つのバンプ電極12a、12bを少なくとも含んでいる。ここで、このようなバンプ12の高さの違い(高さのバラツキ)は、電子部品121のバンプ電極形成面に凹凸や反りなどある場合、つまり電子部品121に起因する場合と、バンプ電極12自体の製造バラツキなどに起因する場合とがある。本実施形態では、バンプ電極12の高さのバラツキが、いずれに起因する場合も、また両方に起因する場合をも含むものとする。
なお、図8に示した本実施形態では、電子部品121の能動面側の表層部に内部配線25が形成されており、これによって電子部品121の能動面には内部配線25が形成されている領域26aと形成されていない領域26bとの間で段差27が形成されていることにより、バンプ電極12a、12b間に設計上(構造上)必然的に高さバラツキが生じているものとする。すなわち、このような段差27を挟んだ一方の領域26aと他方の領域26bとにそれぞれバンプ電極12が形成されている場合、これらバンプ電極12間に製造バラツキが無くても、電子部品121側に凹凸(段差27)があることから、結果的に領域26a上に形成されたバンプ電極12aと領域26b上に形成されたバンプ電極12bとは、その最頂部(接合部)の高さ(レベル)が異なることとなる。つまり、バンプ電極12a、12b間には、結果的に高さバラツキが生じていることになる。
本実施形態の実装構造30では、このような高さの異なるバンプ電極12a、12bが、その接合部の高さバラツキ(違い)を自ら吸収した状態で、それぞれ端子11に接合し、さらにその状態で下地樹脂13の露出部13aが、基板111に直接接着している。
図9(a)は電子部品121を基板111に実装する前の状態を示す図であり、図8に対応する要部断面図である。電子部品121と基板111とは、互いのバンプ電極12a、12bと端子11、11とがそれぞれ対向するように位置決めされる。その際、バンプ電極12a、12bには高さバラツキがあるので、これらバンプ電極12a、12bと端子11との間においては、それぞれの接合部間の距離L1、L2が異なっており、すなわちバラツキが生じており、したがって全てのバンプ電極12−端子11間を良好な強度で接続するのが難しくなっている。
しかして、本実施形態ではこのような状態のもとで、電子部品121と基板111とが互いに接合する方向に加圧されることにより、図9(b)に示すようにバンプ電極12a、12bの導電膜14がそれぞれ対応する端子11に接合し、導電接触する。そして、さらに加圧力が高められることにより、図8に示したようにバンプ電極12の下地樹脂13がさらに弾性変形(圧縮変形)し、その下地樹脂13の露出部13aのほぼ全面が基板111に接着する。
すると、バンプ電極12は加圧力に応じてその内部樹脂13が容易に弾性変形(圧縮変形)するので、接合する端子11の高さに対応してそれぞれ弾性変形(圧縮変形)する。すなわち、端子11の上面とバンプ電極12a(12b)の接合面との間の距離に対応して、それぞれ異なる度合いで弾性変形する。これにより、バンプ電極12a、12b間に高さバラツキがあり、これらバンプ電極12a、12bと端子11との間の距離にバラツキがあっても、バンプ電極12a、12bがそれぞれの距離に対応して弾性変形することで、前記のバラツキが吸収される。
したがって、この実装構造30にあっては、バンプ電極12a、12bに高さ(レベル)バラツキがあるにも拘わらず、これらバンプ電極12a、12bと端子11との間がそれぞれ良好な導電接続状態となり、したがって、各接点(接続部)における導電接続状態の信頼性が向上するとともに、基板111に対する電子部品121の実装強度も向上したものとなる。
また、第1実施形態の実装構造10と同様に、露出部13aの接着力によってバンプ電極12が端子11に導電接触している状態が保持されているので、実装コストの低減化を図ることが可能になる。
また、従来であれば、バンプ電極12に高さバラツキが生じないよう、バンプ電極12の形成面については段差等がない平坦面となるように、電子部品を設計していたが、この実装構造30では、前述のようにバンプ電極12a、12b間の高さバラツキが吸収されるので、バンプ電極形成面に段差があっても支障がなく、したがって、電子部品121についての設計自由度が高くなる。
なお、この第3実施形態においても、前記第1実施形態と同様に、下地樹脂13の接着力が十分に大きい場合には、露出部13aの一部のみを前記基板111に直接接合(接着)させ、その状態で下地樹脂13を全硬化させるようにしてもよい。
図10(a)、(b)は、本発明の電子部品の実装構造の第4実施形態を説明するための図であり、図10(a)は電子部品121の能動面121a側の平面図、図10(b)は図10(a)におけるC−C線矢視断面図である。この第4実施形態の実装構造が図2(a)(b)に示した第1実施形態の実装構造10と異なるところは、バンプ電極における下地樹脂が、電子部品121の能動面側に設けられた電極端子16を囲んで形成されている点である。
すなわち、この実装構造のバンプ電極42において下地樹脂43は、電子部品121の矩形の能動面121a上にて四角錐台状または四角板状に形成されており、この下地樹脂43の内側において前記電極端子16に対応する箇所に開口部43bを形成している。この開口部43内に露出した電極端子16には、帯状の導電膜44の一端側が接合(導通)しており、この導電膜44は、その他端側が下地樹脂43上に引き出されて下地樹脂43の一部を覆った状態に設けられている。なお、図10(a)に示した例では一つの下地樹脂43内に二つの電極端子16が配置され、これら二つの電極端子16に対してそれぞれに開口部43bを形成しているが、二つの電極端子16に対して共通の一つの開口部を形成するように下地樹脂43をパターニングしてもよい。また、下地樹脂43内の電極端子16の数については、一つでも三つ以上であってもよい。
このような構成のバンプ電極42にあっては、図10(a)において下地樹脂43上を覆っている部分の導電膜44が、電極として実質的に機能する部分となっている。したがって、先の実施形態における略蒲鉾状の下地樹脂13に対し、本実施形態の下地樹脂43は十分に広い面積を有しているので、下地樹脂43上における導電膜44の面積を先の実施形態に比べて大きくすることができる。よって、電極として実質的に機能する部分を広く(大きく)し、基板111の端子11との間の接続面積を十分に大きく確保することにより、電気的接続の信頼性を高くすることができる。
また、先の略蒲鉾状の下地樹脂13に比べ、本実施形態の下地樹脂43は導電膜44に覆われない部分も広く(大きく)なることから、基板111に直接接着する面積を増やすことができ、したがって基板111への電子部品121の実装強度を高めることができる。
図11は本発明の電子部品の実装構造の第5実施形態を説明するための図であり、電子部品の能動面側の平面図である。この第5実施形態の実装構造は、特に、前記電子部品に水晶振動子を適用した場合の例である。
図11において符号70は音叉型の水晶振動子である。この水晶振動子70は、一対の振動片70a、70aを有したもので、これら振動片70a、70aを、本発明における電子部品の電極端子としたものである。この水晶振動子70の一方の面には、その基端部側にバンプ電極72が形成されている。
バンプ電極72は、平面視矩形板状の下地樹脂73と、前記振動片70a、70aのそれぞれの表面に接続され、さらにその一端部が下地樹脂73上に乗り上げた状態で該下地樹脂73の一部を覆う二つの帯状の導電膜74、74とを、備えて構成されたものである。したがって、この水晶振動子70には、実質的に二つのバンプ電極72が形成されている。なお、下地樹脂73はその側面がテーパ状に形成されており、これによって導電膜74が下地樹脂73上に乗り上げた際、その段部において断線(段切れ)が起こるのが防止されている。
前記バンプ電極72は、基板(図示せず)側の端子に接続するもので、その際、下地樹脂73の露出部73aが基板に直接接着するように構成されたものである。したがって、この水晶振動子70にあっては、バンプ電極72がその節(接点)となることにより、この節の点で基板に確実に固定されるようになる。よって、この水晶振動子70を基板に実装してなる実装構造によれば、水晶振動子70の振動動作性を損なうことなく、この水晶振動子70を基板に良好に実装したものとなる。
図12は本発明の電子部品の実装構造の第6実施形態を説明するための図であり、電子部品の能動面側の平面図である。この第6実施形態の実装構造が図10(a)(b)に示した第4実施形態の実装構造と異なるところは、導電膜54が、電極端子16に導通し、かつ該電極端子16を囲んだ状態で下地樹脂43上の内側に設けられている点である。
すなわち、この実装構造のバンプ電極52において導電膜54は、図12中ドットを付して示すように平面視円形状に形成されており、その中心部において開口部43内に露出した電極端子16に接合(導通)している。したがって、その外周側は下地樹脂43上に引き出されて下地樹脂43の一部を覆った状態になっており、電極として実質的に機能する部分は、電極端子16を略円環状に囲んだ状態となっている。
したがって、このバンプ電極52にあっては、導電膜54の外側にこれを囲んで状態で下地樹脂43の露出部43aが形成されるので、この露出部43aが電極として実質的に機能する部分の導電膜54を囲んだ環状の状態で基板111に直接接着することにより、導電膜54と端子11との間の導電接触状態をより良好に保持するようになる。よって、バンプ電極52と端子11との間の電気的接続の信頼性をより高くすることができる。
なお、図10、図12に示した実施形態では、電極端子16を露出させる下地樹脂43の開口部43bの形状を矩形状にしたが、この開口部の形状については、矩形状に限らず、円形等種々の形状を採用することができる。
図13は本発明の電子部品の実装構造の第7実施形態を説明するための図であり、電子部品の能動面側の平面図である。この第7実施形態の実装構造が図12に示した第6実施形態の実装構造と異なるところは、下地樹脂43における開口部43bの形状と、導電膜64の平面視形状にある。
すなわち、この実装構造のバンプ電極62において下地樹脂43の開口部43bは、電極端子16を中心とする円形状に形成されている。そして、導電膜64は、図13中ドットを付して示すように、その中心部においては開口部43内に露出した電極端子16に接合(導通)しているものの、下地樹脂43上に引き出されて下地樹脂43の一部を覆う外周側、すなわち電極として実質的に機能する部分は、前記電極端子16を中心にして放射状に延びる複数の延出片64aからなっている。
したがって、このバンプ電極62にあっては、電極として実質的に機能する下地樹脂43上の延出片64aが端子11に接合し、その状態で加圧された際、延出片64a間で応力が分散することにより、導電膜64にクラックや剥離などが生じることが防止される。よって、バンプ電極62と端子11との間の電気的接続の信頼性をより高くすることができる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、バンプ電極における下地樹脂の形状としては、電子部品121の能動面121aにおいて部分的に設けられるのでなく、電極端子に対応する箇所を除いて、電子部品121の能動面121a全体をほぼ覆った状態に設けられていてもよい。このようにすれば、電極として実質的に機能する下地樹脂上の導電膜の面積を大きくすることができ、これによって端子11との間の電気的接続の信頼性を高くすることができる。また、下地樹脂は導電膜に覆われない部分も広く(大きく)なることから、基板に直接接着する面積を増やすことができ、したがって基板111への電子部品121の実装強度を高めることができる
また、このように能動面121a全体をほぼ覆った状態で下地樹脂を形成する場合、図14に示すように、一つの下地樹脂83に多数の開口部83bを形成し、これら開口部83b内に露出する電極端子16に導通するようにしてそれぞれ導電膜84を形成し、多数のバンプ電極82を形成してもよい。このようにしても、下地樹脂83は導電膜84に覆われない部分が広く(大きく)なる。したがって、基板に直接接着する面積を増やすことができ、基板への電子部品121の実装強度を高めることができる。すなわち、このように能動面121a全体をほぼ覆った状態で下地樹脂を形成する実施形態は、特に電子部品として、二辺や四辺、もしくは全面に電極を有するような半導体素子に適用された場合に、より有効となる。
また、前記の基板111については、前記したガラスや合成樹脂からなる基板以外に、リジット基板やシリコン基板、薄厚のセラミックス基板など種々のものが使用可能である。さらに、電子部品としては、液晶駆動用ICチップ以外に各種のICや、ダイオード、トランジスター、発光ダイオード、レーザーダイオード、発信子、コンデンサなどの受動部品など前述したような接続電極(バンプ電極)を有する電子部品であればなんでも構わない。
また、本発明の電子部品の実装構造が適用される装置としては、前記した液晶表示装置だけではなく、有機エレクトロルミネッセンス装置(有機EL装置)や、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)など、各種の電気光学装置や各種の電子モジュールに適用可能である。
本発明が適用された液晶表示装置の構造を模式的に示す概略斜視図である。 (a)(b)は本発明の実装構造の第1実施形態の要部拡大図である。 (a)(b)はバンプ電極の概略構成を示す側断面図である。 (a)〜(d)は第1実施形態の実装構造を説明するための図である。 (a)(b)は本発明の実装構造の第2実施形態の要部拡大図である。 (a)〜(c)は端子の形状を説明するための斜視断面図である。 (a)(b)は本発明の実装構造の第2実施形態の説明図である。 本発明の実装構造の第3実施形態の要部側断面図である。 (a)(b)は第3実施形態の実装構造を説明するための図である。 (a)、(b)は本発明の実装構造の第4実施形態の説明図である。 本発明の実装構造の第5実施形態の説明図である。 本発明の実装構造の第6実施形態の説明図である。 本発明の実装構造の第7実施形態の説明図である。 本発明の実装構造の変形例の説明図である。
符号の説明
10、20、30…実装構造(電子部品の実装構造)、11…端子、12、42、52、62、72、82…バンプ電極、13、43、73、83…下地樹脂、13a、43a…露出部、14、44、54、64、74、84…導電膜、16…電極端子、43b、83b…開口部、64a…延出片、70…水晶振動子、70a…振動片、100…液晶表示装置、110…液晶パネル、111…基板、111a,112a…電極、111b、112b、111c…配線、111d…入力配線、111bx、111cx、111dx…端子、121…電子部品(ICチップ)、121a…能動面

Claims (13)

  1. バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造であって、
    前記バンプ電極は、接着性を有する下地樹脂と、該下地樹脂の表面の一部を覆う導電膜と、を含み、
    前記導電膜が前記端子に接触し、かつ、前記導電膜に覆われていない前記下地樹脂の少なくとも一部が前記基板に接触するように、前記下地樹脂が、前記電子部品と前記基板との間に配置され、
    前記下地樹脂と前記基板とが接触することにより、前記電子部品が前記基板に保持されていることを特徴とする電子部品の実装構造。
  2. 前記バンプ電極と前記端子とはそれぞれ複数設けられ、かつ、該バンプ電極と端子とは互いに対応するものどうしが接合され、
    前記複数の端子は、前記バンプ電極に接合する上面の高さが異なる少なくとも二つの端子を含み、
    前記バンプ電極は、接合する端子の高さに対応してそれぞれの下地樹脂が弾性変形することにより、それぞれ端子に接合していることを特徴とする請求項1記載の電子部品の実装構造。
  3. 前記バンプ電極と前記端子とはそれぞれ複数設けられ、かつ、該バンプ電極と端子とは互いに対応するものどうしが接合されてなり、
    前記複数のバンプ電極は、前記端子に接合する接合部の高さが異なる少なくとも二つのバンプ電極を含み、
    前記複数のバンプ電極は、それぞれの接合部の高さに対応してそれぞれの下地樹脂が弾性変形することにより、それぞれ前記端子に接合していることを特徴とする請求項1記載の電子部品の実装構造。
  4. 前記下地樹脂は、横断面を略半円形状、略半楕円形状、または略台形状とする略蒲鉾状に形成され、前記導電膜は、前記下地樹脂の前記横断面方向に沿って前記下地樹脂表面の一部に帯状に設けられていることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
  5. 前記電極端子は前記電子部品に設けられており、前記下地樹脂は、前記電極端子を囲んで形成されていることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
  6. 前記導電膜は、前記電極端子に導通し、かつ該電極端子を囲んだ状態で前記下地樹脂上の内側に設けられていることを特徴とする請求項5記載の電子部品の実装構造。
  7. 前記導電膜は、前記下地樹脂を覆う部分が前記電極端子を中心にして放射状に延びる複数の延出片からなることを特徴とする請求項6記載の電子部品の実装構造。
  8. 前記下地樹脂が、前記電極端子に対応する箇所を除いて、前記電子部品の能動面全体をほぼ覆った状態に設けられていることを特徴とする請求項5〜7のいずれか一項に記載の電子部品の実装構造。
  9. 前記電子部品は、水晶振動子であることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
  10. 前記電子部品は、半導体素子であることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
  11. 前記下地樹脂は、熱可塑性を有することを特徴とする請求項1〜10のいずれか一項に記載の電子部品の実装構造。
  12. 前記端子は、上面と側面とを有するように前記電子部品に向かって凸状に形成され、
    前記導電膜は、前記上面と前記側面と前記基板とに接触していることを特徴とする請求項11記載の電子部品の実装構造。
  13. バンプ電極を有する電子部品を、端子を有する基板上に実装する電子部品の実装方法であって、
    前記バンプ電極は、接着性を有する下地樹脂と、該下地樹脂の表面の一部を覆う導電膜と、を含み、
    前記電子部品を前記基板に対して加圧するとともに加熱することにより、前記導電膜前記端子に接触させ、かつ、前記導電膜に覆われていない前記下地樹脂の少なくとも一部前記基板に接触させることを特徴とする電子部品の実装方法。
JP2007286403A 2007-11-02 2007-11-02 電子部品の実装構造 Expired - Fee Related JP4525734B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007286403A JP4525734B2 (ja) 2007-11-02 2007-11-02 電子部品の実装構造
US12/235,956 US8227914B2 (en) 2007-11-02 2008-09-23 Mounting structure of electronic component
CN2008101704285A CN101426343B (zh) 2007-11-02 2008-11-03 电子部件的安装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007286403A JP4525734B2 (ja) 2007-11-02 2007-11-02 電子部品の実装構造

Publications (2)

Publication Number Publication Date
JP2009117476A JP2009117476A (ja) 2009-05-28
JP4525734B2 true JP4525734B2 (ja) 2010-08-18

Family

ID=40587281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007286403A Expired - Fee Related JP4525734B2 (ja) 2007-11-02 2007-11-02 電子部品の実装構造

Country Status (3)

Country Link
US (1) US8227914B2 (ja)
JP (1) JP4525734B2 (ja)
CN (1) CN101426343B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5684095B2 (ja) * 2011-11-16 2015-03-11 株式会社アドバンテスト 試験用キャリア
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
KR102240894B1 (ko) * 2014-02-26 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP6836121B2 (ja) * 2016-08-19 2021-02-24 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、電子機器、及び実装構造体の製造方法
JP7142591B2 (ja) * 2019-03-04 2022-09-27 モレックス エルエルシー 導波管
DE102019207341A1 (de) * 2019-05-20 2020-11-26 Robert Bosch Gmbh Elektronikbaugruppe und Elektronikanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321569A (en) * 1976-08-11 1978-02-28 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPH1131884A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 多層プリント回路基板および電子装置
JP2001177345A (ja) * 1999-12-15 2001-06-29 Murata Mfg Co Ltd 圧電発振器
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2007048801A (ja) * 2005-08-08 2007-02-22 Sanyo Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
JP2001189337A (ja) 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2001217281A (ja) 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002261407A (ja) 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
TWI317164B (en) * 2006-07-28 2009-11-11 Taiwan Tft Lcd Ass Contact structure having a compliant bump and a testing area and manufacturing method for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321569A (en) * 1976-08-11 1978-02-28 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPH1131884A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 多層プリント回路基板および電子装置
JP2001177345A (ja) * 1999-12-15 2001-06-29 Murata Mfg Co Ltd 圧電発振器
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2007048801A (ja) * 2005-08-08 2007-02-22 Sanyo Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器

Also Published As

Publication number Publication date
US20090115055A1 (en) 2009-05-07
CN101426343B (zh) 2012-04-18
JP2009117476A (ja) 2009-05-28
US8227914B2 (en) 2012-07-24
CN101426343A (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
JP4888462B2 (ja) 電子部品の実装構造
JP4548459B2 (ja) 電子部品の実装構造体
JP6726070B2 (ja) 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP4525734B2 (ja) 電子部品の実装構造
KR20180024099A (ko) 접합 조립체 및 이를 포함하는 표시 장치
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
JP5125314B2 (ja) 電子装置
JP4353289B2 (ja) 電子デバイス及び電子機器
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
KR20000062451A (ko) 영상 장치 및 그 제조 방법
KR102047733B1 (ko) 전자 부품의 실장 방법, 전자 부품의 접합 구조, 기판 장치, 디스플레이 장치, 디스플레이 시스템
JP2009099765A (ja) 電子部品の実装構造
KR200331933Y1 (ko) 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP5358923B2 (ja) 電子部品の実装構造
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP2012199262A (ja) 回路基板、接続構造体及び回路基板の接続方法
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
JP2013135116A (ja) 回路基板、及び接続構造体
JP2013131599A (ja) 回路基板、接続構造体、及び回路基板の製造方法
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2011146499A (ja) 電子部品の実装構造体、及び電子部品の実装方法
JP2006278637A (ja) 基板実装構造および表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees