JP4525734B2 - 電子部品の実装構造 - Google Patents
電子部品の実装構造 Download PDFInfo
- Publication number
- JP4525734B2 JP4525734B2 JP2007286403A JP2007286403A JP4525734B2 JP 4525734 B2 JP4525734 B2 JP 4525734B2 JP 2007286403 A JP2007286403 A JP 2007286403A JP 2007286403 A JP2007286403 A JP 2007286403A JP 4525734 B2 JP4525734 B2 JP 4525734B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- base resin
- substrate
- mounting structure
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05671—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0382—Continuously deformed conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
ところが、一般にランドやバンプ電極は金属によって形成されており、したがって接合時に合わせずれが生じたり、あるいはランドやバンプ電極の位置精度が悪いことによってこれらの間で位置ずれが生じた場合に、これらランドとバンプ電極との間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
また、基板やICなどの電子部品の反りや、ランドとバンプ電極などの形成高さのばらつきによって、ランドとバンプ電極間の距離が一定でなくなり、これらランドとバンプ電極との間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
このプリント配線板によれば、前記の金属導電層表面の凹凸によるアンカー効果により、部品実装時に圧力がかかっても、部品(電子部品)の接続電極が基板の電極上を滑ったり、ずれ落ちて傾いたりしないため、実装歩留まりが向上するとされている。
さらに、このような金属導電層を有するプリント配線板と接続電極を有する部品との接合構造(実装構造)においては、プリント配線板に部品を実装し固定するためにアンダーフィル材などの接着材が必要となっており、これが実装に要するコストの低減化を妨げる一因となっている。
前記バンプ電極は、前記電子部品の能動面に設けられた下地樹脂と、該下地樹脂の表面の一部を覆い残部を露出させるとともに、電極端子に導通する導電膜と、を有してなり、
前記バンプ電極の導電膜は、前記端子に直接導電接触し、
前記バンプ電極の下地樹脂は、弾性変形していることにより、前記導電膜に覆われることなく露出している露出部の少なくとも一部が、前記基板に直接接着し、
前記基板と前記電子部品とは、前記下地樹脂の露出部の基板に対する接着力により、前記バンプ電極が前記端子に導電接触している状態が保持されていることを特徴としている。
また、このように下地樹脂が弾性変形し、その露出部の少なくとも一部が基板に直接接着しているので、この露出部の基板に対する接着力によってバンプ電極が端子に導電接触している状態が保持され、これによって基板と電子部品との間に、アンダーフィル材などの接着材を配する必要がなくなる。したがって、アンダーフィル材などの接着材に要する材料コストが低減され、また、このような接着材を配する工程も不要になって生産コストが低減されることにより、実装コストの低減化が図られる。
基板上に端子が複数形成されていると、基板の凹凸や反り、端子自体の製造バラツキなどによって、各端子の上面(接合面)の高さ(レベル)にバラツキが生じていることがある。すると、高さバラツキのある端子間では、それぞれの上面の、前記バンプ電極に対する距離が異なることになる。
そして、このように端子間で高さバラツキがある基板と、バンプ電極を有する電子部品とを、複数のバンプ電極−端子間でそれぞれ接続させようとすると、これらバンプ電極と端子とは接合前においてその間の距離にバラツキがあることから、全てのバンプ電極−端子間を良好な強度で接続するのが難しくなる。
さらに、従来であれば、基板内部に配線等を形成するのは基板面に段差が形成されてしまい、これが端子の高さバラツキの原因となってしまうことで避けられていたが、この実装構造では、前述のように端子の高さのバラツキが吸収されるので、基板面に段差があっても支障がなく、したがって、基板についての設計自由度が高くなる。
電子部品上にバンプ電極が複数形成されていると、電子部品のバンプ電極形成面に凹凸や反りがあったり、バンプ電極自体に製造バラツキがあることなどで、各バンプ電極の、端子に接合する接合部の高さ(レベル)にバラツキが生じていることがある。すると、高さバラツキのあるバンプ電極間では、それぞれの接合部の、前記端子に対する距離が異なることになる。
そして、このようにバンプ電極間で高さバラツキがある電子部品と、端子を有する基板とを、複数のバンプ電極−端子間でそれぞれ接続させようとすると、これらバンプ電極と端子とは接合前においてその間の距離にバラツキがあることから、全てのバンプ電極−端子間を良好な強度で接続するのが難しくなる。
さらに、従来であれば、バンプ電極に高さバラツキが生じないよう、バンプ電極の形成面については段差等がない平坦面となるように、電子部品を設計していたが、この実装構造では、前述のようにバンプ電極の高さのバラツキが吸収されるので、バンプ電極形成面に段差があっても支障がなく、したがって、電子部品についての設計自由度が高くなる。
このようにすれば、下地樹脂の上面上に間隔をおいて導電膜を複数設けることにより、複数のバンプ電極を形成することができ、製造が容易になる。
このようにすれば、下地樹脂上における導電膜の面積を大きくすることが可能となり、したがって端子との間の接続面積を十分に大きく確保することにより、電気的接続の信頼性を高くすることができる。
このようにすれば、導電膜の外側にこれを囲んで状態で下地樹脂の露出部が形成されるので、例えばこの露出部が導電膜を囲んだ環状の状態で基板に直接接着することにより、導電膜と端子との間の導電接触状態がより良好に保持される。
このようにすれば、下地樹脂上に設けられた延出片が端子に接合してその状態で加圧された際、延出片間で応力が分散することにより、導電膜にクラックや剥離などが生じることが防止される。
このようにすれば、下地樹脂の露出部の面積をより大きくすることが可能となり、基板に対する電子部品の接着力を高めることが可能になる。
電子部品として水晶振動子を適用した場合、この水晶振動子の節(接点)をバンプ電極とすることにより、水晶振動子はこの節の点で基板に確実に固定されるようになる。
電子部品として半導体素子を適用した場合、半導体素子をその下地樹脂を介して基板に接続できるので、半導体素子への応力伝達を抑制することができる。
図1は本発明に係る電子部品の実装構造を適用した液晶表示装置を示す模式図である。まず、図1を用いて本発明に係る電子部品の実装構造の適用例を説明する。
図1において符号100は液晶表示装置であり、この液晶表示装置100は、液晶パネル110と、電子部品(液晶駆動用ICチップ)121とを有して構成されている。なお、この液晶表示装置100には、図示しないものの、偏光板、反射シート、バックライト等の付帯部材が、必要に応じて適宜設けられるものとする。
図2(a)は、前記液晶表示装置100における電子部品121の実装構造の第1実施形態を拡大して示す要部拡大斜視図であり、図2(b)は、図2(a)におけるA−A線矢視断面図である。図2(a)(b)において符号11Pは基板111上に設けられた配線パターン、すなわち、前記配線111b、111c、111dのいずれかを表しており、符号11はこれら配線に設けられた端子、すなわち、前記した端子111bx、111cx,111dxのいずれかを表している。なお、本実施形態では、端子11は比較的膜厚が厚く、したがって高く形成されており、また、その横断面が略台形状になっている。また、符号12は電子部品121に設けられたバンプ電極である。
このような樹脂からなる下地樹脂13は、公知のリソグラーフィー技術やエッチング技術により、前記した略蒲鉾状に形成されている。なお、樹脂の材質(硬度)や略蒲鉾状についての細部における形状(高さや幅)等については、端子11の形状や大きさ等によって適宜に選択・設計される。
基板111と電子部品121とは、互いの端子11とバンプ電極12とが対向するように位置決めされ、その状態で互いに接合する方向に加圧されることにより、図4(b)(c)に示したようにバンプ電極12の導電膜14が端子11に接合され導電接触させられる。また、この加圧時には、加熱処理も同時に行われる。なお、加熱温度については、下地樹脂13の種類等に応じて適宜に設定される。
さらに、導電膜14間に位置する下地樹脂13の露出部13aが基板111の表面に直接当接しているので、この露出部13aを挟んで隣り合う端子11、11間においては、電流のリーク(マイグレーション)が絶縁性の下地樹脂13によって抑制される。
図7(a)は電子部品121を基板111に実装する前の状態を示す図であり、図5(b)に対応する要部断面図である。基板111と電子部品121とは、互いの端子11a、11bとバンプ電極12とがそれぞれ対向するように位置決めされる。その際、端子11a、11bには高さバラツキがあるので、これら端子11a、11bとバンプ電極12との間においては、それぞれの接合面間の距離L1、L2が異なっており、すなわちバラツキが生じており、したがって全てのバンプ電極12−端子11間を良好な強度で接続するのが難しくなっている。
また、第1実施形態の実装構造10と同様に、露出部13aの接着力によってバンプ電極12が端子11に導電接触している状態が保持されているので、実装コストの低減化を図ることが可能になる。
また、この第2実施形態では、端子11自体の製造バラツキに起因して、端子11a、11b間に高さバラツキが生じているものとしたが、端子11a、11b間の高さバラツキは、例えば基板111の内部に配線等が形成されていることにより、設計上必然的に形成されたものであってもよい。このような場合にも、本実施形態からなる実装構造にあっては、前述のように端子11a、11b間の高さのバラツキが吸収される。よって、従来であれば避けられていた基板面の段差が、本実施形態では支障がなくなり、したがって、基板111についての設計自由度が高くなる。
図9(a)は電子部品121を基板111に実装する前の状態を示す図であり、図8に対応する要部断面図である。電子部品121と基板111とは、互いのバンプ電極12a、12bと端子11、11とがそれぞれ対向するように位置決めされる。その際、バンプ電極12a、12bには高さバラツキがあるので、これらバンプ電極12a、12bと端子11との間においては、それぞれの接合部間の距離L1、L2が異なっており、すなわちバラツキが生じており、したがって全てのバンプ電極12−端子11間を良好な強度で接続するのが難しくなっている。
また、第1実施形態の実装構造10と同様に、露出部13aの接着力によってバンプ電極12が端子11に導電接触している状態が保持されているので、実装コストの低減化を図ることが可能になる。
なお、この第3実施形態においても、前記第1実施形態と同様に、下地樹脂13の接着力が十分に大きい場合には、露出部13aの一部のみを前記基板111に直接接合(接着)させ、その状態で下地樹脂13を全硬化させるようにしてもよい。
また、先の略蒲鉾状の下地樹脂13に比べ、本実施形態の下地樹脂43は導電膜44に覆われない部分も広く(大きく)なることから、基板111に直接接着する面積を増やすことができ、したがって基板111への電子部品121の実装強度を高めることができる。
図11において符号70は音叉型の水晶振動子である。この水晶振動子70は、一対の振動片70a、70aを有したもので、これら振動片70a、70aを、本発明における電子部品の電極端子としたものである。この水晶振動子70の一方の面には、その基端部側にバンプ電極72が形成されている。
なお、図10、図12に示した実施形態では、電極端子16を露出させる下地樹脂43の開口部43bの形状を矩形状にしたが、この開口部の形状については、矩形状に限らず、円形等種々の形状を採用することができる。
すなわち、この実装構造のバンプ電極62において下地樹脂43の開口部43bは、電極端子16を中心とする円形状に形成されている。そして、導電膜64は、図13中ドットを付して示すように、その中心部においては開口部43内に露出した電極端子16に接合(導通)しているものの、下地樹脂43上に引き出されて下地樹脂43の一部を覆う外周側、すなわち電極として実質的に機能する部分は、前記電極端子16を中心にして放射状に延びる複数の延出片64aからなっている。
Claims (13)
- バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造であって、
前記バンプ電極は、接着性を有する下地樹脂と、該下地樹脂の表面の一部を覆う導電膜と、を含み、
前記導電膜が前記端子に接触し、かつ、前記導電膜に覆われていない前記下地樹脂の少なくとも一部が前記基板に接触するように、前記下地樹脂が、前記電子部品と前記基板との間に配置され、
前記下地樹脂と前記基板とが接触することにより、前記電子部品が前記基板に保持されていることを特徴とする電子部品の実装構造。 - 前記バンプ電極と前記端子とはそれぞれ複数設けられ、かつ、該バンプ電極と端子とは互いに対応するものどうしが接合され、
前記複数の端子は、前記バンプ電極に接合する上面の高さが異なる少なくとも二つの端子を含み、
前記バンプ電極は、接合する端子の高さに対応してそれぞれの下地樹脂が弾性変形することにより、それぞれ端子に接合していることを特徴とする請求項1記載の電子部品の実装構造。 - 前記バンプ電極と前記端子とはそれぞれ複数設けられ、かつ、該バンプ電極と端子とは互いに対応するものどうしが接合されてなり、
前記複数のバンプ電極は、前記端子に接合する接合部の高さが異なる少なくとも二つのバンプ電極を含み、
前記複数のバンプ電極は、それぞれの接合部の高さに対応してそれぞれの下地樹脂が弾性変形することにより、それぞれ前記端子に接合していることを特徴とする請求項1記載の電子部品の実装構造。 - 前記下地樹脂は、横断面を略半円形状、略半楕円形状、または略台形状とする略蒲鉾状に形成され、前記導電膜は、前記下地樹脂の前記横断面方向に沿って前記下地樹脂表面の一部に帯状に設けられていることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
- 前記電極端子は前記電子部品に設けられており、前記下地樹脂は、前記電極端子を囲んで形成されていることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
- 前記導電膜は、前記電極端子に導通し、かつ該電極端子を囲んだ状態で前記下地樹脂上の内側に設けられていることを特徴とする請求項5記載の電子部品の実装構造。
- 前記導電膜は、前記下地樹脂を覆う部分が前記電極端子を中心にして放射状に延びる複数の延出片からなることを特徴とする請求項6記載の電子部品の実装構造。
- 前記下地樹脂が、前記電極端子に対応する箇所を除いて、前記電子部品の能動面全体をほぼ覆った状態に設けられていることを特徴とする請求項5〜7のいずれか一項に記載の電子部品の実装構造。
- 前記電子部品は、水晶振動子であることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
- 前記電子部品は、半導体素子であることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造。
- 前記下地樹脂は、熱可塑性を有することを特徴とする請求項1〜10のいずれか一項に記載の電子部品の実装構造。
- 前記端子は、上面と側面とを有するように前記電子部品に向かって凸状に形成され、
前記導電膜は、前記上面と前記側面と前記基板とに接触していることを特徴とする請求項11記載の電子部品の実装構造。 - バンプ電極を有する電子部品を、端子を有する基板上に実装する電子部品の実装方法であって、
前記バンプ電極は、接着性を有する下地樹脂と、該下地樹脂の表面の一部を覆う導電膜と、を含み、
前記電子部品を前記基板に対して加圧するとともに加熱することにより、前記導電膜を前記端子に接触させ、かつ、前記導電膜に覆われていない前記下地樹脂の少なくとも一部を前記基板に接触させることを特徴とする電子部品の実装方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286403A JP4525734B2 (ja) | 2007-11-02 | 2007-11-02 | 電子部品の実装構造 |
US12/235,956 US8227914B2 (en) | 2007-11-02 | 2008-09-23 | Mounting structure of electronic component |
CN2008101704285A CN101426343B (zh) | 2007-11-02 | 2008-11-03 | 电子部件的安装构造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286403A JP4525734B2 (ja) | 2007-11-02 | 2007-11-02 | 電子部品の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117476A JP2009117476A (ja) | 2009-05-28 |
JP4525734B2 true JP4525734B2 (ja) | 2010-08-18 |
Family
ID=40587281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286403A Expired - Fee Related JP4525734B2 (ja) | 2007-11-02 | 2007-11-02 | 電子部品の実装構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8227914B2 (ja) |
JP (1) | JP4525734B2 (ja) |
CN (1) | CN101426343B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5684095B2 (ja) * | 2011-11-16 | 2015-03-11 | 株式会社アドバンテスト | 試験用キャリア |
US20140127857A1 (en) * | 2012-11-07 | 2014-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods |
KR102240894B1 (ko) * | 2014-02-26 | 2021-04-16 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
JP6836121B2 (ja) * | 2016-08-19 | 2021-02-24 | セイコーエプソン株式会社 | 実装構造体、超音波デバイス、超音波探触子、超音波装置、電子機器、及び実装構造体の製造方法 |
JP7142591B2 (ja) * | 2019-03-04 | 2022-09-27 | モレックス エルエルシー | 導波管 |
DE102019207341A1 (de) * | 2019-05-20 | 2020-11-26 | Robert Bosch Gmbh | Elektronikbaugruppe und Elektronikanordnung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5321569A (en) * | 1976-08-11 | 1978-02-28 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
JPH1131884A (ja) * | 1997-07-11 | 1999-02-02 | Hitachi Ltd | 多層プリント回路基板および電子装置 |
JP2001177345A (ja) * | 1999-12-15 | 2001-06-29 | Murata Mfg Co Ltd | 圧電発振器 |
JP2005101527A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法 |
JP2007048801A (ja) * | 2005-08-08 | 2007-02-22 | Sanyo Epson Imaging Devices Corp | 実装構造体、電気光学装置及び電子機器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5508228A (en) * | 1994-02-14 | 1996-04-16 | Microelectronics And Computer Technology Corporation | Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same |
US5874782A (en) * | 1995-08-24 | 1999-02-23 | International Business Machines Corporation | Wafer with elevated contact structures |
US5783465A (en) * | 1997-04-03 | 1998-07-21 | Lucent Technologies Inc. | Compliant bump technology |
JP2001189337A (ja) | 1999-12-28 | 2001-07-10 | Matsushita Electric Ind Co Ltd | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 |
JP2001217281A (ja) | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP3683179B2 (ja) * | 2000-12-26 | 2005-08-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP2002261407A (ja) | 2001-03-05 | 2002-09-13 | Matsushita Electric Ind Co Ltd | プリント配線板とその製造方法および電子部品の実装方法 |
TWI317164B (en) * | 2006-07-28 | 2009-11-11 | Taiwan Tft Lcd Ass | Contact structure having a compliant bump and a testing area and manufacturing method for the same |
-
2007
- 2007-11-02 JP JP2007286403A patent/JP4525734B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-23 US US12/235,956 patent/US8227914B2/en not_active Expired - Fee Related
- 2008-11-03 CN CN2008101704285A patent/CN101426343B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5321569A (en) * | 1976-08-11 | 1978-02-28 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
JPH1131884A (ja) * | 1997-07-11 | 1999-02-02 | Hitachi Ltd | 多層プリント回路基板および電子装置 |
JP2001177345A (ja) * | 1999-12-15 | 2001-06-29 | Murata Mfg Co Ltd | 圧電発振器 |
JP2005101527A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法 |
JP2007048801A (ja) * | 2005-08-08 | 2007-02-22 | Sanyo Epson Imaging Devices Corp | 実装構造体、電気光学装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20090115055A1 (en) | 2009-05-07 |
CN101426343B (zh) | 2012-04-18 |
JP2009117476A (ja) | 2009-05-28 |
US8227914B2 (en) | 2012-07-24 |
CN101426343A (zh) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4888462B2 (ja) | 電子部品の実装構造 | |
JP4548459B2 (ja) | 電子部品の実装構造体 | |
JP6726070B2 (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
JP4525734B2 (ja) | 電子部品の実装構造 | |
KR20180024099A (ko) | 접합 조립체 및 이를 포함하는 표시 장치 | |
KR100707587B1 (ko) | 전자 부품 실장체의 제조 방법 및 전기 광학 장치 | |
JP5125314B2 (ja) | 電子装置 | |
JP4353289B2 (ja) | 電子デバイス及び電子機器 | |
JP2013030789A (ja) | 実装構造体及び実装構造体の製造方法 | |
KR20000062451A (ko) | 영상 장치 및 그 제조 방법 | |
KR102047733B1 (ko) | 전자 부품의 실장 방법, 전자 부품의 접합 구조, 기판 장치, 디스플레이 장치, 디스플레이 시스템 | |
JP2009099765A (ja) | 電子部品の実装構造 | |
KR200331933Y1 (ko) | 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기 | |
JP5169071B2 (ja) | 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法 | |
JP5358923B2 (ja) | 電子部品の実装構造 | |
JP2008112911A (ja) | 基板間接続構造、基板間接続方法、表示装置 | |
JP5333367B2 (ja) | 電気光学装置及び電子モジュール | |
JP5485510B2 (ja) | 電子デバイス、電子機器、及び電子デバイスの製造方法 | |
JP2012199262A (ja) | 回路基板、接続構造体及び回路基板の接続方法 | |
JP2002076208A (ja) | 半導体素子の実装構造及びその構造の表示装置並びにその製造方法 | |
JP2013135116A (ja) | 回路基板、及び接続構造体 | |
JP2013131599A (ja) | 回路基板、接続構造体、及び回路基板の製造方法 | |
JP2009049154A (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 | |
JP2011146499A (ja) | 電子部品の実装構造体、及び電子部品の実装方法 | |
JP2006278637A (ja) | 基板実装構造および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |