KR200331933Y1 - 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기 - Google Patents

반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR200331933Y1
KR200331933Y1 KR20-2003-0026861U KR20030026861U KR200331933Y1 KR 200331933 Y1 KR200331933 Y1 KR 200331933Y1 KR 20030026861 U KR20030026861 U KR 20030026861U KR 200331933 Y1 KR200331933 Y1 KR 200331933Y1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor device
wiring
wiring terminal
width
Prior art date
Application number
KR20-2003-0026861U
Other languages
English (en)
Inventor
야마다가즈유키
아시다다케시
나카자와마사히코
유모토마사노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Application granted granted Critical
Publication of KR200331933Y1 publication Critical patent/KR200331933Y1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Abstract

본 고안은 배선 단자 및 전극 수의 증대 및 간격의 협소화가 진행되어도, 도전 접합부의 신뢰성을 향상시킬 수 있는 신규의 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기를 제공한다.
배선 기판상에 배선 단자가 형성되고, 반도체 장치에는 전극이 형성되어 있다. 여기서, 배선 단자의 폭은, 전극의 폭보다도 작아지도록 형성되어 있다. 반도체 장치를 배선 기판에 실장할 때, 미치게 되는 가압력에 의해서 배선 단자는 전극에 파고 드는 상태로 된다. 배선 단자의 침투량은, 약 1㎛∼5㎛의 범위내인 것이 바람직하다.

Description

반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기{MOUNTING STRUCTURE OF A SEMICONDUCTOR DEVICE, ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 고안은 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기, 및 전기 광학 장치의 제조 방법에 관한 것으로서, 특히, 기판상에 반도체 장치를 직접 실장하는 방법 및 기판상에 있어서의 반도체 장치의 실장 구조에 관한 것이다.
일반적으로, 플립 칩 실장 방식 등으로 불리우는, 반도체 장치를 직접 기판상에 실장하는 방법이 있다. 이 실장 방법은, 반도체 장치(배어 칩)에 전극을 마련하고, 또한 기판상에 배선 단자를 형성하며, 전극과 배선 단자를 와이어 등을 거치지 않고서 직접 도전 접촉시키는 것이다. 이 방법에서는, 반도체 장치에는, 범프 전극이라고 불리우는 돌기 형상을 갖는 전극이 형성되는 경우가 많고, 이 돌기 형상의 전극을 배선 단자에 직접 접촉시키거나, 혹은, 도전 페이스트나 도전 필름 등을 거쳐서 접촉시키거나 한다.
상기의 반도체 실장 구조의 일례로서, 예컨대, 전기 광학 장치의 일종인 액정 표시 장치에 있어서는, 액정 패널에 플렉시블 배선 기판(FPC) 등의 배선 기판을 접속하고, 이 배선 기판상에, 액정 구동 회로 등을 집적한 반도체 장치(배어 칩)가 실장되는 경우가 있다. 도 10은, 이러한 액정 표시 장치에 있어서, 배선 기판(120)상에 반도체 장치(130)를 실장한 경우의 반도체 장치(130), 이 반도체 장치(130)에 마련된 전극(131, 135), 및, 배선 기판(120)상에 형성된 배선 단자(121, 125)의 위치 관계를 나타내는 투시도이다. 이 경우, 전극(131, 135)은 각각 소정의 피치로 배열되고, 배선 단자(121, 125)는 전극(131, 135)의 형성 피치에 대응하도록 배열 형성되어 있다.
반도체 장치(130)는 이방성 도전막(Anisotropic Conductive Film)을 거쳐서 가열 가압되는 것에 의해 배선 기판(120)상에 실장되어 있다. 도 11은, 이 실장 구조의 세부를 확대하여 나타내는 확대 단면도이다. 상기의 이방성 도전막(133)은, 절연 수지로 구성되는 기재중에 미세한 도전 입자(예컨대, 금속 입자나 절연입자의 표면상에 도전층을 형성한 것)(133a)를 분산시킨 것이다. 이 이방성 도전막(133)을 거쳐서 배선 기판(120)상에 반도체 장치(130)를 압착하고, 도시하지 않은 가압 가열 헤드에 의해서 가열하면서 가압한다. 이것에 의해서, 일시적으로 기재가 연화되어, 도 11에 도시하는 바와 같이 전극(131, 135)과 배선 단자(121, 125)가 도전 입자를 사이에 두고 도전 접촉된 상태로 되며, 그 후, 기재가 경화됨으로써 도시의 상태가 고정되어, 그 도전 접속 상태가 유지되는 것으로 된다.
그러나, 최근, 전자 회로 등의 복잡화나 반도체 장치의 집적도 향상에 따라 단자수의 증대와 단자 간격의 협소화가 진행되고 있다. 예컨대, 상술의 액정 표시 장치에서는, 표시의 고선명화가 진전되고 있고, 또한 휴대용의 소형 패널이라도 컬러 표시가 일반화되고 있기 때문에, 표시 화소수가 증대하고, 이와 더불어 배선 기판의 배선 단자 및 반도체 장치의 전극 수가 증대함과 동시에, 그들의 형성 간격의 협소화가 진행되고 있다.
이러한 상황에서는, 배선 기판(120)의 배선 단자(121, 125) 및 반도체 장치(130)의 전극(131, 135)의 폭이나 간격을 충분히 확보하는 것이 어렵게 되기 때문에, 배선 단자와 전극의 도전 접촉 불량이나, 인접하는 배선 단자 또는 전극 사이의 단락 불량 등이 증대하여, 반도체 실장 구조의 도전 접합부의 신뢰성이 저하되고, 제품의 양품률이 악화된다고 하는 문제가 있다.
그래서 본 고안은 상기 문제점을 해결하는 것으로서, 그 과제는, 배선 단자및 전극 수의 증대 및 간격의 협소화가 진행되어도, 도전 접합부의 신뢰성을 향상시킬 수 있는 신규의 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기, 및 전기 광학 장치의 제조 방법을 제공하는 것에 있다.
도 1은 본 고안에 따른 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기의 실시예를 나타내기 위한, 액정 장치의 분해 사시도,
도 2는 동 실시예에 있어서의 반도체 장치의 실장 부분의 투시도,
도 3은 동 실시예에 있어서의 반도체 장치의 실장 부분의 확대 부분 단면도,
도 4는 동 실시예에 있어서의 실장 공정전의 반도체 장치의 전극 구조를 나타내는 확대 부분 단면도,
도 5는 동 실시예에 있어서의 실장 공정전의 다른 반도체 장치의 전극 구조를 나타내는 확대 부분 단면도,
도 6은 동 실시예에 있어서의 실장 공정전이 다른 반도체 장치의 전극 구조를 나타내는 확대 부분 단면도,
도 7은 동 실시예에 있어서의 실장 공정전의 배선 단자의 선단부 근방의 형상을 나타내는 확대 부분 사시도,
도 8은 본 고안에 따른 전자 기기의 실시예의 액정 장치 및 그 제어계의 구조를 나타내는 개략 구성도,
도 9는 본 고안에 따른 전자 기기의 일례로서의 휴대 전화의 외관을 나타내는 개략 사시도,
도 10은 종래의 반도체 장치의 실장 부분의 구조를 나타내는 투시도,
도 11은 종래의 반도체 장치의 실장 부분의 구조를 나타내는 확대 부분 단면도.
도면의 주요 부분에 대한 부호의 설명
200 : 액정 장치 210 : 액정 패널
220 : 배선 기판 221, 225 : 배선 단자
230 : 반도체 장치 231, 235 : 전극
233 : 이방성 도전막 233a : 도전 입자
상기 과제를 해결하기 위해서 본 고안의 반도체 장치의 실장 방법은, 전극을 구비한 반도체 장치를, 배선 단자를 구비한 기판상에 실장하는 실장 방법으로서, 상기 전극과 상기 배선 단자 중 한쪽의 폭을 다른쪽의 폭보다도 작게 형성하고, 상기 반도체 장치와 상기 기판을 서로 가압(加壓)하여, 상기 한쪽을 상기 다른쪽의 표면에 파고 드는 상태로 하는 것을 특징으로 한다.
또한, 본 고안의 반도체 장치의 실장 방법은, 전극을 구비한 반도체 장치를, 배선 단자를 구비한 기판상에 실장하는 실장 방법으로서, 상기 전극과 상기 배선 단자 중, 경도가 높은 소재로 구성되어 이루어지는 한쪽의 폭을 다른쪽의 폭보다도 작게 형성하고, 상기 반도체 장치와 상기 기판을 서로 가압하는 것을 특징으로 한다.
일반적으로, 반도체 장치의 집적도의 증대에 기인하여 전극이나 배열 단자의 폭이나 간격이 작아지면 도통 불량이나 단락 불량이 발생하기 쉽게 되지만, 본 고안에서는, 전극과 배열 단자 중 한쪽의 폭을 다른쪽의 폭보다도 작게 형성하고, 한쪽이 다른쪽에 파고 드는 상태로 하는 것에 의해, 도전 접촉 상태를 확실히 얻을 수 있게 되고, 또한 도전 접합부의 접촉 면적을 증가시킬 수 있기 때문에 도통 불량을 저감할 수 있고, 또한, 한쪽의 폭을 작게 함으로써 단락 불량도 저감하는 것이 가능하게 된다.
상기 한쪽(예컨대, 배선 단자)의 폭은, 다른쪽(예컨대, 전극)의 폭의 10∼60%의 범위내인 것이 바람직하다. 이 범위를 하회하면, 절대적인 도전 접촉 면적이 감소되어 안정된 도전 접속을 얻기 어렵게 된다. 또한, 상기 범위를 상회하면, 상기 한쪽이 상기 다른쪽에 파고 들기 어렵게 되고, 또한 파고 드는 것에 의해 상기 다른쪽의 형상이 무너지기 쉽게 되어, 도전 접합부의 접합 구조의 재현성이나 안정성이 저하된다.
여기서, 상기 전극 및 상기 배선 단자가 각각 복수 마련되어 있는 경우에는, 상기 다른쪽(예컨대, 전극)에 도전 접속되는 모든 상기 한쪽(예컨대, 배선 단자)의 폭이 실질적으로 동일하게 형성되는 것이 바람직하다. 다른쪽(예컨대, 전극)에 도전 접속되는 모든 한쪽(예컨대, 배선 단자)의 폭이 실질적으로 동일하게 형성되는 것에 의해, 각 도전 접합부에 있어서의 침투 저항의 편차를 저감할 수 있기 때문에, 가압시에 있어서의 쏠림 상태가 잘 발생하지 않게 되고, 모든 전극과 배선 단자의 접합 부분에 거의 균등한 압력이 가해지기 때문에, 도전 접합부에 있어서의 침투 상태 또는 도통 상태의 편차를 저감할 수 있어, 도전 접합부의 신뢰성을 높일 수 있게 된다.
더욱이, 상기 다른쪽(예컨대, 전극)에 상기 한쪽(예컨대, 배선 단자)의 폭에 대략 대응하는 폭을 갖는 오목부를 형성하고, 당해 오목부가 상기 한쪽에 대응하도록 접합시키는 것이 바람직하다. 이것에 의해서, 상기 다른쪽에 대하여 상기 한쪽이 보다 파고 들기 쉽게 된다.
또한, 본 고안의 다른 반도체 장치의 실장 방법은, 전극을 구비한 반도체 장치를, 배선 단자를 구비한 기판상에 실장하는 실장 방법으로서, 상기 배선 단자의 폭을 상기 전극의 폭보다도 작게 형성하고, 상기 반도체 장치와 상기 기판을 서로 가압하여, 상기 배선 단자를 상기 전극의 표면에 파고 드는 상태로 하는 것을 특징으로 한다.
또한, 본 고안의 다른 반도체 장치의 실장 방법은, 전극을 구비한 반도체 장치를, 배선 단자를 구비한 기판상에 실장하는 실장 방법으로서, 상기 전극보다도 경도가 높은 소재로 구성되어 이루어지는 상기 배선 단자의 폭을 상기 전극의 폭보다도 작게 형성하고, 상기 반도체 장치와 상기 기판을 서로 가압하는 것을 특징으로 한다.
일반적으로, 미세 가공 기술을 통상적 방법으로 하여 제조되는 반도체 장치에 비해서, 기판상의 배선이나 배선 단자는 비교적 큰 치수의 포토리소그래피 기술이나 도금 프로세스 등에 의해 형성되기 때문에, 단락 불량 등을 방지하기 위해서는 반도체 장치의 전극 간격에 비하여 배선 간격을 보다 크게 확보해야만 한지만, 본 고안에 있어서는, 특히, 그 배선 단자의 폭을 전극의 폭보다도 작게 형성하고 있기 때문에, 이것과는 반대로 구성한 경우(전극의 폭을 배선 단자의 폭보다도 작게 하는 경우)에 비교하여 전체로서 도통 불량이나 단락 불량을 저감하는 것이 가능하게 된다.
이 경우, 상기 배선 단자가 상기 전극의 앞쪽으로부터 상기 전극을 넘어서위치까지 신장하도록 구성하는 것이 바람직하다. 배선 단자의 선단부는 배선 패턴의 패터닝시에 사이드 에칭이 발생하기 쉽기 때문에, 정규의 단면 형상과의 형상차가 커짐과 동시에 당해 단면 형상의 편차가 크고, 또한, 당해 선단부의 폭도 선단에 가까이 감에 따라서 작아진다. 따라서, 상기한 바와 같이 배선 단자가 전극의 앞쪽으로부터 전극을 넘어선 위치까지 신장하도록 구성되어 있는 것에 의해, 전극에 대한 도전 접속 부위의 형상의 변형이나 치수의 편차를 저감하는 것이 가능하게 되기 때문에, 도전 접합부의 신뢰성을 향상시킬 수 있다. 또한, 상기한 바와 같이 구성함으로써, 배선 단자가 신장하는 방향으로 본 전극과 배선 단자와의 사이의 위치 어긋남의 허용 범위(마진)을 증가시킬 수 있기 때문에, 도통 불량을 저감할 수 있다. 여기서, 배선 단자의 폭이 10∼20㎛ 정도인 경우에는, 배선 단자의 전극과 겹치는 영역으로부터 넘어선 길이는 5∼10㎛ 정도인 것이 바람직하다.
또한, 상기 전극과 상기 배선 단자와의 사이에 미소한 도전 입자를 개재시켜 상기 반도체 장치와 상기 기판을 서로 가압하는 것이 바람직하다. 미소한 도전 입자를 전극과 배선 단자와의 사이에 개재시킴으로써, 도전 입자의 침투 내지는 앵커 효과에 의해 전극과 배선 단자와의 사이의 접합 강도(필(peel) 강도)를 높일 수 있고, 또한 실질적으로 도전 접촉 면적을 증대시킬 수 있기 때문에, 도전 접속 구조의 신뢰성을 더 향상시킬 수 있다. 미소한 도전 입자로서는, 예컨대, Ni 입자 등의 금속 입자 이외에, 합성 수지의 입자의 표면에 도전층(도금층 등)을 형성한 것을 이용하는 것도 가능하다. 도전 입자의 크기로서는, 0.1∼5㎛ 정도인 것이 바람직하다. 여기서, 도전 입자는, 전극과 배선 단자 중 적어도 어느 한쪽보다도 경도가 높은 것이 바람직하다. 이것에 의해서 도전 입자가 어느 한쪽에 파고 들어 앵커 효과를 발휘하는 것이 가능하게 된다. 특히, 상기 다른쪽(예컨대, 전극)보다도 경도가 높은 것에 의해, 당해 다른쪽에 대한 침투 상태를 형성할 수 있다. 여기서, 도전 입자는, 상기 한쪽(예컨대, 배선 단자)보다 경도가 높더라도 상관없다.
더욱이, 상기 반도체 장치와 상기 기판의 사이에 접착제를 배치하여 가압 상태에서 경화시키는 것이 바람직하다. 반도체 장치와 기판의 사이에 접착제를 배치하여 가압 상태(즉, 반도체 장치와 기판을 서로 가압한 상태)에서 당해 접착제를 경화시킴으로써, 배선 단자와 전극의 침투 상태를 접착제의 접착력에 의해서 유지할 수 있기 때문에, 도전 접합부의 신뢰성을 더 높일 수 있다. 이와 같이 접착제를 이용하여 반도체 장치와 기판을 접착하는 구조로서는, 상기 도전 입자와의 조합으로서, 도전 입자를 절연 기재(접착제)중에 분산시켜 이루어지는 이방성 도전막(ACF)이나 이방성 도전 페이스트를 이용한 구조를 들 수 있다. 또한, 전극과 배선 단자를 직접 접합한 상태에서, 그 주위를 접착제(절연 수지)로 굳히는 NCF(Non Conductive Film) 접합 구조나 NCP(Non Conductive Paste) 접합 구조 등의 절연 수지 접합 구조 등도 들 수 있다.
다음에, 본 고안의 반도체 장치의 실장 구조는, 전극을 구비한 반도체 장치와, 상기 전극에 대하여 도전 접속된 배선 단자를 구비한 기판을 갖는 반도체의 실장 구조로서, 상기 전극과 상기 배선 단자 중 한쪽의 폭이 다른쪽의 폭보다도 작게 형성되고, 상기 한쪽이 상기 다른쪽의 표면에 파고 드는 상태로 구성되어 있는 것을 특징으로 한다.
일반적으로, 반도체 장치의 집적도의 증대에 기인하여 전극이나 배열 단자의 폭이나 간격이 작아지면, 도통 불량이나 단락 불량이 발생하기 쉽게 되지만, 본 고안에서는, 전극과 배열 단자 중 한쪽을 다른쪽의 폭보다도 작게 형성하고, 상기 한쪽이 상기 다른쪽에 파고 드는 상태로 하는 것에 의해, 도전 접촉 상태를 확실히 얻을 수 있고, 또한 도전 접합부의 접촉 면적을 증가할 수 있기 때문에 도통 불량을 저감할 수 있고, 또한, 상기 한쪽의 폭을 작게 함으로써 단락 불량도 저감하는 것이 가능하게 된다.
여기서, 상기 한쪽(예컨대, 배선 단자)의 단면 형상은, 상기 다른쪽(예컨대, 전극)을 향해서 폭이 축소하는 형상인 것이 바람직하다. 이것에 의해, 한쪽이 다른쪽에 파고 들기 쉽게 되기 때문에, 도전 접속 구조의 신뢰성을 더 향상시킬 수 있다. 상기 단면 형상의 예로서는, 예컨대, 사다리꼴, 삼각형, 반원형, 반타원형, 반장원형(半長圓形) 등을 들 수 있다.
또한, 상기 한쪽(예컨대, 배선 단자)이 상기 다른쪽(예컨대, 전극)보다도 경도가 높은 소재로 구성되어 있는 것이 바람직하다. 이것에 의해, 상기 다른쪽에 대하여 상기 한쪽이 보다 파고 들기 쉽게 된다.
더욱이, 상기 한쪽의 상기 다른쪽에 대한 침투량은 약 1㎛∼약 5㎛의 범위내인 것이 바람직하다. 침투량이 1㎛를 하회하면, 도전 접촉 상태를 확보하기 어렵게 되어, 도전 접합부의 신뢰성이 저하된다. 특히, 복수의 전극 및 배선 단자가 마련되어 있는 경우에는, 전극이나 배선 단자의 높이의 편차에 의해서 접촉 불량을 일으키는 도전 접합부가 발생하기 쉽게 된다. 또한, 침투량이 5㎛를 상회하면, 침투량을 확보하기 위한 가압력이 과대해져, 반도체 장치 등에 손상을 부여하는 위험성이 증대한다.
더욱이, 상기 전극 및 상기 배선 단자는 각각 복수 마련되고, 상기 다른쪽(예컨대, 전극)에 도전 접속되는 모든 상기 한쪽(예컨대, 배선 단자)의 폭이 실질적으로 동일하게 형성되어 있는 것이 바람직하다. 이것에 의해, 각 도전 접합부에 있어서의 침투 저항의 편차를 저감할 수 있기 때문에, 모든 전극과 배선 단자의 접합 부분에 거의 균등한 압력이 가해지기 때문에, 도전 접합부에 있어서의 침투 상태 또는 도통 상태의 편차를 저감할 수 있어, 도전 접합부의 신뢰성을 높일 수 있게 된다.
또한, 본 고안의 다른 반도체 장치의 실장 구조는, 전극을 구비한 반도체 장치와, 상기 전극에 대하여 도전 접속된 배선 단자를 구비한 기판을 갖는 반도체의 실장 구조로서, 상기 배선 단자의 폭이 상기 전극의 폭보다도 작게 형성되고, 상기 배선 단자가 상기 전극의 표면에 파고 드는 상태로 구성되어 있는 것을 특징으로 한다.
일반적으로, 미세 가공 기술을 통상적 방법으로 하여 제조되는 반도체 장치에 비해서, 기판상의 배선이나 배선 단자는 비교적 큰 치수의 포토리소그래피 기술이나 도금 프로세스 등에 의해 형성되기 때문에, 단락 불량 등을 방지하기 위해서는 반도체 장치의 전극 간격에 비교하여 배선 간격을 보다 크게 확보해야만 하기 때문에, 배선 단자의 폭을 전극의 폭보다도 작게 형성함으로써, 이 반대로 구성한 경우에 비교하여 전체로서 도통 불량이나 단락 불량을 저감하는 것이 가능하게 된다.
여기서, 상기 배선 단자가 상기 전극의 앞쪽으로부터 상기 전극을 넘어선 위치까지 신장하도록 구성되어 있는 것이 바람직하다. 이것에 의해서, 배선 단자의 선단 부분을 전극에 대한 도전 접합부의 외측에 배치하는 것이 가능하게 되기 때문에, 배선 단자의 선단부의 변형이나 형상 편차 또는 폭의 축소에 의해 도전 접속 상태에 초래되는 영향을 저감할 수 있다. 또한, 배선 단자가 신장하는 방향으로 본, 전극과 배선 단자와의 사이의 위치 어긋남에 대한 허용 범위(마진)를 증가시킬 수 있다.
또한, 상기 전극과 상기 배선 단자와의 침투 부분에 미소한 도전 입자가 개재되어 있는 것이 바람직하다. 미소한 도전 입자를 전극과 배선 단자와의 사이에 개재시킴으로써, 도전 입자의 침투 내지는 앵커 효과에 의해 전극과 배선 단자와의 사이의 접합 강도(필 강도)를 높일 수 있고, 또한 실질적으로 도전접촉 면적을 증대시킬 수 있기 때문에, 도전 접속 구조의 신뢰성을 더 향상시킬 수 있다. 미소한 도전 입자로서는, 예컨대, Ni 입자 등의 금속 입자 이외에, 합성 수지의 입자의 표면에 도전층(도금층 등)을 형성한 것을 이용하는 것도 가능하다. 도전 입자의 크기로서는, 0.1∼5㎛ 정도인 것이 바람직하다. 여기서, 도전 입자는, 전극과 배선 단자 중 적어도 어느 한쪽보다도 경도가 높은 것이 바람직하다. 이것에 의해서 도전 입자가 어느 한쪽에 파고 들어 앵커 효과를 발휘하는 것이 가능하게 된다. 특히, 상기 다른쪽(예컨대, 전극)보다도 경도가 높은 것에 의해, 당해 다른쪽에 대한 침투 상태를 형성할 수 있다. 여기서, 도전 입자는, 상기 한쪽(예컨대, 배선 단자)보다 경도가 높더라도 상관없다.
더욱이, 상기 반도체 장치와 상기 기판이 접착제에 의해 접착되어 있는 것이 바람직하다. 반도체 장치와 기판이 접착제에 의해 접착되어 있는 것에 의해, 배선 단자와 전극과의 침투 상태를 접착제의 접착력에 의해서 유지할 수 있기 때문에, 도전 접합부의 신뢰성을 더 높일 수 있다. 이와 같이 접착제를 이용하여 반도체 장치와 기판을 접착하는 구조로서는, 상기 도전 입자와의 조합으로서, 도전 입자를 절연 기재(접착제)중에 분산시켜 이루어지는 이방성 도전막(ACF)이나 이방성 도전 페이스트를 이용한 구조를 들 수 있다. 또한, 전극과 배선 단자를 직접 접합한 상태에서, 그 주위를 접착제(절연 수지)로 굳히는 NCF(Non Conductive Film) 접합 구조나 NCP(Non Conductive Paste) 접합 구조 등의 절연 수지 접합 구조 등도 들 수 있다.
다음에, 본 고안의 전기 광학 장치는, 전기 광학 물질을 유지하는 전기 광학 패널과, 상기 전기 광학 패널에 도전 접속된 배선 단자를 갖는 배선 기판과, 상기 배선 단자에 도전 접속된 전극을 갖는 반도체 장치를 갖는 전기 광학 장치로서, 상기 배선 단자와 상기 전극 중 한쪽의 폭이 다른쪽의 폭보다도 작게 형성되고, 상기 한쪽이 상기 다른쪽의 표면에 파고 드는 상태로 도전 접속되어 있는 것을 특징으로 한다.
여기서, 상기 한쪽의 단면 형상은, 상기 다른쪽을 향해서 폭이 축소하는 형상인 것이 바람직하다. 이것에 의해, 한쪽이 다른쪽에 파고 들기 쉽게 되기 때문에, 도전 접속 구조의 신뢰성을 더 향상시킬 수 있다. 상기 단면 형상의 예로서는, 예컨대, 사다리꼴, 삼각형, 반원형, 반타원형, 반장원형 등을 들 수 있다.
또한, 상기 한쪽이 상기 다른쪽보다도 경도가 높은 소재로 구성되어 있는 것이 바람직하다. 이것에 의해, 상기 다른쪽에 대하여 상기 한쪽이 보다 파고 들기 쉽게 된다.
더욱이, 상기 한쪽의 상기 다른쪽에 대한 침투량은 약 1㎛∼약 5㎛의 범위내인 것이 바람직하다. 침투량이 1㎛를 하회하면, 도전 접촉 상태를 확보하기 어렵게 되어, 도전 접속 구조의 신뢰성이 저하된다. 특히, 복수의 전극 및 배선 단자가 마련되어 있는 경우에는, 전극이나 배선 단자의 높이의 편차에 의해서 접촉 불량을 일으키는 도전 접합부가 발생하기 쉽게 된다. 또한, 침투량이 5㎛를 상회하면, 침투량을 확보하기 위한 가압력이 과대해져, 반도체 장치 등에 손상을 부여할 가능성이 증대한다.
더욱이, 상기 전극 및 상기 배선 단자는 각각 복수 마련되고, 상기 다른쪽에 도전 접속되는 모든 상기 한쪽의 폭이 실질적으로 동일하게 형성되어 있는 것이 바람직하다. 이것에 의해, 다른쪽(예컨대, 전극)에 도전 접속되는 모든 한쪽(예컨대, 배선 단자)의 폭이 실질적으로 동일하게 형성되는 것에 의해, 각 도전 접합부에 있어서의 침투 저항의 편차를 저감할 수 있기 때문에, 가압시에 있어서의 쏠림이 완화되고, 모든 전극과 배선 단자의 접합 부분에 거의 균등한 압력이 가해지기 때문에, 도전 접합부에 있어서의 침투 상태 또는 도통 상태의 편차를 저감할 수 있어, 도전 접합부의 신뢰성을 높일 수 있게 된다.
또한, 본 고안의 다른 전기 광학 장치는, 전극을 구비한 반도체 장치와, 상기 전극에 대하여 도전 접속된 배선 단자를 구비한 기판을 갖는 반도체의 실장 구조로서, 상기 배선 단자의 폭이 상기 전극의 폭보다도 작게 형성되고, 상기 배선 단자가 상기 전극의 표면에 파고 드는 상태로 구성되어 있는 것을 특징으로 한다.
일반적으로, 미세 가공 기술을 통상적 방법으로 하여 제조되는 반도체 장치에 비해서, 기판상의 배선이나 배선 단자는 비교적 큰 치수의 포토리소그래피 기술이나 도금 프로세스 등에 의해 형성되기 때문에, 단락 불량 등을 방지하기 위해서는 반도체 장치의 전극 간격에 비교하여 배선 간격을 보다 크게 확보해야만 하기 때문에, 배선 단자의 폭을 전극의 폭보다도 작게 형성함으로써, 이것과는 반대로 구성한 경우에 비교하여 전체로서 도통 불량이나 단락 불량을 저감하는 것이 가능하게 된다.
여기서, 상기 배선 단자가 상기 전극의 앞쪽으로부터 상기 전극을 넘어선 위치까지 신장하도록 구성되어 있는 것이 바람직하다. 이것에 의해서, 배선 단자의 선단 부분을 전극에 대한 도전 접합부의 외측에 배치하는 것이 가능하게 되기 때문에, 배선 단자의 선단부의 변형이나 형상 편차 또는 폭의 축소에 의한 도전 접속 구조에 대한 영향을 저감할 수 있다. 또한, 배선 단자가 신장하는 방향으로 본, 전극과 배선 단자와의 사이의 위치 어긋남에 대한 허용 범위(마진)를 증가시킬 수 있다.
또한, 상기 전극과 상기 배선 단자와의 침투 부분에 미소한 도전 입자가 개재되어 있는 것이 바람직하다. 미소한 도전 입자를 전극과 배선 단자와의 사이에 개재시킴으로써, 도전 입자의 침투 내지는 앵커 효과에 의해 전극과 배선 단자와의사이의 접합 강도(필 강도)를 높일 수 있고, 또한 실질적으로 도전접촉 면적을 증대시킬 수 있기 때문에, 도전 접합부의 신뢰성을 더 향상시킬 수 있다. 미소한 도전 입자로서는, 예컨대, Ni 입자 등의 금속 입자 이외에, 합성 수지의 입자의 표면에 도전층(도금층 등)을 형성한 것을 이용하는 것도 가능하다. 도전 입자의 크기로서는, 0.1∼5㎛ 정도인 것이 바람직하다. 여기서, 도전 입자는, 전극과 배선 단자 중 적어도 어느 한쪽보다도 경도가 높은 것이 바람직하다. 이것에 의해서 도전 입자가 어느 한쪽에 파고 들어 앵커 효과를 발휘하는 것이 가능하게 된다. 특히, 상기 다른쪽(예컨대, 전극)보다도 경도가 높은 것에 의해, 당해 다른쪽에 대한 침투 상태를 형성할 수 있다. 여기서, 도전 입자는, 상기 한쪽(예컨대, 배선 단자)보다 경도가 높더라도 상관없다.
더욱이, 상기 반도체 장치와 상기 기판이 접착제에 의해 접착되어 있는 것이 바람직하다. 반도체 장치와 기판이 접착제에 의해 접착되어 있는 것에 의해, 배선 단자와 전극의 침투 상태를 접착제의 접착력에 의해서 유지할 수 있기 때문에, 도전 접속 구조의 신뢰성을 더 높일 수 있다. 이와 같이 접착제를 이용하여 반도체 장치와 기판을 접착하는 구조로서는, 상기 도전 입자와의 조합으로서, 도전 입자를 절연 기재(접착제)중에 분산시켜 이루어지는 이방성 도전막(ACF)이나 이방성 도전 페이스트를 이용한 구조를 들 수 있다. 또한, 전극과 배선 단자를 직접 접합한 상태에서, 그 주위를 접착제(절연 수지)로 굳히는 NCF(Non Conductive Film) 접합 구조나 NCP(Non Conductive Paste) 접합 구조 등의 절연 수지 접합 구조 등도 들 수 있다.
다음에, 본 고안의 전자 기기는, 상기 어느 하나에 기재된 반도체 장치의 실장 구조를 갖는 것을 특징으로 한다. 상기 반도체 장치의 실장 구조는, 일반적으로, 반도체 장치를 기판상에 직접 실장하여 이루어지는 도전 접합부를 갖는 여러 가지의 전자 기기에 적용할 수 있다. 이것에 의해서 전자 기기의 고집적화에도 대응할 수 있어, 전자 기기의 신뢰성을 높일 수 있다.
또한, 본 고안의 다른 전자 기기는, 상기 어느 하나에 기재된 전기 광학 장치와, 해당 전기 광학 장치를 제어하는 제어 수단을 갖는 것을 특징으로 한다. 전기 광학 장치는, 이것을 제어하는 제어 수단 함께 각종 전자 기기에 적용할 수 있다. 이것에 의해서, 전기 광학 장치를 구비한 전자 기기의 고집적화에도 대응할 수 있어, 전자 기기의 신뢰성을 높일 수 있다.
상기 각 전자 기기로서는, 특히, 휴대 전화, 휴대형 정보 단말, 페이저, 전자 손목 시계 등의 휴대형 전자 기기인 것이 바람직하다. 휴대형 전자 기기의 경우에는, 소형화 및 경량화가 요구되므로, 반도체 장치의 고집적화나 전기 광학 장치의 소형화가 요구되기 때문에, 이러한 경우에 본 고안을 적용하는 것은 매우 효과적이다.
다음에, 본 고안의 전기 광학 장치의 제조 방법은, 전기 광학 물질을 유지하는 전기 광학 패널과, 상기 전기 광학 패널에 도전 접속된 배선 단자를 갖는 배선 기판과, 상기 배선 단자에 도전 접속된 전극을 갖는 반도체 장치를 갖는 전기 광학 장치의 제조 방법으로서, 상기 배선 단자와 상기 전극 중 한쪽의 폭을 다른쪽의 폭보다도 작게 형성하고, 상기 한쪽을 상기 다른쪽의 표면에 파고 들게 함으로써 도전 접속시키는 것을 특징으로 한다.
또한, 본 고안의 다른 전기 광학 장치의 제조 방법은, 전기 광학 물질을 유지하는 전기 광학 패널과, 상기 전기 광학 패널에 도전 접속된 배선 단자를 갖는 배선 기판과, 상기 배선 단자에 도전 접속된 전극을 갖는 반도체 장치를 갖는 전기 광학 장치의 제조 방법으로서, 상기 배선 단자의 폭을 상기 전극의 폭보다도 작게 형성하고, 상기 배선 단자를 상기 전극의 표면에 파고 들게 하는 것을 특징으로 한다.
고안의 실시예
다음에, 첨부 도면을 참조하여 본 고안에 따른 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기의 실시예에 대하여 상세히 설명한다.
도 1은, 본 실시예의 전기 광학 장치인 액정 장치(200)의 전체 구성을 나타내는 분해 사시도이다. 이 액정 장치(200)는, 액정 패널(210)과, 이 액정 패널(210)에 접속되는 배선 기판(220)과, 배선 기판(220)에 실장되는 반도체 장치(반도체의 배어 칩)(230)을 갖는다.
액정 패널(210)에 있어서는, 투명한 유리나 플라스틱 등으로 구성된 기판(211, 212)이 도시하지 않은 밀봉재를 거쳐서 접합되고, 그 내부에 도시하지 않은 액정이 봉입되어 있다. 이 액정 패널(210)에는, 그 액정 모드에 따라 기판(211, 212)의 외면상에 각각 도시하지 않은 편광판이나 위상차판이 점착되는경우가 있고, 또한, 관찰측의 반대측에 도시하지 않은 반사판이나 백 라이트가 배치되는 경우도 있다.
기판(211)에는, 기판(212)의 외형보다도 주위로 돌출된 기판 돌출부(211T)가 마련되어 있다. 이 기판 돌출부(211T)의 내면상에는, 2장의 기판(211, 212)이 대향 배치된 액정 봉입 영역 또는 표시 영역으로부터 끌어 내여진 배선(213, 214)이 형성되고, 그들의 선단부는, 입력 단자로서, 기판 돌출부(211T)의 기판 단부분에 배열되어 있다.
배선 기판(220)은, 폴리에스테르 수지나 폴리이미드 수지 등의 절연 수지로 구성되는 기재와, 동(銅) 등의 도전체로 구성된 배선 패턴을 갖는다. 이 배선 기판(220)은, 상기 기재를 50㎛∼1mm 정도의 두께로 형성하여 이루어지는 플렉시블 배선 기판(가요성 및 탄성을 갖는 것)으로서 구성되는 것이 바람직하다. 이 경우에는, 후술하는 구조를 갖고, 후술하는 방법으로 형성되는 도전 접합부에 실장시의 가압력을 집중시키기 쉽게 되기 때문에, 보다 확실하고, 또한, 보다 균일한 도전 접합부의 도전 접속 상태를 실현할 수 있기 때문이다. 이 배선 패턴에는, 상기 액정 패널(210)의 상기 입력 단자에 도전 접속되는 패널측 접속부(220A)에 도전 접속된 패널측의 배선 단자(221)와, 전자 기기내의 다른 회로 기판 등에 접속되는 기기측 접속부(220B)에 도전 접속된 기기측의 배선 단자(225)가 포함된다. 본 실시예에서는, 배선 단자(221, 225)는, 동이나 알루미늄 등의 금속, 혹은, 여러 가지의 금속의 표면의 적어도 전극(231, 235)과 접합되어야 할 부분에 동, 니켈, 알루미늄 등으로 구성되는 표면 도전층을 피착 형성한 것 등이 이용된다. 또, 배선 피치가50㎛ 이하, 특히 20∼40㎛ 정도인 경우에는, 배선 단자의 폭은 10∼20㎛인 것이 바람직하고, 전형적으로는 약 15㎛이다. 또한, 배선 단자의 높이는` 약 8∼12㎛ 정도인 것이 바람직하다.
반도체 장치(230)는, 복수 배열된 범프 전극 등의 전극(231, 235)을 갖는다. 이 전극(231, 235)은, 금, 알루미늄, 땜납, Ag-Sn 합금 등의 금속, 혹은, 금속의 표면에 금, 알루미늄, 땜납, Ag-Sn 합금 등으로 구성되는 표면 도전층을 피착 형성한 것이 이용된다. 전극(231, 235)의 적어도 표면 부분은, 상기 배선 단자(221, 225)의 적어도 정상부 근방보다도 부드러운 소재로 형성되어 있는 것이 바람직하다. 예컨대, 배선 단자의 정상부 근방이 동으로 형성되어 있으면, 전극의 표면 부분은 금이나 알루미늄 등으로 구성된다. 또, 전극 피치가 50㎛ 이하, 예컨대 20∼40㎛ 정도인 경우에는, 전극(231, 235)의 폭은 약 20∼30㎛인 것이 바람직하고, 전형적으로는 약 25㎛이다. 또한, 전극(231, 235)의 높이는 약 15∼20㎛ 정도인 것이 바람직하다. 반도체 장치(230)는, 전극(235)이 배선 단자(225)에 도전 접속되도록, 이방성 도전막(233)을 거쳐서 배선 기판(220)상에 실장되어 있다.
상기 액정 장치(200)에 대하여, 배선 기판(220)의 배면측으로부터, 기판상에 실장된 반도체 장치(230)를 본 모양을 나타내는 투시도가 도 2이다. 도 2에 나타내는 바와 같이, 배선 단자(221, 225)는 함께 도시 상하 방향으로 신장하고, 그 선단은, 전극(231, 235)을 넘어서 그 앞에 배치되어 있다. 배선 기판(220)의 배선 단자(221, 225)의 폭(도시 좌우 방향으로 본 폭)은, 반도체 장치(230)의 폭(도시 좌우 방향으로 본 폭)보다도 작게 형성되어 있다.
여기서, 적어도 반도체 장치(230)의 전극(231, 235)에 도전 접속되는 모든 배선 단자(221, 225)의 폭은, 실질적으로 동일한 값을 갖도록 형성되어 있다. 이것에 의해서, 반도체 장치(230)에 마련된 복수의 전극(231, 235)이 배선 단자(221, 225)에 압접(壓接)되었을 때, 각 배선 단자로부터 받는 반력(反力)이 거의 균일하게 되기 때문에, 이른바 쏠림 상태가 발생하지 않든지, 혹은, 당해 상태가 발생하더라도 배선 단자의 폭에 편차가 있는 경우보다도 그 정도가 완화되기 때문에, 각 도전 접합부에 거의 균일한 압력이 가해져 거의 동일한 접합 상태로 형성되게 되어, 전체로서 도전 접속 불량이 저감된다.
도 3은, 상기 배선 기판(220)과 반도체 장치(230)의 도전 접속 구조를 확대하여 나타내는 확대 부분 단면도이다. 이 도 3에 도시하는 바와 같이, 본 실시예에서는, 배선 단자(221, 225)는, 전극(231, 235)을 향해서 폭이 감소하는 단면 형상을 구비하고 있다. 예컨대, 도시예에서는, 배선 단자(221, 225)의 단면 형상은 사다리꼴로 되어 있다. 이 단면 형상은, 전극을 향해서(즉 도시 상방을 향해서) 폭이 작아지는 형상이면 되며, 삼각형, 반원형, 반타원형, 반장원형, 상방으로 갈수록 폭이 작아지는 단차 형상 등의 여러 가지의 형상으로 형성할 수 있다. 이와 같이 배선 단자(221, 225)가 전극을 향해서 폭이 감소하는 단면 형상을 갖는 경우, 배선 단자의 정상부의 폭 Wld는, 배선 단자의 기부(基部)(배선 기판(220)의 표면상에 있는 부분)의 폭 Wlp보다도 작아진다. 이 경우에는, 배선 단자의 정상부의 폭 Wld가 전극(231, 235)의 폭 Wb보다도 작게 형성되어 있으면 좋다.
배선 단자의 폭 Wld(배선 단자의 폭이 전극을 향해서 감소하는 단면 형상을갖는 경우) 혹은 Wlp(배선 단자의 폭이 일정한 경우)는, 전극(231, 235)의 폭 Wb의 10∼60%의 범위내인 것이 바람직하다. 이 범위를 하회하면, 배선 단자와 전극의 도전 접합부에 있어서의 도전 접촉 면적이 저하되어, 도전 접촉 상태의 안정성 및 확실성이 저하된다. 상기 범위를 상회하면, 후술하는 배선 단자의 침투가 곤란하게 되고, 또한 가압시에 전극의 전체 형상이 무너지기 쉽게 되어, 도전 접합부의 구조상의 안정성이나 재현성이 저하된다.
본 실시예에서는, 배선 단자(221, 225)의 정상부는, 전극(231, 235)에 파고 들도록 접합되어 있다. 그 침투량 Dp는, 통상, 약 1㎛∼약 5㎛가 되도록 설정된다. 침투량 Dp가 1㎛를 하회하면, 배선 단자(221, 225) 및 전극(231, 235)의 높이 편차에 기인하는 쏠림 등이 발생하기 쉽게 되고, 가압력이 불균일하게 되어, 배선 단자(221, 225)와 전극(231, 235)와의 사이의 도전 접촉 상태의 신뢰성이 저하된다. 한편, 침투량 Dp가 5㎛를 넘으면, 실장시에 필요하게 되는 가압력이 과대해져, 반도체 장치(230)에 무시할 수 없는 손상이 발생하기 쉽게 된다.
본 실시예에서는, 도 1에 나타내는 바와 같이, 배선 기판(220)의 표면상에 이방성 도전막(233)을 거쳐서 반도체 장치(230)를 기판(220)에 대하여 가압하면서 배선 기판(220)과 반도체 장치(230)와의 사이를 가열하는 방법으로 실장을 행한다. 실제로는, 가압 가열 헤드에 의해서 반도체 장치(230)를 가열하고, 그 전도열에 의해서 이방성 도전막(233)을 가열한다. 이방성 도전막(233)은, 열가소성 수지 또는 열경화성 수지로 구성되는 절연성의 기재중에 미세한 도전 입자(233a)가 분산된 것이다. 도전 입자(233a)로서는, Ni 등의 금속으로 구성된 입자, 합성 수지로 구성된 입자의 표면에 Ni 도금 등의 도전층을 형성한 입자 등이 이용된다. 도전 입자(233a)의 입자 직경은, 배선 단자와 전극과의 침투에 의한 접합부의 안정성 및 확실성을 저해하지 않으면 특별히 한정되지 않지만, 0.1㎛∼5.0㎛의 범위내인 것이 바람직하다. 도전 입자(233a)의 입자 직경이 상기 범위를 하회하면, 도전 입자의 침투에 의한 효과 또는 앵커 효과가 저하되고, 상기 범위를 상회하면, 배선 단자와 전극과의 도전 접합부의 접촉 면적이 도리어 감소되어, 도전 접합부의 안정성 및 확실성이 저하된다.
본 실시예에서는, 예컨대, 도시하지 않은 가압 가열 헤드로 반도체 장치(230)를 파지하여, 이방성 도전막(233)을 거쳐서 반도체 장치(230)를 배선 기판(220)의 표면에 압착시킨다. 그리고, 가열하면서 소정 압력으로 반도체 장치(230)를 배선 기판(220)에 대하여 가압한다. 이것에 의해서, 이방성 도전막(233)의 기재는 일시적으로 연화되고, 배선 단자(221, 225)와 전극(231, 235)이 도전 입자(233a)를 거쳐서 도전 접촉된 상태로 된다. 이점은 종래의 실장 방법과 마찬가지이지만, 본 실시예의 경우에는, 배선 단자(221, 225)의 폭이 전극(231, 235)의 폭보다도 작게 형성되어 있고, 또한 배선 단자(221, 225)를 전극(231, 235)에 대하여 종래보다도 약간 높은 압력(통상, 1.2배∼1.5배)으로 가압하기 때문에, 상기한 바와 같이 배선 단자(221, 225)의 정상부는, 전극(231, 235)의 표면에 파고 들어가, 상술한 침투량 Dp가 설정된다.
이 때, 도전 입자(233a)가 존재하고 있는 것에 의해, 도전 입자(233a)는, 전극(231, 235)의 표면에 파고 드는 상태로 된다. 이 도전 입자(233a)는, 전극(231,235)의 표면 부분보다도 경도가 높은 소재로 구성되어 있기 때문에, 전극(231, 235)의 표면에 용이하게 파고 들어, 그 앵커 효과에 의해서 반도체 장치(230)의 접합 강도(혹은 박리 강도: 필 강도)가 증강된다. 또, 본 실시예에서는, 도전 입자(233a)는 배선 단자(221, 225)의 정상부와 마찬가지의 경도를 갖는 것으로 되어 있지만, 도전 입자(233a)를 배선 단자(221, 225)의 정상부보다도 높은 경도를 갖는 소재로 구성하더라도 좋다. 이 경우, 도전 입자(233a)는 배선 단자(221, 225)에도 파고 들게 된다.
이방성 도전막(233)의 기재는, 상기한 바와 같이 실장시의 가열에 의해서(열경화 수지의 경우), 혹은, 가열후의 냉각(열가소성 수지의 경우)에 의해서 경화되어, 배선 기판(220)과 반도체 장치(230)를 접착한다. 이 기재는 접착제로서 기능하여, 배선 단자(221, 225)와 전극(231, 235)과의 사이의 도전 접합 상태를 유지하는 역할을 다한다. 본 실시예에서는, 도시한 바와 같이, 이방성 도전막(233)의 기재가 실장시에 일시적으로 연화됨으로써, 배선 기판(220)과 전극(230)과의 사이의 공간을 완전히 매립한 구조로 되어 있다.
도 4는, 상기 실장 공정전의 반도체 장치(230)의 전극(231, 235)의 구조를 나타내는 확대 단면도이다. 본 실시예의 반도체 장치(230)에 있어서는, 전극(231, 235)은 거의 평탄한 표면을 구비하고 있다. 이와 같이 평탄한 표면을 구비한 전극을 마련하는 것에 의해, 배선 단자(221, 225)가 전극(231, 235)의 표면에 파고 들기 쉽게 되고, 또한 배선 단자(221, 225) 및 전극(231, 235)에 형상이나 높이의 편차가 다소 존재하더라도, 도전 접촉 상태(접촉 면적의 대소나 침투량의 다소)의 편차를 저감할 수 있다. 여기서, 전극(231, 235)으로서는, 도시예와 같이 균일한 재료로 구성되어 있더라도 좋지만, 표면에 상이한 소재로 구성된 표면 도전층을 형성함으로써, 표면 도전층을 배선 단자가 파고 들기 쉬운 부드러운 금속으로 구성하는 등, 배선 단자(221, 225)(도 4에는 도시하지 않음)에 대하여 양호한 특성을 갖는 것으로 하면서, 실장시의 가압력에 의한 전극 전체의 형상의 무너짐을 방지할 수 있다. 또한, 표면 도전층의 소재가 금 등의 비싼 소재이더라도, 그 사 용량을 저감할 수 있기 때문에, 제조 비용을 저감할 수 있다.
도 5는, 상기 실시예와는 상이한 실장 공정전의 반도체 장치(230')의 전극 구조를 나타내는 것이다. 이 반도체 장치(230')는, 반도체 장치(230')의 반도체층의 표면상에 전극 패드(230a')가 형성되고, 이 전극 패드(230a')의 표면상에, 돌기 전극을 구성하기 위한 전극(231', 235')이 접합된 구조로 되어 있다. 이러한 구성으로 하는 것에 의해, 반도체 장치(230')의 반도체층에 대한 도전 접속성이 양호한 소재로 전극 패드(230a')를 형성하고, 배선 단자(221, 225)(도 5에는 도시하지 않음)와의 도전 접합에 대하여 바람직한 특성을 갖는 소재로 전극(231', 235')을 형성한다고 할 수 있기 때문에, 보다 양호한 도전 접속 상태를 실현할 수 있다.
또, 도 5에 나타내는 전극(231', 235')은, 반원 형상에 가까운 볼록 곡면 형상의 표면을 갖는 단면 형상을 구비하고 있지만, 이러한 형상의 전극을 제조하는 경우에는, 전극 형상을 정확히 성형하는 노력을 필요로 하지 않고, 인쇄하거나 저융점 금속을 용착(溶着)하거나 하는 등의 방법에 의해 비교적 저비용으로 형성할 수 있다고 하는 이점이 있다.
도 6은, 상기 실시예와는 상이한 실장 공정전의 반도체 장치(230")의 전극 구조를 나타내는 것이다. 이 반도체 장치(230")는, 반도체층에 도전 접촉하는 전극 패드(230a")가 폭 방향으로 2개소 선택적으로 형성되고, 이들의 전극 패드(230a")상에, 2개소의 전극 패드(230a")를 함께 덮도록 전극(231", 235")이 형성된다. 상기 전극 패드(230a")는 통상의 포토리소그래피법 등의 패터닝 기술을 이용하는 것에 의해 용이하게 형성할 수 있다.
상기한 바와 같이 구성하면, 전극(231", 235")은, 하층의 전극 패드(230a")에 의해 구성되는 요철 구조를 반영하여, 그 폭 방향에 요철 형상을 갖는 표면을 구비한 것으로 된다. 즉, 전극(231", 235")의 표면에는, 그 폭 방향의 중앙부에 오목부(231d", 235d")가 형성된다. 이 오목부(231d", 235d")는, 예컨대, 상기 도전 패드(230a") 사이의 간극을 배선 단자의 폭과 거의 동일하게 하는 것 등에 의해, 배선 단자(221, 225)(도 6에는 도시하지 않음)의 폭에 대응하는 치수로 구성된다. 따라서, 이 오목부(231d", 235d")가 존재함으로써, 결과적으로 도 3에 나타내는 배선 단자(221, 225)의 침투 상태(상기 침투량 Dp)를 얻기 위한 가압력을 저감할 수 있다고 하는 이점이 있다. 이와 같이 가압력을 저감할 수 있는 것은, 반도체 장치(230")의 손상을 보다 저감할 수 있어, 제품의 제품 비율을 높이는 것으로 연결된다.
도 7(a)는 본 실시예의 배선 단자(221, 225)의 선단부 근방의 형상을 나타내는 사시도이며, 도 7(b)는 그 변형예를 나타내는 사시도이다. 본 실시예의 배선 단자(221, 225)는, 상술한 바와 같이 단면 사다리꼴(삼각형, 반원형, 단차 형상 등이라도 좋음)로 구성되어 있지만, 배선 단자(221, 225)의 선단부 근방은, 선단에 가까이 갈수록, 그 단면 형상이 무너지고, 또한 폭도 감소하고 있다. 이것은, 배선 단자(221, 225)를 포함하는 배선 패턴이, 포토리소그래피법 등을 이용한 패터닝 기술에 의해서 형성되기 때문에, 패터닝용의 마스크의 선단부에 있어서 사이드 에칭이 발생하기 쉬워지기 때문이다. 따라서, 본 실시예에서는, 도 7(a)에 나타내는 바와 같이, 배선 단자(221, 225)가 그 선단부(길이 Lp)에 있어서 전극(221, 225)에 접합하지 않도록, 배선 단자(221, 225)를 전극(231, 235)과의 접합 부분을 넘어서 그 앞까지 신장하도록 형성하고 있다. 이것에 의해서, 전극(231, 235)에 접합되는 배선 단자(221, 225)의 선단 부분의 단면 형상의 무너짐이나 폭의 감소를 방지할 수 있기 때문에, 도전 접속 상태의 편차를 저감할 수 있다. 또한, 이와 같이 함으로써, 배선 단자(221, 225)와 전극(231, 235)과의 사이의 배선 단자(221, 225)가 신장하는 방향의 위치 어긋남에 대한 허용 범위(마진)를 증가시킬 수 있다고 하는 잇점도 있다.
또, 상기한 바와 같이 배선 단자를, 전극을 향해서 폭이 감소하는 단면 형상을 갖도록 형성하기 위해서는, 예컨대, 배선 패턴을 형성한 후에, 상기 배선 단자에 대하여 단시간의 에칭을 실시하여 정상부의 각부를 제거하면 좋다. 또한, 최초의 패터닝시에 배선 단자를 폭이 넓게 형성하고, 그 후의 패터닝시에 폭이 좁은 마스크를 형성한 상태로 단시간의 에칭을 하는 방법, 폭이 넓은 배선층의 위에 또한 폭이 좁은 도전층을 퇴적하는 방법 등을 들 수 있다.
도 7(b)에 나타내는 배선 단자(221', 225')는 상기 도 5에 나타내는 것으로서, 그 단면 형상이 대략 반원형으로 되어 있다. 이 배선 단자(221', 225')의 경우에도, 상기와 완전히 마찬가지로, 선단에 가까이 갈수록 단면 형상의 무너짐이나 폭의 감소가 발생하기 때문에, 상기와 마찬가지로 전극을 넘어서 신장하도록 패턴 형성을 행한다. 또한, 이러한 단면 형상의 배선 단자도 또한 상기와 동일한 방법으로 형성할 수 있다.
상기한 바와 같이, 단면 형상의 무너짐이나 폭의 감소를 발생하는 선단부의 길이 Lp는 패터닝 기술에 따라서도 상이하지만, 예컨대, 통상의 자외선 등을 이용한 포토리소그래피법에서는 1㎛∼5㎛ 정도이다. 따라서, 배선 단자의 전극을 넘어서 신장하는 부분의 길이를, 평균으로 5∼10㎛ 정도로 설정하는 것이 바람직하다.
이상 설명한 실시예에 있어서는, 배선 단자의 폭을 전극의 폭보다도 작게 하고, 도전 접속 구조를 배선 단자가 전극에 파고 드는 구조로 하고 있지만, 이것과는 반대로, 전극의 폭을 배선 단자의 폭보다도 작게 하고, 도전 접합부를 전극이 배선 단자에 파고 드는 구조로 하여도 좋다. 이 경우에는, 전극의 표면 부분을 배선 단자의 표면 부분보다도 부드러운 소재로 구성하는 것이 바람직하다.
다음에, 상기 액정 장치(200)를 포함하는 전기 광학 장치를 전자 기기의 표시 장치로서 이용하는 경우의 실시예에 대하여 설명한다. 도 8은, 본 실시예의 전체 구성을 나타내는 개략 구성도이다. 여기에 나타내는 전자 기기는, 상기와 동일한 액정 장치(200)와, 이것을 제어하는 제어 수단(1200)을 갖는다. 여기서, 액정 장치(200)는, 상술한 바와 같이, 액정 패널(210)과, 배선 기판(220)과, 반도체 장치(230)를 갖는다.
또한, 제어 수단(1200)은, 표시 정보 출력원(1210)과, 표시 처리 회로(1220)와, 전원 회로(1230)와, 타이밍 발생기(1240)를 갖는다.
표시 정보 출력원(1210)은, ROM(Read Only Memory)이나 RAM(Random Access Memory) 등으로 이루어지는 메모리와, 자기 기록 디스크나 광 기록 디스크 등으로 이루어지는 저장 유닛과, 디지털 화상 신호를 동조 출력하는 동조 회로를 구비하고, 타이밍 발생기(1240)에 의해서 생성된 각종 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등의 형태로 표시 정보를 표시 정보 처리 회로(1220)에 공급하도록 구성되어 있다.
표시 정보 처리 회로(1220)는, 시리얼-패러랠 변환 회로, 증폭·반전 회로, 로케이션 회로, 감마 보정 회로, 클램프 회로 등의 주지의 각종 회로를 구비하고, 입력한 표시 정보의 처리를 실행하여, 그 화상 정보를 클럭 신호 CLK와 함께 배선 기판(220)을 거쳐서 반도체 장치(230)에 공급한다. 반도체 장치(230)는, 주사선 구동 회로, 데이터선 구동 회로 및 검사 회로를 포함한다. 또한, 전원 회로(1230)는, 상술한 각 구성 요소에 각각 소정의 전압을 공급한다.
도 9는, 본 고안에 따른 전자 기기의 일실시예인 휴대 전화를 나타낸다. 이 휴대 전화(2000)는, 케이스체(2010)의 내부에 회로 기판(2001)이 배치되고, 이 회로 기판(2001)에 대하여 상술한 액정 장치(200)가 실장되어 있다. 케이스체(2010)의 전(前)면에는 조작 버튼(2020)이 배열되고, 또한, 일단부로부터 안테나(2030)가 출몰 자유롭게 설치되어 있다. 수화부(2040)의 내부에는 스피커가 배치되고, 송화부(2050)의 내부에는 마이크가 내장되어 있다.
케이스체(2010)내에 설치된 액정 장치(200)는, 표시창(2060)을 통해서 표시면(상기 액정 봉입 영역 혹은 표시 영역)을 시인할 수 있도록 구성되어 있다.
또한, 상기 실시예에서는, 반도체 장치를 이방성 도전막(ACF)을 거쳐서 배선 기판상에 실장하고 있지만, 본 고안은 이러한 구성에 한정되지 않고, 플립 칩 실장에 이용되는 각종 실장 방법, 예컨대, 땜납이나 납 프리 땜납(Ag-Sn 등)에 의한 접합, Au 끼리의 열압착, 초음파 진동에 의한 접합 등의 여러 가지 금속 접합 방식, 도전성 수지 접합 방식, 이방성 도전성 페이스트(ACP) 접합 방식, NCF(Non Conductive Film) 접합 방식이나 NCP(Non Conductive Paste) 접합 방식 등의 절연 수지 접합 방식 등, 여러 가지 접합 방법을 이용하는 것이 가능하다.
또한, 본 고안의 전기 광학 장치 및 전자 기기는, 상술한 도시예에만 한정되는 것이 아니라, 본 고안의 요지를 일탈하지 않는 범위내에 있어서 여러 가지 변경을 부가할 수 있는 것은 물론이다. 예컨대, 상기 각 실시예에 나타내는 액정 패널로서는, 단순 매트릭스형의 패시브 매트릭스형의 액정 장치, TFT(박막 트랜지스터)나 TFD(박막 다이오드) 등의 액티브 소자(능동 소자)를 이용한 액티브 매트릭스 방식의 액정 장치에도 적용할 수 있다.
상술한 실시예에서는, 전기 광학 장치로서, 액정 장치에 적용한 경우에 대하여 설명했지만, 본 고안은 이것에 한정되지 않고, 일렉트로 루미네슨스 장치, 특히, 유기 일렉트로 루미네슨스 장치, 무기 일렉트로 루미네슨스 장치 등이나, 플라즈마 디스플레이 장치, FED(필드 에미션 디스플레이) 장치, 서페이스·컨덕션·일렉트론·에미터·디스플레이(Surface-Conduction Electron-Emitter Display) 장치,LED(발광 다이오드) 표시 장치, 전기 영동 표시 장치, 박형의 브라운관, 액정 셔터 등을 이용한 소형 텔레비젼, 디지털 마이크로미러 디바이스(DMD)를 이용한 장치 등의 각종 전기 광학 장치에 적용할 수 있다.
이상, 설명한 바와 같이 본 고안에 의하면, 배선수 및 전극수가 증대하여, 배선 간격이나 전극 간격이 협소화되더라도, 반도체 장치의 실장 구조에 있어서의 도전 접합부의 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 전극을 구비한 반도체 장치와, 상기 전극에 대하여 도전 접속된 배선 단자를 구비한 기판을 갖는 반도체의 실장 구조에 있어서,
    상기 전극과 상기 배선 단자 중 한쪽의 폭이 다른쪽의 폭보다도 작게 형성되고,
    상기 전극과 상기 배선 단자 중 상기 한쪽이 상기 다른쪽의 표면에 파고 드는 상태로 구성되어 있는 것을 특징으로 하는 반도체 장치의 실장 구조.
  2. 제 1 항에 있어서,
    상기 한쪽의 단면 형상은, 상기 다른쪽을 향해서 폭이 축소하는 형상인 것을 특징으로 하는 반도체 장치의 실장 구조.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 한쪽이 상기 다른쪽보다도 경도가 높은 소재로 구성되어 있는 것을 특징으로 하는 반도체 장치의 실장 구조.
  4. 제 1 항에 있어서,
    상기 전극 및 상기 배선 단자는 각각 복수 마련되고, 상기 다른쪽에 도전 접속되는 모든 상기 한쪽의 폭이 실질적으로 동일하게 형성되어 있는 것을 특징으로 하는 반도체 장치의 실장 구조.
  5. 전극을 구비한 반도체 장치와, 상기 전극에 대하여 도전 접속된 배선 단자를 구비한 기판을 갖는 반도체의 실장 구조에 있어서,
    상기 배선 단자의 폭이 상기 전극의 폭보다도 작게 형성되고,
    상기 배선 단자가 상기 전극의 표면에 파고 드는 상태로 구성되어 있는 것을 특징으로 하는 반도체 장치의 실장 구조.
  6. 전기 광학 물질을 유지하는 전기 광학 패널과, 상기 전기 광학 패널에 도전 접속된 배선 단자를 갖는 배선 기판과, 상기 배선 단자에 도전 접속된 전극을 갖는 반도체 장치를 갖는 전기 광학 장치에 있어서,
    상기 배선 단자와 상기 전극 중 한쪽의 폭이 다른쪽의 폭보다도 작게 형성되고,
    상기 한쪽이 상기 다른쪽의 표면에 파고 드는 상태에서 도전 접속되어 있는것을 특징으로 하는 전기 광학 장치.
  7. 전기 광학 물질을 유지하는 전기 광학 패널과, 상기 전기 광학 패널에 도전 접속된 배선 단자를 갖는 배선 기판과, 상기 배선 단자에 도전 접속된 전극을 갖는 반도체 장치를 갖는 전기 광학 장치에 있어서,
    상기 배선 단자의 폭이 상기 전극의 폭보다도 작게 형성되고,
    상기 배선 단자가 상기 전극의 표면에 파고 드는 상태로 구성되어 있는 것을 특징으로 하는 전기 광학 장치.
  8. 청구항 1 또는 청구항 5에 기재된 반도체 장치의 실장 구조를 갖는 것을 특징으로 하는 전자 기기.
  9. 청구항 6 또는 청구항 7에 기재된 전기 광학 장치와, 해당 전기 광학 장치를 제어하는 제어 수단을 갖는 것을 특징으로 하는 전자 기기.
KR20-2003-0026861U 2002-08-21 2003-08-21 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기 KR200331933Y1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002240776 2002-08-21
JPJP-P-2002-00240776 2002-08-21
JPJP-P-2003-00197276 2003-07-15
JP2003197276A JP3722137B2 (ja) 2002-08-21 2003-07-15 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057472A Division KR100564172B1 (ko) 2002-08-21 2003-08-20 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기광학 장치, 전기 광학 장치의 제조 방법 및 전자 기기

Publications (1)

Publication Number Publication Date
KR200331933Y1 true KR200331933Y1 (ko) 2003-11-01

Family

ID=31190383

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030057472A KR100564172B1 (ko) 2002-08-21 2003-08-20 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기광학 장치, 전기 광학 장치의 제조 방법 및 전자 기기
KR20-2003-0026861U KR200331933Y1 (ko) 2002-08-21 2003-08-21 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030057472A KR100564172B1 (ko) 2002-08-21 2003-08-20 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기광학 장치, 전기 광학 장치의 제조 방법 및 전자 기기

Country Status (6)

Country Link
US (1) US7180196B2 (ko)
EP (1) EP1391922A3 (ko)
JP (1) JP3722137B2 (ko)
KR (2) KR100564172B1 (ko)
CN (2) CN1229854C (ko)
TW (1) TWI246131B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006817A1 (en) * 2004-07-14 2006-01-19 Ixelon Co., Ltd. Junction structure of display driver chip and ic chip and flexible substrate using au flat bump, and junction metheod thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833669B2 (ja) 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4749177B2 (ja) * 2006-02-15 2011-08-17 パナソニック株式会社 接続構造体および接続構造体の製造方法
JP2009080361A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd プラズマディスプレイ表示装置
JP5125632B2 (ja) * 2008-03-10 2013-01-23 セイコーエプソン株式会社 実装構造体および電気光学装置
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
WO2016123811A1 (zh) * 2015-02-06 2016-08-11 深圳市柔宇科技有限公司 电容触摸屏及其与柔性电路板的组合
JP6750439B2 (ja) * 2016-09-30 2020-09-02 セイコーエプソン株式会社 電子デバイス、電子デバイス装置、電子機器および移動体
CN110291628B (zh) * 2017-02-22 2023-05-23 京瓷株式会社 布线基板、电子装置及电子模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6049638A (ja) * 1983-08-26 1985-03-18 Sharp Corp 電子部品の構成方法
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
TW281855B (en) * 1993-12-21 1996-07-21 Sharp Kk Panel assembly structure and panel assembling method capable of achieving a highly reliable connection of electrode terminals even when the electrode terminals have a fine pitch
US5457879A (en) * 1994-01-04 1995-10-17 Motorola, Inc. Method of shaping inter-substrate plug and receptacles interconnects
JP3383081B2 (ja) 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JPH09260424A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置およびその製造方法
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
JP3820812B2 (ja) * 1999-08-04 2006-09-13 セイコーエプソン株式会社 Ｉｃチップの実装構造、液晶装置及び電子機器
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006817A1 (en) * 2004-07-14 2006-01-19 Ixelon Co., Ltd. Junction structure of display driver chip and ic chip and flexible substrate using au flat bump, and junction metheod thereof

Also Published As

Publication number Publication date
KR20040018158A (ko) 2004-03-02
CN1229854C (zh) 2005-11-30
US20040094846A1 (en) 2004-05-20
TW200406857A (en) 2004-05-01
US7180196B2 (en) 2007-02-20
EP1391922A3 (en) 2006-04-19
CN1490646A (zh) 2004-04-21
JP3722137B2 (ja) 2005-11-30
TWI246131B (en) 2005-12-21
EP1391922A2 (en) 2004-02-25
JP2004140331A (ja) 2004-05-13
KR100564172B1 (ko) 2006-03-31
CN2704863Y (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
JP3622665B2 (ja) 接続構造、電気光学装置および電子機器
KR100457900B1 (ko) 전기 광학 장치의 제조 방법 및 전기 광학 장치
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
JP4888462B2 (ja) 電子部品の実装構造
US8552310B2 (en) Mounting structure of electronic component
KR200331933Y1 (ko) 반도체 장치의 실장 구조, 전기 광학 장치 및 전자 기기
JP2008015403A (ja) フレキシブル配線シートおよびそれを備えた平面表示装置およびその製造方法
JP5125314B2 (ja) 電子装置
US8227914B2 (en) Mounting structure of electronic component
JP3835460B2 (ja) 電子部品実装体の製造方法、及び電気光学装置
KR20130011403A (ko) 연성 회로 기판
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
JPH1096944A (ja) 電気的接続構造および液晶表示装置
JPH09305121A (ja) 回路接続構造、この回路接続構造を有する表示装置及びｔｃｐ構造体
JP2004140332A (ja) 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
JP2001077154A (ja) 半導体チップの実装方法、半導体チップの実装構造、およびチップ一体型の液晶表示モジュール
JP2003234371A (ja) 半導体装置の実装構造
JPS62281340A (ja) 接続体
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
JP2013131599A (ja) 回路基板、接続構造体、及び回路基板の製造方法
JP2003295212A (ja) 液晶表示装置の製造方法および液晶表示装置用フレキシブル配線基板
JP2000183209A (ja) 電気回路装置、及び該電気回路装置の製造方法

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040715

Year of fee payment: 3

EXTG Ip right invalidated