CN1229854C - 半导体器件的安装方法及结构、电光装置及其制造方法 - Google Patents

半导体器件的安装方法及结构、电光装置及其制造方法 Download PDF

Info

Publication number
CN1229854C
CN1229854C CNB03153919XA CN03153919A CN1229854C CN 1229854 C CN1229854 C CN 1229854C CN B03153919X A CNB03153919X A CN B03153919XA CN 03153919 A CN03153919 A CN 03153919A CN 1229854 C CN1229854 C CN 1229854C
Authority
CN
China
Prior art keywords
mentioned
distribution terminal
electrode
width
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB03153919XA
Other languages
English (en)
Other versions
CN1490646A (zh
Inventor
山田一幸
芦田刚士
中泽政彦
汤本正则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
BOE Technology HK Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1490646A publication Critical patent/CN1490646A/zh
Application granted granted Critical
Publication of CN1229854C publication Critical patent/CN1229854C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种即使配线端子和电极的数目的增加以及间隔的窄小化不断进步，也可以提高导电接合部的可靠性的新的半导体器件的安装方法、半导体器件的安装结构、电光装置以及电子设备。在配线基板上形成配线端子，在半导体器件上形成电极。在此，配线端子的宽度，被形成得比电极的宽度还小。在把半导体器件安装在配线基板上时，通过给予的压力变为配线端子陷入电极的状态。配线端子的陷入量，优选地在约1μm～5μm范围内。

Description

半导体器件的安装方法及结构、电光装置及其制造方法
技术领域
本发明涉及半导体器件的安装方法、半导体器件的安装结构、电光装置以及电子设备，以及电光装置的制造方法，特别涉及在基板上直接安装半导体器件的方法以及在基板上的半导体器件的安装结构。
背景技术
一般地，有被称为倒装片(フリツプチツプ)安装方式等的，把半导体器件直接安装在基板上的方法。该安装方法，在半导体器件(ベアチツプ，裸芯片)上设置电极的同时，在基板上形成配线(布线)端子，不经由引线(ワイヤ)等使电极和配线端子直接导电接触。在该方法中，在半导体器件上，大多形成具有被称为块形(バンプ)电极的突起形状的电极，使该突起状的电极直接与配线端子接触，或者，经由导电膏(ペ一スト)导电薄膜等接触。
作为上述的半导体安装结构的一例，例如，在作为电光装置的一种的液晶显示装置中，在液晶面板上连接柔性配线基板(FPC，挠性印制电路)等的配线基板，在该配线基板上，有安装集成了液晶驱动电路等的半导体器件(ベアチツプ，裸芯片)的情况。图10是展示在这样的液晶显示装置中，在配线基板120上安装有半导体器件130时的半导体器件130、被设置在该半导体器件130上的电极131、135，以及被形成在配线基板(布线基板)120上的配线端子121、125的位置关系的透视图。这种情况下，电极131、135被分别以规定的间距排列，配线端子121、125如与电极131、135的形成间距对应那样地被排列形成。
半导体器件130通过以各向异性导电膜(Anisotropic ConductiveFilm)介于中间加热加压，被安装在配线基板120上。图11是放大展示该安装结构的细节的放大剖面图。上述的各向异性导电膜133，是使微细的导电粒子(例如，在金属粒子、绝缘粒子的表面上形成导电层)133a分散在由绝缘树脂构成的基材中。以该各向异性导电膜133介于中间在配线基板120上压接(压着)半导体器件130，通过未图示的加压加热头一边加热一边加压。由此，基板暂时软化，如图11所示电极131、135和配线端子121、125成为夹着导电粒子导电接触的状态，其后，通过基材固化(硬化)固定图示的状态，维持该导电连接状态。
但是，近年，伴随着电子电路等的复杂化、半导体器件的集成度的提高，端子数越来越增大和端子间隔越来越窄小。例如，在上述的液晶显示装置中，在显示的高清晰化进展的同时，便携用的小型面板因为一般也可以彩色显示，所以显示像素数增大，随之在配线基板的配线端子以及半导体器件的电极数增大的同时，它们的形成间隔越来越窄小化。
在这种状况下，因为难以充分确保配线基板120的配线端子121、125以及半导体器件130的电极131、135的宽度、间隔等，所以配线端子和电极的导电接触不良、相邻的配线端子或者电极间的短路不良等增大，存在半导体安装结构的导电接合部的可靠性降低，产品的成品率恶化的问题。
发明内容
因而，本发明就是要解决上述问题，其目的在于提供一种即使配线端子以及电极数增大并且间隔的窄小化进展，也可以提高导电接合部的可靠性的新的半导体器件的安装方法、半导体器件的安装结构、电光装置和电子设备，以及电光装置的制造方法。
为了解决上述课题，本发明的半导体器件的安装方法，是将具备电极的半导体器件安装在具备配线端子的基板上的安装方法，其特征在于：将上述电极和上述配线端子中一方的宽度形成得比另一方的宽度小；将上述半导体器件和上述基板相互加压，使得上述电极和上述配线端子中的上述一方成为陷入上述另一方的表面的状态。
另外，本发明的半导体器件的安装方法，是将具备电极的半导体器件安装在具备配线端子的基板上的安装方法，其特征在于：将上述电极和上述配线端子中由硬度高的材料构成的一方的宽度形成得比另一方的宽度小；将上述半导体器件和上述基板相互加压。
一般地，如果由于半导体器件集成度的增大电极、配线端子的宽度、间隔等减小则容易发生导通不良、短路不良等，但在本发明中，通过将电极和配线端子中一方的宽度形成得比另一方的宽度还小，成为一方陷入另一方的状态，在可以可靠地得到导电接触状态的同时，因为可以增加导电接合部的接触面积所以减低导通不良，另外，通过减小一方的宽度还可以减低短路不良。
优选地，上述一方(例如配线端子)的宽度，是在另一方(例如电极)的宽度的10～60％的范围内。如果低于该范围，则绝对的导电接触面积减少难以得到稳定的导电连接。另外，如果高于上述范围，则上述一方难于陷入上述另一方，同时由于陷入上述另一方的形状容易走样，导电接合部的接合结构的重现性、稳定性等降低。
在此，在上述电极以及上述配线端子分别设置有多个的情况下，优选地，与上述另一方(例如电极)导电连接的全部的上述一方(例如配线端子)的宽度实质地被形成得相同。通过与另一方(例如电极)导电连接的全部的一方(例如配线端子)的宽度实质地被形成为相同，因为可以降低在各导电接合部中的陷入抵抗的偏差，所以在加压时的不全面接触状态难以发生，因为在全部的电极和配线端子的接合部分上大致加均等的压力，所以可以降低在导电接合部中的陷入状态或者导通状态的偏差，可以提高导电接合部的可靠性。
进而，优选地，在上述另一方(例如电极)上形成具有与上述一方(例如配线端子)的宽度大致对应的宽度的凹部，如该凹部与上述一方对应那样地使其接合。由此，对上述另一方上述一方更容易陷入。
另外，本发明的另一半导体器件的安装方法，是把具备电极的半导体器件安装在具备配线端子的基板上的安装方法，其特征在于：将上述配线端子的宽度形成得比上述电极的宽度小；将上述半导体器件和上述基板相互加压，使得上述配线端子成为陷入上述电极的表面的状态。
另外，本发明的另一半导体器件的安装方法，是把具备电极的半导体器件安装在具备配线端子的基板上的安装方法，其特征在于：将由比上述电极硬度高的材料构成的上述配线端子的宽度形成得比上述电极的宽度小；将上述半导体器件和上述基板相互加压。
一般地，与把微细加工技术作为常用方法制造的半导体器件相比，因为基板上的配线、配线端子通过比较大的尺寸的光刻(フオトリソグラフイ)技术、电镀工艺(メツキプロセス)等形成，所以为了防止短路不良等与半导体器件的电极间隔相比必须确保更大的配线间隔，但在本发明中，特别是因为将其配线端子的宽度形成得比电极的宽度还小，所以与和其相反构成的情况(使电极的宽度比配线端子的宽度还小的情况)相比，作为全体可以减少导通不良、短路不良等。
这种情况下，优选地，构成为上述配线端子从上述电极的跟前延伸到越过上述电极的位置。配线端子的前端部因为在配线图案的图案形成时容易产生侧向腐蚀(サイドエツチング)，所以在和正规的断面形状的形状差增大的同时该断面形状的偏差大，进而，该前端部的宽度随着接近前端而减小。因而，如上所述因为通过设置成配线端子从电极的跟前延伸到超越电极的位置，可以降低相对电极的导电连接部位的形状的塌边(ダレ)、尺寸的偏差，所以可以提高导电接合部的可靠性。另外，因为通过如以上那样构成，可以增加在配线端子的延伸方向上看的电极和配线端子之间的位置偏离的容许范围(容限)，所以可以降低导通不良。在此，在配线端子的宽度是10～20μm左右的情况下，优选地，从和配线端子的电极重合的区域超越的长度是5～10μm左右。
另外，优选地使微小的导电粒子介于上述电极和上述配线端子之间，相互加压上述半导体器件和上述基板。通过使微小的导电粒子介于电极和配线端子之间，在通过导电粒子的陷入乃至锚定(anchor)效果提高电极和配线端子之间的接合强度(脱落强度)的同时，因为可以实质地增加导电接触面积，所以可以进一步提高导电连接结构的可靠性。作为微小导电粒子，例如，除了Ni粒子等的金属粒子以外，还可以使用在合成树脂的粒子表面上形成导电层(电镀层等)。作为导电粒子的大小，优选地是0.1～5μm。在此，导电粒子，希望比电极和配线端子的至少一方硬度高。由此导电粒子陷入其中一方可以进一步发挥锚接效果。特别是通过硬度比上述另一方(例如电极)高，可以形成对该另一方的陷入状态。在此，导电粒子，比上述一方(例如配线端子)硬度高也可以。
进而，优选地，在上述半导体器件和上述基板之间配置粘接剂在加压状态下使之固化。通过在半导体器件和基板之间配置粘接剂在加压状态(即，相互加压半导体器件和基板的状态)下使该粘接剂固化，因为可以靠粘接剂的粘接力维持配线端子和电极的陷入状态，所以可以进一步提高导电接合部的可靠性。作为这样用粘接剂粘接半导体器件和基板的结构，作为和上述导电粒子的组合，可以列举使用了使导电粒子分散到绝缘基板(粘接剂)中的各向异性导电膜(ACF)、各向异性导电膏的结构。另外，在直接接合电极和配线端子的状态下，还可以列举用粘接剂(绝缘树脂)固定其周围的NCF(Non Conductive Film)接合结构、NCP(NonConductive Paste)接合结构等的绝缘树脂接合结构等。
以下，本发明的半导体器件的安装结构，是包含具有电极的半导体器件、和具备相对上述电极导电连接的配线端子的基板的半导体的安装结构，其特征在于：在上述电极和上述配线端子中一方的宽度被形成得比另一方的宽度小；被构成为上述电极和上述配线端子中的上述一方陷入上述另一方的表面的状态。
一般地，如果因半导体器件的集成度增大，电极、排列端子的宽度、间隔等减小，则容易产生导通不良、短路不良等，但在本发明中，由于将电极和排列端子中一方形成得比另一方的宽度小，成为上述一方陷入上述另一方的状态，因而在可以可靠地得到导电接触状态的同时，因为增加导电接合部的接触面积可以降低导电不良，另外，通过减小上述一方的宽度还可以降低短路不良。
在此，上述一方(例如配线端子)的断面形状，优选地是向着上述另一方(例如电极)宽度缩小的形状。由此，因为一方容易陷入另一方，所以可以进一步提高导电连接结构的可靠性。作为上述断面形状的例子，例如，可以列举梯形、三角形、半圆形、半椭圆形、半长圆形等。
另外，优选地，上述一方(例如配线端子)由比上述另一方(例如电极)硬度还高的材料构成。由此，上述一方容易陷入上述另一方。
进而，优选地，上述一方对上述另一方的陷入量是在约1μm～5μm的范围内。如果陷入量降到1μm以下，则难以确保导电接触状态，导电接合部的可靠性下降。特别是，当设置有多个电极以及配线端子时，容易发生因电极和配线端子的高度的偏差产生接触不良的导电接合部。另外，如果陷入量超过5μm，则用于确保陷入量的压力会过大，对半导体器件等损伤的危险性增大。
进而另外，优选地，上述电极以及上述配线端子分别设置多个，与上述另一方(例如电极)导电连接的全部的上述一方(例如配线端子)的宽度实际上被形成相同。由此，因为可以降低在各导电接合部中的陷入抵抗的偏差，所以由于在全部电极和配线端子的接合部分上大致施加均等的压力，因而可以降低在导电接合部中的陷入状态或者导通状态的偏差，可以提高导电接合部的可靠性。
另外，本发明的另一半导体器件的安装结构，是包含具备电极的半导体器件、和具备相对上述电极导电连接的配线端子的基板的半导体的安装结构，其特征在于：上述配线端子的宽度被形成得比上述电极的宽度小；被构成为上述配线端子陷入上述电极的表面的状态。
一般地，与以微细加工技术作为常用方法制造的半导体器件相比，因为基板上的配线、配线端子等用比较大的尺寸的光刻技术、电镀工艺等形成，所以为了防止短路不良等与半导体器件的电极间隔相比必须确保配线间隔更大，因此通过将配线端子的宽度形成得比电极的宽度还小，和与其构成相反的情况相比，作为整体可以降低导通不良、短路不良等。
在此，优选地构成为上述配线端子从上述电极的跟前延伸到越过上述电极的位置。由此，因为可以把配线端子的前端部分配置在相对电极的导电接合部的外侧，所以可以降低因配线端子的前端部的塌边、形状偏差或者宽度的缩小给导电连接状态带来的影响。另外，可以增加在配线端子的延伸方向上看的，对电极和配线端子之间的位置偏离的容许范围(容限)。
另外，优选地，在上述电极和上述配线端子的陷入部分上介入微小的导电粒子。通过使微小导电粒子介于电极和配线端子之间，在可以通过导电粒子的陷入乃至锚接效果提高电极和配线端子之间的接合强度(脱落强度)的同时，因为可以实质地增大导电接触面积，所以可以进一步提高导电连接结构的可靠性。作为微小的导电粒子，例如，除了Ni粒子等的金属粒子以外，还可以使用在合成树脂的粒子的表面形成导电层(电镀层等)的方式。作为导电粒子的大小，优选地是0.1～5μm。在此，导电粒子，希望比电极和配线端子的至少一方的硬度高。由此通过导电粒子陷入某一方可以发挥锚接效果。特别是由于硬度比上述另一方(例如电极)高，可以形成相对该另一方的陷入状态。在此，导电粒子比上述一方(例如配线端子)硬度高也可以。
进而，优选地，上述半导体器件和上述基板用粘接剂粘接。因为通过半导体器件和基板用粘接剂粘接，可以用粘接剂的粘接力维持配线端子和电极的陷入状态，所以可以进一步提高导电接合部的可靠性。作为这样使用粘接剂粘接半导体器件和基板的结构，作为和上述导电粒子的组合，可以列举使用了使导电粒子分散到绝缘基材(粘接剂)中的各向异性导电膜(ACF)、各向异性导电膏的结构。另外，在直接接合电极和配线端子的状态下，可以列举用粘接剂(绝缘树脂)固定其周围的NCF(Non ConductiveFilm)接合结构、NCP(Non Conductive Paste)接合结构等的绝缘树脂接合结构等。
以下，本发明的电光装置，是包含保持电光物质的电光面板、具有与上述电光面板导电连接的配线端子的配线基板、具有与上述配线端子导电连接的电极的半导体器件的电光装置，其特征在于：上述配线端子和上述电极中的一方的宽度被形成得比另一方的宽度小；以上述一方陷入上述另一方的表面的状态导电连接。
在此，优选地，上述一方的断面形状，是向上述另一方宽度缩小的形状。由此，因为一方容易陷入另一方，所以可以进一步提高导电连接结构的可靠性。作为上述断面形状的例子，例如可以列举梯形、三角形、半圆形、半椭圆形、半长圆形等。
另外，优选地，上述一方由比上述另一方硬度高的材料构成。由此，上述一方容易陷入上述另一方。
进而，上述一方对上述另一方的陷入量优选地是约1μm～约5μm的范围内。如果陷入量降到1μm以下，则难以确保导电接触状态，导电连接结构的可靠性下降。特别是当设置有多个电极以及配线端子时，容易发生因电极、配线端子的高度偏差产生接触不良的导电接合部。另外，如果陷入量超过5μm，则用于确保陷入量的加压力会过大，对半导体器件等造成损伤的可能性增大。
进而另外，优选地，上述电极以及上述配线端子分别被设置多个，与上述另一方导电连接的全部的上述一方的宽度实质地被形成为相同。由此，通过与另一方(例如电极)导电连接的全部的一方(例如配线端子)的宽度实质地被形成为相同，因为可以降低在各导电接合部中的陷入抵抗的偏差，所以因为缓和加压时的不全面接触，在全部的电极和配线端子的接合部分上施加大致均匀的压力，所以可以减少在导电接合部中的陷入状态或者导通状态的偏差，可以提高导电接合部的可靠性。
另外，本发明的另一电光装置，是包含具备电极的半导体器件、具备有对上述电极导电连接的配线端子的基板的半导体的安装结构，其特征在于：将上述配线端子的宽度形成得比上述电极的宽度还小，构成为上述配线端子陷入上述电极的表面的状态。
一般地，与把微细加工技术作为常用方法制造的半导体器件相比，因为基板上的配线、配线端子用比较大的尺寸的光刻技术、电镀工艺等形成，所以为了防止短路不良等与半导体器件的电极间隔相比必须确保更大的配线间隔，因而通过将配线端子的宽度形成得比电极的宽度还小，与和其相反构成的情况相比，作为全体可以减小导通不良、短路不良等。
在此，优选地，被构成为上述配线端子从上述电极的跟前延伸到越过上述电极的位置。由此，因为可以把配线端子的前端部分配置在相对电极的导电接合部的外侧，所以可以降低由配线端子的前端部的塌边、形状偏差或者宽度的缩小引起的对导电连接结构的影响。另外，可以增加在配线端子的延伸方向上看的，对电极和配线端子之间的位置偏离的容许范围(容限)。
另外，优选地，在上述电极和上述配线端子的陷入部分上介入微小的导电粒子。通过使微小导电粒子介于电极和配线端子之间，在可以通过导电粒子的陷入乃至锚接效果提高电极和配线端子之间的接合强度(脱落强度)的同时，因为可以实质地增加导电接触面积，所以可以进一步提高导电接合部的可靠性。作为微小的导电粒子，例如，除了Ni粒子等的金属粒子以外，还可以使用在合成树脂的粒子表面上形成导电层(电镀层等)的方式。作为导电粒子的大小，优选地0.1～5μm左右。在此，希望导电粒子比电极和配线端子的至少一方硬度高。由此导电粒子陷入某一方可以发挥锚接效果。特别是通过硬度比上述另一方(例如电极)高，可以形成对该另一方的陷入。在此，导电粒子，比上述一方(例如配线端子)硬度高也可以。
进而，优选地上述半导体器件和上述基板通过粘接剂粘接。由于半导体器件和基板通过粘接剂粘接，因为可以靠粘接剂的粘接力维持配线端子和电极的陷入状态，所以可以进一步提高导电连接结构的可靠性。作为这样用粘接剂粘接半导体器件和基板的结构，作为和上述导电粒子的组合，可以列举使用了使导电粒子分散到绝缘基材(粘接剂)中的各向异性导电膜(ACF)、各向异性导电膏等的结构。另外，在直接接合电极和配线端子的状态下，还可以列举用粘接剂(绝缘树脂)固定其周围的NCF(NonConductive Film)接合结构、NCP(Non Conductive Paste)接合结构等的绝缘树脂接合结构等。
以下，本发明的电子设备，其特征在于：具有在上述任意一项项所述的半导体器件的安装结构。上述半导体器件的安装结构，一般地，可以适用在具有把半导体器件直接安装在基板上构成的导电接合部的各种电子设备中。由此可以适应电子设备的高集成度化，可以提高电子设备的可靠性。
另外，本发明的另一电子设备，其特征在于，具有上述任意一项所述的电光装置，和控制该电光装置的控制装置。电光装置，与控制它的控制装置一同可以适用于各种电子设备。由此，还可以适应具备电光装置的电子设备的高集成化，可以提高电子设备的可靠性。
作为上述各电子设备，特别优选地是便携电话、便携型信息终端、寻呼机、电子手表等的便携型电子设备。在便携型电子设备的情况下，因为由于要求小型化以及轻量化，而要求半导体器件的高集成化、电光装置的小型化，所以这样的情况下适用本发明非常有效。
以下，本发明的电光装置的制造方法，是包含保持电光物质的电光面板、具有与上述电光面板导电连接的配线端子的配线基板、具有与上述配线端子导电连接的电极的半导体器件的电光装置的制造方法，其特征在于：将上述配线端子和上述电极中的一方的宽度形成得比另一方的宽度小；通过使上述一方陷入上述另一方的表面使其导电连接。
另外，本发明的另一电光装置的制造方法，是包含保持电光物质的电光面板、具有与上述电光面板导电连接的配线端子的配线基板、具有与上述配线端子导电连接的电极的半导体器件的电光装置的制造方法，其特征在于：将上述配线端子的宽度形成得比上述电极的宽度小；使上述配线端子陷入上述电极的表面。
附图说明
图1是用于展示本发明的半导体器件的安装方法、半导体器件的安装结构、电光装置以及电子设备的实施方式的液晶装置的分解立体图。
图2是同实施方式中的半导体器件的安装部分的透视图。
图3是同实施方式中的半导体器件的安装部分的放大部分剖面图。
图4是展示同实施方式中的安装工序前的半导体器件的电极结构的放大部分剖面图。
图5是展示同实施方式中的安装工序前的另一半导体器件的电极结构的放大部分剖面图。
图6是展示同实施方式中的安装工序前的不同半导体器件的电极结构的放大部分剖面图。
图7是展示同实施方式中的安装工序前的配线端子的前端部附近的形状的放大部分立体图。
图8是展示本发明的电子设备的实施方式的液晶装置及其控制系统的结构的概略结构图。
图9是展示作为本发明的电子设备一例的便携电话外观的概略立体图。
图10是展示以往的半导体器件的安装部分的结构的透视图。
图11是展示以往的半导体器件的安装部分的结构的放大部分剖面图。
符号说明
200  液晶装置
210  液晶面板
220  配线基板
221，225  配线端子
230  半导体器件
231，235  电极
233  各向异性导电膜
233a  导电粒子
具体实施方式
以下，参照附图详细说明本发明的半导体器件的安装方法、半导体器件的安装结构、电光装置以及电子设备的实施方式。
图1是展示作为本实施方式的电光装置的液晶装置200的全体构成的分解立体图。该液晶装置200具有：液晶面板210、与该液晶面板210连接的配线基板(布线基板)220、被安装在配线基板220上的半导体器件(半导体的裸芯片)230。
在液晶面板210中，由透明的玻璃、塑料等构成的基板211和212通过未图示的密封材料被贴合，在其内部封入未图示的液晶。在该液晶面板210中，有根据其液晶模式在基板211和212的外面上分别粘合未图示的偏振光板、相位差板的情况，另外，还有在观察一侧的相反一侧配置未图示的反射板、背光(バツクライト)的情况。
在基板211上，设置有比基板212的外形更向外周伸出的基板伸出部211T。在该基板伸出部211T的内面上，形成有从2块基板211和212相对配置的液晶封入区域或者显示区域引出的配线213以及214，它们的前端(顶端)，作为输入端子，被排列在基板伸出部211T的基板端部分上。
配线基板220，具有由聚酯树脂、聚酰亚胺树脂等的绝缘树脂构成的基材、由铜等的导电体构成的配线图案(布线图形)。该配线基板220，优选地作为把上述基材形成为50μm～1mm左右厚度的柔性配线基板(具有可挠性以及弹性的基板)来构成。是因为在这种情况下，具有后述的结构，在用后述的方法形成的导电接合部上容易使安装时的加压力集中，可以实现更可靠，并且更均匀的导电接合部的导电连接状态。在该配线图案中，包含，被导电连接在与上述液晶面板210的上述输入端子导电连接的面板侧连接部220A上的面板侧配线端子221；被导电连接在与电子设备内的另一电路基板等连接的设备侧连接部220B上的设备侧的配线端子225。在本实施方式中，配线端子221、225，使用铜、铝等的金属或者在各种金属的表面的至少应和电极231、235接合的部分上被覆形成由铜、镍、铝等构成的表面导电层的端子等。进而，当配线间距为50μm或以下，特别是在20～40μm左右时，优选地配线端子的宽度是约10～20μm，典型的是约15μm。另外，配线端子的高度优选地是约8～12μm左右。
半导体器件230，具有排列多个的块形电极等的电极231、235。该电极231、235，使用在金、铝、焊料、Ag-Sn和合金等的金属，或者，在金属的表面上被覆形成由金、铝、焊料、Ag-Sn合金等构成的表面导电层的电极。电极231、235的至少表面部分，优选地由此上述配线端子221、225的至少顶部附近柔软的材料形成。例如，如果配线端子的顶部附近由铜形成，则电极的表面部分用金或者铝等构成。进而，当电极间距为50μm或以下，例如为20～40μm左右时，电极231、235的宽度优选地是约20～30μm，典型的是约25μm。另外，电极231、235的高度优选地是约15～20μm。半导体器件230，通过各向异性导电膜233被安装在配线基板220上，使得电极235与配线端子225导电连接。
图2是展示相对上述液晶装置200，从配线基板220的背面一侧，看被安装在基板上的半导体器件230的状况的透视图。如图2所示，配线端子221、225都向图示上下方向延伸，其前端(顶端)，越过电极231、235配置在其前方。配线基板220的配线端子221、225的宽度(在图示左右方向看的宽度)，比半导体器件230的宽度(图示左右方向看的宽度)形成得小。
在此，至少被导电连接在半导体器件230的电极231、235上的全部的配线端子221、225的宽度，实质地被形成为具有相同的值。因而，在被设置在半导体器件230上的多个电极231、235被压接在配线端子221、225上时，因为从各配线端子受到的反作用力大致相同，所以不发生所谓的不全面接触状态，或者，即使发生该状态，其程度也比在配线端子的宽度上有偏差的情况缓和，因此，在各导电接合部上施加大致均匀的压力形成大致相同的接合状态，作为全体降低导电连接不良。
图3是放大展示上述配线基板220和半导体器件230的导电连接结构的放大局部剖面图。如该图3所示，在本实施方式中，配线端子221、225，具备向着电极231、235宽度减少的断面形状。例如，在图示例子中，配线端子221、225的断面形状为梯形。该断面形状，只要向着电极(即向着图示上方)宽度减小即可，可以形成为三角形、半圆形、半椭圆形、半长圆形、越向上方宽度越小的台阶形状等的各种形状。这样当配线端子221、225具有向着电极宽度减少的断面形状的情况下，配线端子的顶部的宽度W1d，比配线端子的根基部(在配线基板220的表面上的部分)的宽度W1p还小。这种情况下，只要将配线端子的顶部的宽度W1d形成得比电极231、235的宽度Wb还小即可。
配线端子的宽度W1d(当具有配线端子的宽度向着电极减少的断面形状时)或者W1p(配线端子的宽度是一定的时)，优选地是电极231、235的宽度Wb的10～60％的范围内。如果下降到该范围以下，则在配线端子和电极的导电接合部中的导电接触面积下降，导电接触状态的稳定性以及可靠性下降。如果上升到上述范围以上，则在后述的配线端子的陷入变得困难的同时，在加压时电极的整体形状容易走样，导电接合部的结构上的稳定性、重现性下降。
在本实施方式中，配线端子221、225的顶部，如陷入电极231、235那样接合。该陷入量Dp，通常被设定为约1μm～约5μm。如果陷入量Dp下降到1μ以下时，容易发生因配线端子221、225以及电极231、235的高度偏差引起的不全面接触等，加压力不均匀，配线端子221、225和电极231、235之间的导电接触状态的可靠性下降。另一方面，如果陷入量Dp超过5μm，则安装时被设为必须的加压力过大，容易发生对半导体器件230不可忽视的损害。
在本实施方式中，如图1所示，用在配线基板220的表面上一边通过各向异性导电膜233将半导体器件230对基板220加压一边加热配线基板220和半导体器件230之间的方法进行安装。实际上，用加压加热头(ヘツド)加热半导体器件230，通过其传导热加热各向异性导电膜233。各向异性导电膜233，是在由热可塑性树脂或者热固化性树脂构成的绝缘性的基材中分散微细的导电粒子233a。作为导电粒子233a，可以使用由Ni等的金属构成的粒子、在由合成树脂构成的粒子的表面形成Ni电镀等的导电层的粒子等。导电粒子233a的粒子直径，如果不妨碍由配线端子和电极的陷入引起的接合部的稳定性以及可靠性则没有特别限定，但优选地是在0.1～5.0μm的范围内。如果导电粒子233a的粒子直径下降到上述范围以下，则采用导电粒子的陷入引起的效果或者锚接效果下降，如果超过上述范围，则配线端子和电极的导电接合部的接触面积反倒减少，导电接合部的稳定性以及可靠性下降。
在本实施方式中，例如，用未图示的加压加热头把握半导体器件230，经由各向异性导电膜233把半导体器件230压接在配线基板220的表面。而后，一边加热一边以规定的压力将半导体器件230对配线基板220加压。由此，各向异性导电膜233的基材暂时软化，配线端子221、225和电极231、235以导电粒子233a介于中间成为导电接触的状态。这一点和以往的安装方法一样，但在本实施方式的情况下，在将配线端子221、225的宽度形成得比电极231、235的宽度小的同时，因为将配线端子221、225相对电极231、235用比以往稍高的压力(通常是1.2倍～1.5倍)加压，所以如上所述配线端子221、225的顶部，陷入电极231、235的表面，设定上述的陷入量Dp。
这时，由于导电粒子233a存在，因而导电粒子233a，成为陷入电极231、235表面的状态。该导电粒子233a，因为由比电极231、235表面部分硬度高的材料构成，所以容易陷入电极231、235的表面，通过该锚接效果半导体器件230的接合强度(或者剥离强度：脱落强度)被增强。进而，在本实施方式中，虽然导电粒子233a具有和配线端子221、225的顶部相同的硬度，但也可以由具有比配线端子221、225的顶部硬度高的材料构成导电粒子233a。这种情况下，导电粒子233a也陷入配线端子221、225。
各向异性导电膜233的基材，如上所述由于安装时的加热(热固化树脂的情况下)，或者，由于加热后的冷却(热可塑性树脂的情况)进行固化，粘接配线基板220和半导体器件230。该基材具有作为粘接剂的功能，起到保持配线端子221、225和电极231、235之间的导电接合状态的效果。在本实施方式中，如图所示，由于各向异性导电膜233的基材在安装时暂时软化，成为埋尽配线基板220和电极230之间空间的结构。
图4是展示上述安装工序前的半导体器件230的电极231、235的结构的放大剖面图。在本实施方式的半导体器件230中，电极231、235具备大致平坦的表面。通过这样设置具有平坦表面的电极，在配线端子221、225陷入电极231、235的表面的同时，即使在配线端子221、225以及电极231、235上存在一些形状的、高度的偏差，也可以降低导电接触状态(接触面积的大小、陷入量的多少)的偏差。在此，作为电极231、235，如图示例子所示可以用均匀的材料构成，但通过在表面上形成由不同的材料构成的表面导电层，在设置成由配线端子容易陷入表面导电层的柔软的金属构成等的，对配线端子221、225(在图4中未图示)具有良好的特性的同时，可以防止由于安装时的加压力引起的电极整体形状的走样。另外，即使表面导电层的材料是金等的高价材料，因为可以降低其使用量，所以可以降低制造成本。
图5是展示和上述实施方式不同的安装工序前的半导体器件230’的电极结构的图示。该半导体器件230’，其构成是在半导体器件230’的半导体层的表面上形成电极焊盘(パツド)230a’，在该电极焊盘230a’的表面上，接合用于构成突起电极的电极231’、235’。通过设置成这样的构成，因为可以用相对半导体器件230’的半导体层导电连接性良好的材料形成电极焊盘230a’，用相对和配线端子221、225(图5中未图示)的导电接合具有良好特性的材料形成电极231’、235’，所以可以实现更良好的导电连接状态。
进而，图5所示的电极231’、235’，具备具有近似半圆形的凸曲面形状的表面的断面形状，但是当制造这样的形状的电极时，不需要为正确形成电极形状而费力，具有可以用印刷、焊接低熔点金属等的方法以比较低的成本形成的优点。
图6是展示和上述实施方式不同的安装工序前的半导体器件230”的电极结构的图示。该半导体器件230”，在宽度方向上选择2处形成与半导体层导电接触的电极焊盘230a”，在这些电极焊盘230a”上，形成电极231”、235”使得把2处电极焊盘230a都覆盖起来。上述电极焊盘230a”通过使用通常的光刻法等的图案形成技术可以很容易地形成。
如果上述那样地构成，则电极231”、235”，反映由下层电极焊盘230a”构成的凹凸结构，具备在其宽度方向上具有凹凸形状的表面。即，在电极231”、235”的表面，在其宽度方向的中央部上形成凹部231d”、235d”。该凹部231d”、235d”，例如，通过使上述导电焊盘230a”之间的间隙和配线端子的宽度大致相等，以与配线端子221、225(图6中未图示)的宽度对应的尺寸构成。因而，由于存在该凹部231d”、235d”，其结果具有可以降低用于得到图3所示的配线端子221、225的陷入状态(上述陷入量Dp)的加压力的优点。这样可以降低加压力，可以进一步降低半导体器件230”的损伤，并提高产品的成品率。
图7(a)是展示本实施方式的配线端子221、225的前端部附近的形状的立体图，图7(b)是展示其变形例的立体图。本实施方式的配线端子221、225，如上所述被构成为断面梯形(可以是三角形，半圆形，带阶梯的形状等)，但配线端子221、225的前端部附近，越接近前端，其断面形状越走样，宽度也减少。这是因为包含配线端子221、225的配线图案通过使用了光刻法等的图案形成技术形成，所以在图案形成用的掩膜的前端部分上容易产生侧向腐蚀的缘故。因而，在本实施方式中，如图7(a)所示，配线端子221、225在其前端部(长度Lp)不与电极221、225接合那样，将配线端子221、225形成为超过和电极231、235的接合部分延伸到其前面。由此，因为可以防止与电极231、235接合的配线端子221、225的前端部分的断面形状的走形、宽度的减少，所以可以降低导电连接状态的偏差。另外，由此，还具有可以增加相对配线端子221、225和电极231、235之间的配线端子221、225的延伸的方向位置偏离的容许范围(容限)的优点。
进而，如上所述为了把配线端子形成为具有向着电极宽度减少的断面形状，例如，在形成配线图案后，只要对上述配线端子实施短时间的蚀刻除去顶部的角部即可。另外，在最初的图案形成时把配线端子形成宽幅(宽度宽)，可以列举在其后的图案形成时在形成窄幅(宽度窄)的掩膜的状态下进行短时间的蚀刻的方法，和在宽幅的配线层之上进一步堆积窄幅的导电层的方法等。
图7(b)所示的配线端子221’、225’展示在上述图5中，其断面形状为大致半圆形。即使在该配线端子221’、225的情况下，也和上述完全一样，因为越接近前端越会产生断面形状的走样、宽度的减少，所以和上述一样进行图案形成，使得超过电极延伸。另外，这样的断面形状的配线端子也可以用和上述相同的方法形成。
如上所述，产生断面形状的走形、宽度减少的前端部的长度Lp因图案形成技术而不同，但例如，在使用通常的紫外线等的光刻法中是1μm～5μm左右。因而，优选地，把超过配线端子的电极延伸的部分的长度，平均设定为5～10μm左右。
在以上说明的实施方式中，使配线端子的宽度比电极的宽度还小，把导电连接结构设置成配线端子陷入电极的结构，但与之相反，也可以使电极的宽度比配线端子的宽度小，将导电接合部设为电极陷入配线端子的结构。在该情况下，优选地，电极的表面部分由比配线端子的表面部分柔软的材料构成。
以下，说明把包含上述液晶装置200的电光装置作为电子设备的显示装置使用时的实施方式。图8是展示本实施方式的整体结构的概略结构图。这里所示的电子设备，具有和上述一样的液晶装置200、和控制它的控制装置1200。在此，液晶装置200，如上所述，具有液晶面板210、配线基板220、半导体器件230。
另外，控制装置1200具有：显示信息输出源1210、显示处理电路1220、电源电路1230、定时发生器1240。
显示信息输出源1210具备：由ROM(Read Only Memory)、RAM(Random Access Memory)等构成的存储器；由磁记录盘、光记录盘等构成的存储单元；调谐输出数字图像信号的调谐电路；被构成为根据由定时发生器1240生成的各种时钟信号，以规定格式的图像信号等形式把显示信息提供给显示信息处理电路1220。
显示信息处理电路1220，具备串行-并行变换电路、放大·反转电路、旋转电路、伽马(ガンマ)校正电路、钳位电路等公知的各种电路，执行输入的显示信息的处理，把该图像信息和时钟信号CLK一同经由配线基板220提供给半导体器件230。半导体器件230，包含扫描驱动电路、数据线驱动电路以及检查电路。另外，电源电路1230，向上述各构成要素分别提供规定的电压。
图9展示作为本发明的电子设备的一实施方式的便携电话。该便携电话2000，在壳体2010内部配置有电路基板2001，对该电路基板2001安装上述的液晶装置200。在壳体2010的前面排列有操作按键2020，另外，安装天线2030使得可以从一端部自如出入。在受话部2040内部配置有扬声器，在送话部2050内部内置有麦克风。
被设置在壳体2010内的液晶装置200，被构成为通过显示窗2060可以看到显示面(上述的液晶封入区域或者显示区域)。
进而，在上述实施方式中，以各向异性导电膜(ACF)介于中间把半导体器件安装在配线基板上，但本发明并不限于这样的构成，还可以用在倒装片安装中使用的各种安装方法，例如采用焊料、无铅焊料(Ag-Sn等)的接合、Au之间的热压接、采用超声波振动的接合等各种的金属接合方式、导电性树脂接合方式、各向异性导电性膏(ACP)接合方式、NCF(NonConductive Film)接合方式、NCP(Non Conductive Paste)接合方式等的绝缘树脂接合方式等，各种接合方法。
另外，本发明的电光装置以及电子设备，并不限于上述的图示例子，当然在不脱离本发明的主旨的范围内可以施加各种变更。例如，作为在上述各实施方式中展示的液晶面板，还可以适用于单纯矩阵型的无源矩阵型的液晶装置、使用了TFT(薄膜晶体管)、TFD(薄膜二极管)等的有源(アクテイブ)元件的有源矩阵方式的液晶装置。
在上述的实施方式中，作为电光装置，说明了适用在液晶装置中的情况，但本发明并不限于此，也可以适用于场致发光装置、特别是有机场致发光装置、无机场致发光装置等，和等离子显示装置、FED(场致发射显示器)装置、表面传导电子发射源显示器(Surface-ConductionElectron-Emitter Display)装置、LED(发光二极管)显示装置、电泳显示装置、薄型的阴极射线管、使用液晶光闸(shutter)等的小型电视、使用数字微反射镜器件(DMD)的装置等的各种电光装置。
以上，如果如上所述采用本发明，则即使配线数以及电极数增大，配线间隔、电极间隔窄小化，也可以提高在半导体器件的安装结构中的导电接合部的可靠性。

Claims (15)

1. 一种半导体器件的安装方法，是把具备电极的半导体器件安装在具备配线端子的基板上并在接合部分将上述电极和上述配线端子接合的安装方法，其特征在于：
将上述配线端子的宽度在上述电极的宽度的10～60％的范围内形成得比上述电极的宽度窄；
在上述接合部分使得上述配线端子成为陷入上述电极的表面1μm～5μm的状态。
2.根据权利要求1所述的半导体器件的安装方法，其特征在于：
上述配线端子由比上述电极硬度高的材料构成。
3.根据权利要求1所述的半导体器件的安装方法，其特征在于：使微小的导电粒子介于上述电极和上述配线端子之间，将上述半导体器件和上述基板加压。
4.根据权利要求1所述的半导体器件的安装方法，其特征在于：在上述半导体器件和上述基板之间配置粘接剂，在加压状态下使其固化。
5.根据权利要求1所述的半导体器件的安装方法，其特征在于：上述配线端子，顶端部的宽度比与上述接合部分对应的部分的宽度窄并且上述顶端部越过上述接合部分设置。
6.一种半导体器件的安装结构，是包含具备电极的半导体器件、和具备与上述电极在接合部分接合并导电连接的配线端子的基板的半导体的安装结构，其特征在于：
上述配线端子的宽度在上述电极的宽度的10～60％的范围内被形成得比上述电极的宽度窄；
被构成为在上述接合部分上述配线端子陷入上述电极的表面1μm～5μm的状态。
7.根据权利要求6所述的半导体器件的安装结构，其特征在于：上述配线端子的断面形状是向着上述电极宽度缩小的形状。
8.根据权利要求6所述的半导体器件的安装结构，其特征在于：上述配线端子由比上述电极硬度高的材料构成。
9.根据权利要求6所述的半导体器件的安装结构，其特征在于：上述配线端子，顶端部的宽度比与上述接合部分对应的部分的宽度窄并且上述顶端部越过上述接合部分设置。
10.一种电光装置，是包含保持电光物质的电光面板、具有与上述电光面板导电连接的配线端子的配线基板、具有与上述配线端子在接合部分接合并导电连接的电极的半导体器件的电光装置，其特征在于：
上述配线端子的宽度在上述电极的宽度的10～60％的范围内被形成得比上述电极的宽度窄；
被构成为在上述接合部分上述配线端子陷入上述电极的表面1μm～5μm的状态。
11.根据权利要求10所述的电光装置，其特征在于：上述配线端子，顶端部的宽度比与上述接合部分对应的部分的宽度窄并且上述顶端部越过上述接合部分设置。
12.一种电子设备，其特征在于：具有根据权利要求6所述的半导体器件的安装结构。
13.一种电子设备，其特征在于：具有根据权利要求10所述的电光装置，和控制该电光装置的控制装置。
14.一种电光装置的制造方法，是包含保持电光物质的电光面板、具有与上述电光面板导电连接的配线端子的配线基板、具有与上述配线端子导电连接的电极的半导体器件、并且上述电极与上述配线端子在接合部分接合的电光装置的制造方法，其特征在于：
将上述配线端子的宽度在上述电极的宽度的10～60％的范围内形成得比上述电极的宽度窄；
在上述接合部分使上述配线端子陷入上述电极的表面1μm～5μm。
15.根据权利要求14所述的电光装置的制造方法，其特征在于：上述配线端子，顶端部的宽度比与上述接合部分对应的部分的宽度窄并且上述顶端部越过上述接合部分设置。
CNB03153919XA 2002-08-21 2003-08-20 半导体器件的安装方法及结构、电光装置及其制造方法 Expired - Lifetime CN1229854C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002240776 2002-08-21
JP240776/2002 2002-08-21
JP197276/2003 2003-07-15
JP2003197276A JP3722137B2 (ja) 2002-08-21 2003-07-15 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器

Publications (2)

Publication Number Publication Date
CN1490646A CN1490646A (zh) 2004-04-21
CN1229854C true CN1229854C (zh) 2005-11-30

Family

ID=31190383

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB03153919XA Expired - Lifetime CN1229854C (zh) 2002-08-21 2003-08-20 半导体器件的安装方法及结构、电光装置及其制造方法
CNU032766777U Expired - Lifetime CN2704863Y (zh) 2002-08-21 2003-08-21 半导体器件的安装结构、电光装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNU032766777U Expired - Lifetime CN2704863Y (zh) 2002-08-21 2003-08-21 半导体器件的安装结构、电光装置及电子设备

Country Status (6)

Country Link
US (1) US7180196B2 (zh)
EP (1) EP1391922A3 (zh)
JP (1) JP3722137B2 (zh)
KR (2) KR100564172B1 (zh)
CN (2) CN1229854C (zh)
TW (1) TWI246131B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833669B2 (ja) 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
KR20060005910A (ko) * 2004-07-14 2006-01-18 (주)아이셀론 에이유 플랫 범프를 이용하는 디스플레이 구동 칩 및아이씨 칩과 플렉서블 기판의 접합 구조 및 방법
JP4749177B2 (ja) * 2006-02-15 2011-08-17 パナソニック株式会社 接続構造体および接続構造体の製造方法
JP2009080361A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd プラズマディスプレイ表示装置
JP5125632B2 (ja) * 2008-03-10 2013-01-23 セイコーエプソン株式会社 実装構造体および電気光学装置
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
WO2016123811A1 (zh) * 2015-02-06 2016-08-11 深圳市柔宇科技有限公司 电容触摸屏及其与柔性电路板的组合
JP6750439B2 (ja) * 2016-09-30 2020-09-02 セイコーエプソン株式会社 電子デバイス、電子デバイス装置、電子機器および移動体
EP3588550A4 (en) * 2017-02-22 2021-01-13 Kyocera Corporation SWITCH SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6049638A (ja) * 1983-08-26 1985-03-18 Sharp Corp 電子部品の構成方法
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
KR950020972A (ko) * 1993-12-21 1995-07-26 쯔지 하루오 전극 단자가 미소 피치를 갖는 경우에도 전극 단자의 고신뢰성 접속을 달성할 수 있는 패널 실장 구조 및 패널 실장 방법
US5457879A (en) * 1994-01-04 1995-10-17 Motorola, Inc. Method of shaping inter-substrate plug and receptacles interconnects
JP3383081B2 (ja) 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JPH09260424A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置およびその製造方法
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
JP3820812B2 (ja) * 1999-08-04 2006-09-13 セイコーエプソン株式会社 Ｉｃチップの実装構造、液晶装置及び電子機器
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates

Also Published As

Publication number Publication date
TWI246131B (en) 2005-12-21
US20040094846A1 (en) 2004-05-20
CN1490646A (zh) 2004-04-21
JP3722137B2 (ja) 2005-11-30
JP2004140331A (ja) 2004-05-13
KR200331933Y1 (ko) 2003-11-01
TW200406857A (en) 2004-05-01
KR100564172B1 (ko) 2006-03-31
EP1391922A3 (en) 2006-04-19
EP1391922A2 (en) 2004-02-25
KR20040018158A (ko) 2004-03-02
US7180196B2 (en) 2007-02-20
CN2704863Y (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
CN100407413C (zh) 电路基板、焊球网格阵列的安装结构和电光装置
TWI258049B (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic apparatus
CN1184683C (zh) 半导体器件和采用半导体器件的液晶模块
CN103140052B (zh) 电子模块
CN1584672A (zh) 电子部件的安装结构、安装方法、电光装置及电子设备
CN1362733A (zh) 半导体装置及其制造方法、电路板以及电子设备
US7193157B2 (en) Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip
CN1229854C (zh) 半导体器件的安装方法及结构、电光装置及其制造方法
CN1681377A (zh) 电子部件装配体的制造方法、电子部件装配体及电光装置
JP5125314B2 (ja) 電子装置
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
JP2009099765A (ja) 電子部品の実装構造
JP4240474B2 (ja) 熱圧着装置および熱圧着方法
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2009105320A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP5358923B2 (ja) 電子部品の実装構造
JP2010205773A (ja) 固体撮像装置およびその製造方法
JP2004047335A (ja) 端子接続構造、及び、これに用いるフレキシブル基板
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP2005093891A (ja) 実装構造体、電気光学装置、電子機器及び実装構造体の製造方法
JP2011146499A (ja) 電子部品の実装構造体、及び電子部品の実装方法
JP2009016633A (ja) 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160602

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: Hongkong, China

Patentee before: BOE Technology (Hongkong) Co.,Ltd.

Effective date of registration: 20160602

Address after: Hongkong, China

Patentee after: BOE Technology (Hongkong) Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term

Granted publication date: 20051130

CX01 Expiry of patent term