JPH09260424A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09260424A JPH09260424A JP6833096A JP6833096A JPH09260424A JP H09260424 A JPH09260424 A JP H09260424A JP 6833096 A JP6833096 A JP 6833096A JP 6833096 A JP6833096 A JP 6833096A JP H09260424 A JPH09260424 A JP H09260424A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connection
- substrate
- wiring board
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、半導体チップとほぼ同等のサイズを
有するチップサイズパッケージにおいて、接続部の信頼
性を向上できるようにすることを最も主要な特徴とす
る。 【解決手段】たとえば、配線基板１１上の接続パッド１
１ａを、半導体チップ１２上のバンプ電極１２ａ内に埋
め込んでなる接続部１３を介して、半導体チップ１２を
配線基板１１上にフェイスダウン接続する。そして、そ
の接続部１３を除く、配線基板１１と半導体チップ１２
との間に、毛細管現象により樹脂を充填後、それを熱硬
化させて樹脂層１４を形成する構成とされている。
有するチップサイズパッケージにおいて、接続部の信頼
性を向上できるようにすることを最も主要な特徴とす
る。 【解決手段】たとえば、配線基板１１上の接続パッド１
１ａを、半導体チップ１２上のバンプ電極１２ａ内に埋
め込んでなる接続部１３を介して、半導体チップ１２を
配線基板１１上にフェイスダウン接続する。そして、そ
の接続部１３を除く、配線基板１１と半導体チップ１２
との間に、毛細管現象により樹脂を充填後、それを熱硬
化させて樹脂層１４を形成する構成とされている。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえば基板上
に半導体チップをフェイスダウン接続してなる半導体装
置およびその製造方法に関するもので、特に、半導体チ
ップとほぼ同等のサイズを有するチップサイズパッケー
ジ（チップスケールパッケージともいう）などに用いら
れるものである。
に半導体チップをフェイスダウン接続してなる半導体装
置およびその製造方法に関するもので、特に、半導体チ
ップとほぼ同等のサイズを有するチップサイズパッケー
ジ（チップスケールパッケージともいう）などに用いら
れるものである。
【０００２】
【従来の技術】近年、車載用テレビや携帯電話などの小
型電子機器の普及にともない、半導体パッケージ製品の
小型化，薄型化に対する要求が強まってきている。図９
は、半導体チップとほぼ同等のサイズを有するチップサ
イズパッケージの概略構成を示すものである。なお、同
図（ａ）はパッケージの斜視図であり、同図（ｂ）は同
じく断面図である。
型電子機器の普及にともない、半導体パッケージ製品の
小型化，薄型化に対する要求が強まってきている。図９
は、半導体チップとほぼ同等のサイズを有するチップサ
イズパッケージの概略構成を示すものである。なお、同
図（ａ）はパッケージの斜視図であり、同図（ｂ）は同
じく断面図である。
【０００３】このパッケージは、配線基板１の一主面に
設けられた接続パッド１ａに半導体チップ２のバンプ電
極２ａが接続され、さらに、配線基板１と半導体チップ
２との間に樹脂層３が充填されてなる構成とされてい
る。
設けられた接続パッド１ａに半導体チップ２のバンプ電
極２ａが接続され、さらに、配線基板１と半導体チップ
２との間に樹脂層３が充填されてなる構成とされてい
る。
【０００４】配線基板１は、その一主面上に配線１ｂが
設けられるとともに、他主面側にスルーホール４を介し
て外部接続用端子５が引き出された構成となっている。
樹脂層３は、配線基板１と半導体チップ２との間におけ
る樹脂の毛細管現象を利用して、配線基板１と半導体チ
ップ２との間に樹脂を流し込み、それを熱硬化させるこ
とによって形成される。
設けられるとともに、他主面側にスルーホール４を介し
て外部接続用端子５が引き出された構成となっている。
樹脂層３は、配線基板１と半導体チップ２との間におけ
る樹脂の毛細管現象を利用して、配線基板１と半導体チ
ップ２との間に樹脂を流し込み、それを熱硬化させるこ
とによって形成される。
【０００５】さて、このような構造のパッケージは、配
線基板１の大きさを半導体チップ２とほぼ同等のサイズ
とし、かつ、プリント回路基板（図示していない）上へ
の実装を外部接続用端子５を用いた表面実装型とするこ
とで、極めて小型に形成できる。
線基板１の大きさを半導体チップ２とほぼ同等のサイズ
とし、かつ、プリント回路基板（図示していない）上へ
の実装を外部接続用端子５を用いた表面実装型とするこ
とで、極めて小型に形成できる。
【０００６】しかしながら、上記したパッケージの場
合、配線基板１の接続パッド１ａと半導体チップ２のバ
ンプ電極２ａとを固相拡散により接続するようになって
いる。このため、相互の接続が不完全な場合、容易にし
て接続が破壊されるという問題があった。
合、配線基板１の接続パッド１ａと半導体チップ２のバ
ンプ電極２ａとを固相拡散により接続するようになって
いる。このため、相互の接続が不完全な場合、容易にし
て接続が破壊されるという問題があった。
【０００７】図１０は、接続パッド１ａとバンプ電極２
ａとの接続部の状態を示すものである。接続パッド１ａ
とバンプ電極２ａとの接続部分には、配線基板１上に半
導体チップ２をマウントする際の加熱や、パッケージを
プリント回路基板上に実装する際のリフローによる熱
で、配線基板１および半導体チップ２が熱膨脹率の違い
により伸縮されることによる熱応力によって、それを剪
断するような力が加わる。
ａとの接続部の状態を示すものである。接続パッド１ａ
とバンプ電極２ａとの接続部分には、配線基板１上に半
導体チップ２をマウントする際の加熱や、パッケージを
プリント回路基板上に実装する際のリフローによる熱
で、配線基板１および半導体チップ２が熱膨脹率の違い
により伸縮されることによる熱応力によって、それを剪
断するような力が加わる。
【０００８】通常、配線基板１の接続パッド１ａと半導
体チップ２のバンプ電極２ａとは、互いに平坦な面を介
して接続される。このため、バンプ電極２ａの高さのば
らつきなどにより、配線基板１上に半導体チップ２をマ
ウントする際の圧力が弱い場所では接続が不完全な状態
でなされることになる。
体チップ２のバンプ電極２ａとは、互いに平坦な面を介
して接続される。このため、バンプ電極２ａの高さのば
らつきなどにより、配線基板１上に半導体チップ２をマ
ウントする際の圧力が弱い場所では接続が不完全な状態
でなされることになる。
【０００９】接続が不完全であると、配線基板１および
半導体チップ２の伸縮にともなう横方向の力によって接
続パッド１ａとバンプ電極２ａとが互いにずれ、場合に
よっては接続パッド１ａとバンプ電極２ａとの間が完全
に離れて、電気的にオープンな状態（非接続状態）にな
るという不具合があった。
半導体チップ２の伸縮にともなう横方向の力によって接
続パッド１ａとバンプ電極２ａとが互いにずれ、場合に
よっては接続パッド１ａとバンプ電極２ａとの間が完全
に離れて、電気的にオープンな状態（非接続状態）にな
るという不具合があった。
【００１０】
【発明が解決しようとする課題】上記したように、従来
においては、配線基板の接続パッドと半導体チップのバ
ンプ電極とを互いに平坦な面で接続するようにしている
ため、横方向の力に対してもろく、相互の接続が不完全
な場合、接続パッドとバンプ電極との間が完全に離れ
て、電気的にオープンな状態になるという不具合があっ
た。そこで、この発明は、接続部が破壊されるのを防止
でき、信頼性を向上することが可能な半導体装置および
その製造方法を提供することを目的としている。
においては、配線基板の接続パッドと半導体チップのバ
ンプ電極とを互いに平坦な面で接続するようにしている
ため、横方向の力に対してもろく、相互の接続が不完全
な場合、接続パッドとバンプ電極との間が完全に離れ
て、電気的にオープンな状態になるという不具合があっ
た。そこで、この発明は、接続部が破壊されるのを防止
でき、信頼性を向上することが可能な半導体装置および
その製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、端子を有する
基板と、電極が設けられた半導体チップと、この半導体
チップの電極または前記基板の端子のいずれか一方に、
前記基板の端子または前記半導体チップの電極のいずれ
か他方を埋め込んでなる接続部とから構成されている。
めに、この発明の半導体装置にあっては、端子を有する
基板と、電極が設けられた半導体チップと、この半導体
チップの電極または前記基板の端子のいずれか一方に、
前記基板の端子または前記半導体チップの電極のいずれ
か他方を埋め込んでなる接続部とから構成されている。
【００１２】また、この発明の半導体装置の製造方法に
あっては、半導体チップの電極または基板の端子のいず
れか一方に、基板の端子または半導体チップの電極のい
ずれか他方を埋め込んで、前記基板および前記半導体チ
ップの相互を接続するようになっている。
あっては、半導体チップの電極または基板の端子のいず
れか一方に、基板の端子または半導体チップの電極のい
ずれか他方を埋め込んで、前記基板および前記半導体チ
ップの相互を接続するようになっている。
【００１３】この発明の半導体装置およびその製造方法
によれば、半導体チップの電極と基板の端子とを互いに
平坦な面で接続するよりも、相互の接続をより強固に維
持できるようになる。これにより、横方向の力に対して
も強く、基板および半導体チップの伸縮による熱応力に
よって、端子と電極との間が電気的にオープンな状態に
なるのを防ぐことが可能となるものである。
によれば、半導体チップの電極と基板の端子とを互いに
平坦な面で接続するよりも、相互の接続をより強固に維
持できるようになる。これにより、横方向の力に対して
も強く、基板および半導体チップの伸縮による熱応力に
よって、端子と電極との間が電気的にオープンな状態に
なるのを防ぐことが可能となるものである。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
一形態にかかる、チップサイズパッケージの概略構成を
示すものである。なお、同図（ａ）はチップサイズパッ
ケージの斜視図、同図（ｂ）は同じく断面図である。
いて図面を参照して説明する。図１は、本発明の実施の
一形態にかかる、チップサイズパッケージの概略構成を
示すものである。なお、同図（ａ）はチップサイズパッ
ケージの斜視図、同図（ｂ）は同じく断面図である。
【００１５】このチップサイズパッケージは、たとえ
ば、配線基板１１の一主面に設けられた端子としての接
続パッド１１ａを、半導体チップ１２のバンプ電極１２
ａ内に埋め込んでなる接続部１３を介して、上記半導体
チップ１２が上記配線基板１１上にフェイスダウン接続
されてなるとともに、上記配線基板１１と上記半導体チ
ップ１２との間に樹脂層１４が充填されてなる構成とさ
れている。
ば、配線基板１１の一主面に設けられた端子としての接
続パッド１１ａを、半導体チップ１２のバンプ電極１２
ａ内に埋め込んでなる接続部１３を介して、上記半導体
チップ１２が上記配線基板１１上にフェイスダウン接続
されてなるとともに、上記配線基板１１と上記半導体チ
ップ１２との間に樹脂層１４が充填されてなる構成とさ
れている。
【００１６】上記配線基板１１は、アルミナや窒化アル
ミなどにより、上記半導体チップ１２のサイズとほぼ同
じ大きさを有して形成されている。また、上記配線基板
１１は、その一主面上に、上記接続パッド１１ａを含む
配線１１ｂが設けられている。この配線１１ｂは、たと
えば、上記配線基板１１の一主面に対して、ほぼ同一平
面（平面性が±１０μｍ程度）をなすように埋設されて
いる。
ミなどにより、上記半導体チップ１２のサイズとほぼ同
じ大きさを有して形成されている。また、上記配線基板
１１は、その一主面上に、上記接続パッド１１ａを含む
配線１１ｂが設けられている。この配線１１ｂは、たと
えば、上記配線基板１１の一主面に対して、ほぼ同一平
面（平面性が±１０μｍ程度）をなすように埋設されて
いる。
【００１７】さらに、上記配線基板１１の他の主面側に
は、スルーホール配線１５を介して導出される平面型の
外部接続用端子１６が露出されている。この外部接続用
端子１６は、上記配線基板１１の他の主面に対して、た
とえば、格子状に配列されている。
は、スルーホール配線１５を介して導出される平面型の
外部接続用端子１６が露出されている。この外部接続用
端子１６は、上記配線基板１１の他の主面に対して、た
とえば、格子状に配列されている。
【００１８】上記接続パッド１１ａは、たとえば図２に
示すように、タングステンやモリブデンを内部導体２１
とし、その内部導体２１の表面上に施されたニッケルメ
ッキ２２、およびこのニッケルメッキ２２を下地とする
金メッキ層２３により形成されている。
示すように、タングステンやモリブデンを内部導体２１
とし、その内部導体２１の表面上に施されたニッケルメ
ッキ２２、およびこのニッケルメッキ２２を下地とする
金メッキ層２３により形成されている。
【００１９】この場合、上記内部導体２１は、配線基板
１１上への印刷後のプレスにより一部が埋設されて、そ
の表面側が配線基板１１の一主面より突出するようにし
て設けられている。
１１上への印刷後のプレスにより一部が埋設されて、そ
の表面側が配線基板１１の一主面より突出するようにし
て設けられている。
【００２０】上記接続パッド１１ａとしては、その突出
部分が、たとえば、一辺が１０μｍ〜５０μｍ程度の範
囲で、高さが５μ〜２５μｍ程度の範囲の、直方形状
（四角柱型）を有して形成されている。
部分が、たとえば、一辺が１０μｍ〜５０μｍ程度の範
囲で、高さが５μ〜２５μｍ程度の範囲の、直方形状
（四角柱型）を有して形成されている。
【００２１】上記半導体チップ１２は、その素子形成面
の外部接続用パッド部（図示していない）上に上記バン
プ電極１２ａが形成されている。このバンプ電極１２ａ
は、上記接続パッド１１ａよりも軟化な導電性物質、た
とえば、金メッキ層によって形成されている。
の外部接続用パッド部（図示していない）上に上記バン
プ電極１２ａが形成されている。このバンプ電極１２ａ
は、上記接続パッド１１ａよりも軟化な導電性物質、た
とえば、金メッキ層によって形成されている。
【００２２】上記バンプ電極１２ａは、たとえば図３に
示すように、上記接続パッド１１ａよりも大きく、一辺
が３０μｍ〜１５０μｍ程度の範囲で、高さが１０μ〜
５０μｍ程度の範囲の、直方形状（四角柱型）を有して
形成されている。
示すように、上記接続パッド１１ａよりも大きく、一辺
が３０μｍ〜１５０μｍ程度の範囲で、高さが１０μ〜
５０μｍ程度の範囲の、直方形状（四角柱型）を有して
形成されている。
【００２３】上記樹脂層１４は、上記配線基板１１と上
記半導体チップ１２との間の隙間（この場合、上記バン
プ電極１２ａの高さとほぼ一致する）に、毛細管現象を
利用して流し込まれてほぼ均一に充填された樹脂を、熱
などにより硬化させることで形成される。
記半導体チップ１２との間の隙間（この場合、上記バン
プ電極１２ａの高さとほぼ一致する）に、毛細管現象を
利用して流し込まれてほぼ均一に充填された樹脂を、熱
などにより硬化させることで形成される。
【００２４】樹脂としては、たとえば、樹脂層１４を形
成した状態で、上記配線基板１１および上記半導体チッ
プ１２の材質の違い（ヤング率や熱膨脹率など）から生
じる内部応力により、上記接続部１３が劣化されるのを
緩和できる性質をもち、かつ、上記配線基板１１と上記
半導体チップ１２との間への充填時に、その隙間内へ入
り込める径のフィラを含む熱硬化性エポキシ樹脂を用い
るのが望ましい。
成した状態で、上記配線基板１１および上記半導体チッ
プ１２の材質の違い（ヤング率や熱膨脹率など）から生
じる内部応力により、上記接続部１３が劣化されるのを
緩和できる性質をもち、かつ、上記配線基板１１と上記
半導体チップ１２との間への充填時に、その隙間内へ入
り込める径のフィラを含む熱硬化性エポキシ樹脂を用い
るのが望ましい。
【００２５】図４は、上記した接続部１３を取り出して
概略的に示すものである。なお、同図（ａ）は接続部１
３の平面図であり、同図（ｂ）は同図（ａ）のVI−VI線
に沿う断面図である。
概略的に示すものである。なお、同図（ａ）は接続部１
３の平面図であり、同図（ｂ）は同図（ａ）のVI−VI線
に沿う断面図である。
【００２６】この場合、バンプ電極１２ａと接続パッド
１１ａとの大きさを、たとえば、バンプ電極１２ａの各
辺が接続パッド１１ａの各辺の約３倍となるように、ま
た、高さが約２倍となるように形成することで、接続時
には、少なくとも接続パッド１１ａの一部がバンプ電極
１２ａ内に埋め込まれる形となる。
１１ａとの大きさを、たとえば、バンプ電極１２ａの各
辺が接続パッド１１ａの各辺の約３倍となるように、ま
た、高さが約２倍となるように形成することで、接続時
には、少なくとも接続パッド１１ａの一部がバンプ電極
１２ａ内に埋め込まれる形となる。
【００２７】これにより、互いに平坦な面で接続してい
る従来よりも、相互をより強固に接続することが可能と
なり、接続パッド１１ａとバンプ電極１２ａとの間が電
気的にオープンな状態になるのを防止できるようにな
る。
る従来よりも、相互をより強固に接続することが可能と
なり、接続パッド１１ａとバンプ電極１２ａとの間が電
気的にオープンな状態になるのを防止できるようにな
る。
【００２８】次に、上記した構成におけるチップサイズ
パッケージの製造プロセスについて説明する。まず、素
子形成面の外部接続用パッド部上にバンプ電極１２ａが
形成されている半導体チップ１２と、一主面上に接続パ
ッド１１ａを含む配線１１ｂが設けられ、かつ、他の主
面側にスルーホール配線１５を介して平面型の外部接続
用端子１６が格子状に配列されている配線基板１１と
を、それぞれ用意する。
パッケージの製造プロセスについて説明する。まず、素
子形成面の外部接続用パッド部上にバンプ電極１２ａが
形成されている半導体チップ１２と、一主面上に接続パ
ッド１１ａを含む配線１１ｂが設けられ、かつ、他の主
面側にスルーホール配線１５を介して平面型の外部接続
用端子１６が格子状に配列されている配線基板１１と
を、それぞれ用意する。
【００２９】そして、フリップチップ用のボンディング
装置を用いて上記半導体チップ１２を真空吸着させ、そ
のバンプ電極１２ａが配線基板１１上の接続パッド１１
ａに対応するように位置合わせした後、半導体チップ１
２に圧力を加えることにより、接続パッド１１ａの少な
くとも一部がバンプ電極１２ａ内に埋め込まれるように
して相互を接続し、接続部１３を形成する。
装置を用いて上記半導体チップ１２を真空吸着させ、そ
のバンプ電極１２ａが配線基板１１上の接続パッド１１
ａに対応するように位置合わせした後、半導体チップ１
２に圧力を加えることにより、接続パッド１１ａの少な
くとも一部がバンプ電極１２ａ内に埋め込まれるように
して相互を接続し、接続部１３を形成する。
【００３０】この場合、接続パッド１１ａは、バンプ電
極１２ａよりも十分に小さくて硬いため、半導体チップ
１２に加えられる圧力により、バンプ電極１２ａ内に確
実に埋設される。
極１２ａよりも十分に小さくて硬いため、半導体チップ
１２に加えられる圧力により、バンプ電極１２ａ内に確
実に埋設される。
【００３１】この後、配線基板１１上に半導体チップ１
２がフェイスダウン接続された状態において、配線基板
１１と半導体チップ１２との間の隙間に樹脂を流し込ん
で充填し、その樹脂を硬化させて樹脂層１４を形成す
る。
２がフェイスダウン接続された状態において、配線基板
１１と半導体チップ１２との間の隙間に樹脂を流し込ん
で充填し、その樹脂を硬化させて樹脂層１４を形成す
る。
【００３２】これにより、図１に示した、半導体チップ
１２とほぼ同等のサイズを有するチップサイズパッケー
ジが完成される。しかも、このパッケージの場合、接続
パッド１１ａの少なくとも一部がバンプ電極１２ａ内に
埋め込まれるようにしてなる接続部１３を介して、配線
基板１１上に半導体チップ１２がフェイスダウン接続さ
れた構成としている。このため、配線基板１１上に半導
体チップ１２をマウントする際の加熱や、パッケージを
プリント回路基板上に実装する際のリフローによる熱
で、接続部１３に熱応力が加わったとしても、相互が剪
断されて電気的にオープンな状態になるようなことはな
い。
１２とほぼ同等のサイズを有するチップサイズパッケー
ジが完成される。しかも、このパッケージの場合、接続
パッド１１ａの少なくとも一部がバンプ電極１２ａ内に
埋め込まれるようにしてなる接続部１３を介して、配線
基板１１上に半導体チップ１２がフェイスダウン接続さ
れた構成としている。このため、配線基板１１上に半導
体チップ１２をマウントする際の加熱や、パッケージを
プリント回路基板上に実装する際のリフローによる熱
で、接続部１３に熱応力が加わったとしても、相互が剪
断されて電気的にオープンな状態になるようなことはな
い。
【００３３】すなわち、配線基板１１および半導体チッ
プ１２が熱によって横方向に伸縮した場合、たとえば図
５に示すように、接続パッド１１ａの上面とバンプ電極
１２ａの下面との接面１３ａに対して熱応力による剪断
応力が加わる。しかし、接続パッド１１ａの側面とバン
プ電極１２ａの側面との接面１３ｂにも互いに圧力が加
えられる状態となり、相互の接続を強固に維持できるも
のである。
プ１２が熱によって横方向に伸縮した場合、たとえば図
５に示すように、接続パッド１１ａの上面とバンプ電極
１２ａの下面との接面１３ａに対して熱応力による剪断
応力が加わる。しかし、接続パッド１１ａの側面とバン
プ電極１２ａの側面との接面１３ｂにも互いに圧力が加
えられる状態となり、相互の接続を強固に維持できるも
のである。
【００３４】上記したように、半導体チップのバンプ電
極と配線基板の接続パッドとを互いに平坦な面で接続す
るよりも、相互の接続をより強固に維持できるようにし
ている。
極と配線基板の接続パッドとを互いに平坦な面で接続す
るよりも、相互の接続をより強固に維持できるようにし
ている。
【００３５】すなわち、接続パッドの少なくとも一部が
バンプ電極に埋め込まれるようにしてなる接続部を介し
て、配線基板上に半導体チップをフェイスダウン接続す
るようにいる。これにより、横方向の力に対しても強
く、配線基板および半導体チップの伸縮による熱応力に
よって、接続パッドとバンプ電極との間が電気的にオー
プンな状態になるのを防ぐことが可能となる。したがっ
て、接続部が破壊されるのを防止でき、信頼性を格段に
向上することが可能となるものである。
バンプ電極に埋め込まれるようにしてなる接続部を介し
て、配線基板上に半導体チップをフェイスダウン接続す
るようにいる。これにより、横方向の力に対しても強
く、配線基板および半導体チップの伸縮による熱応力に
よって、接続パッドとバンプ電極との間が電気的にオー
プンな状態になるのを防ぐことが可能となる。したがっ
て、接続部が破壊されるのを防止でき、信頼性を格段に
向上することが可能となるものである。
【００３６】しかも、歩留まりの向上によって、生産性
および経済性を高めることが可能となる。なお、上記し
た本発明の実施の一形態においては、チップサイズパッ
ケージを例に説明したが、これに限らず、たとえばフェ
イスダウン型に実装される各種の半導体装置に適用可能
である。
および経済性を高めることが可能となる。なお、上記し
た本発明の実施の一形態においては、チップサイズパッ
ケージを例に説明したが、これに限らず、たとえばフェ
イスダウン型に実装される各種の半導体装置に適用可能
である。
【００３７】また、接続部としては、接続パッドおよび
バンプ電極を互いに直方形状（四角柱型）を有して形成
した場合に限らず、たとえば図６に示すように、接続パ
ッド１１ａおよびバンプ電極１２ａをそれぞれ円柱形状
を有して形成するようにしても良い。
バンプ電極を互いに直方形状（四角柱型）を有して形成
した場合に限らず、たとえば図６に示すように、接続パ
ッド１１ａおよびバンプ電極１２ａをそれぞれ円柱形状
を有して形成するようにしても良い。
【００３８】または、接続パッドおよびバンプ電極のい
ずれか一方を直方形状（四角柱型）を有して形成し、接
続パッドおよびバンプ電極のいずれか他方を円柱形状を
有して形成し、直方形状の接続パッドまたはバンプ電極
と円柱形状の接続パッドまたはバンプ電極とを組み合わ
せて接続部を構成することも可能である。
ずれか一方を直方形状（四角柱型）を有して形成し、接
続パッドおよびバンプ電極のいずれか他方を円柱形状を
有して形成し、直方形状の接続パッドまたはバンプ電極
と円柱形状の接続パッドまたはバンプ電極とを組み合わ
せて接続部を構成することも可能である。
【００３９】また、軟化なバンプ電極内に接続パッドの
硬さを利用して埋め込むようにしたが、たとえば、接続
パッドにバンプ電極を埋め込むための凹部をあらかじめ
形成しておくようにしても良い。この場合、バンプ電極
および接続パッドを同一の剛性を有する材料により形成
することが可能となる。
硬さを利用して埋め込むようにしたが、たとえば、接続
パッドにバンプ電極を埋め込むための凹部をあらかじめ
形成しておくようにしても良い。この場合、バンプ電極
および接続パッドを同一の剛性を有する材料により形成
することが可能となる。
【００４０】いずれの場合においても、接続部は、バン
プ電極に接続パッドを埋め込む場合に限らず、たとえ
ば、接続パッドにバンプ電極を埋め込んでなる構成とす
ることもできる。
プ電極に接続パッドを埋め込む場合に限らず、たとえ
ば、接続パッドにバンプ電極を埋め込んでなる構成とす
ることもできる。
【００４１】さらに、接続部としては、図４に示したよ
うに、接続パッドおよびバンプ電極を直方形状（四角柱
型）を有して形成する場合、または、図６に示したよう
に、互いに円柱形状を有して形成する場合に限らず、た
とえば図７に示すように、接続パッド１１ａとバンプ電
極１２ａとをほぼ同じ大きさの直方形状を有して形成
し、かつ、互いが交差するように配線基板１１上および
半導体チップ１２上に配置するようにしても良い。
うに、接続パッドおよびバンプ電極を直方形状（四角柱
型）を有して形成する場合、または、図６に示したよう
に、互いに円柱形状を有して形成する場合に限らず、た
とえば図７に示すように、接続パッド１１ａとバンプ電
極１２ａとをほぼ同じ大きさの直方形状を有して形成
し、かつ、互いが交差するように配線基板１１上および
半導体チップ１２上に配置するようにしても良い。
【００４２】図８は、配線基板１１を例に、配線基板１
１上への接続パッド１１ａの配置を概略的に示すもので
ある。なお、ここでは、主要部分（たとえば、各辺の中
心）の接続パッド１１ａのみを例示している。
１上への接続パッド１１ａの配置を概略的に示すもので
ある。なお、ここでは、主要部分（たとえば、各辺の中
心）の接続パッド１１ａのみを例示している。
【００４３】同図（ａ）は、たとえば、主要部分の各接
続パッド１１ａを、配線基板１１の中心に対する、接続
パッド１１ａの長手方向の角度θａがそれぞれ９０度と
なるように配置した場合である。
続パッド１１ａを、配線基板１１の中心に対する、接続
パッド１１ａの長手方向の角度θａがそれぞれ９０度と
なるように配置した場合である。
【００４４】この場合、図示していない他の接続パッド
１１ａは、主要部分の各接続パッド１１ａと同様に、配
線基板１１の中心に対する長手方向の角度がそれぞれ９
０度となるように配置しても良いし、配線基板１１の各
辺と平行になるように配置しても良い。
１１ａは、主要部分の各接続パッド１１ａと同様に、配
線基板１１の中心に対する長手方向の角度がそれぞれ９
０度となるように配置しても良いし、配線基板１１の各
辺と平行になるように配置しても良い。
【００４５】なお、半導体チップ１２においては、各バ
ンプ電極１２ａが、上記配線基板１１上の各接続パッド
１１ａのそれぞれと直交する向きに配置される。同図
（ｂ）は、たとえば、主要部分の各接続パッド１１ａ
を、配線基板１１の中心に対する、接続パッド１１ａの
長手方向の角度θｂがそれぞれ４５度となるように配置
した場合である。
ンプ電極１２ａが、上記配線基板１１上の各接続パッド
１１ａのそれぞれと直交する向きに配置される。同図
（ｂ）は、たとえば、主要部分の各接続パッド１１ａ
を、配線基板１１の中心に対する、接続パッド１１ａの
長手方向の角度θｂがそれぞれ４５度となるように配置
した場合である。
【００４６】この場合、図示していない他の接続パッド
１１ａは、主要部分の各接続パッド１１ａと同様に、配
線基板１１の中心に対する長手方向の角度がそれぞれ４
５度となるように配置しても良いし、配線基板１１の各
辺と平行になるように配置しても良い。
１１ａは、主要部分の各接続パッド１１ａと同様に、配
線基板１１の中心に対する長手方向の角度がそれぞれ４
５度となるように配置しても良いし、配線基板１１の各
辺と平行になるように配置しても良い。
【００４７】なお、半導体チップ１２においては、各バ
ンプ電極１２ａが、上記配線基板１１上の各接続パッド
１１ａのそれぞれと直交する向きに配置される。配線基
板１１の中心に対して、接続パッド１１ａの長手方向の
角度θｂがそれぞれ４５度となるように配置した場合、
配線１１ｂを引き出す都合上、接続部１３のピッチを狭
くするのに効果的である。その他、この発明の要旨を変
えない範囲において、種々変形実施可能なことは勿論で
ある。
ンプ電極１２ａが、上記配線基板１１上の各接続パッド
１１ａのそれぞれと直交する向きに配置される。配線基
板１１の中心に対して、接続パッド１１ａの長手方向の
角度θｂがそれぞれ４５度となるように配置した場合、
配線１１ｂを引き出す都合上、接続部１３のピッチを狭
くするのに効果的である。その他、この発明の要旨を変
えない範囲において、種々変形実施可能なことは勿論で
ある。
【００４８】
【発明の効果】以上、詳述したようにこの発明によれ
ば、接続部が破壊されるのを防止でき、信頼性を向上す
ることが可能な半導体装置およびその製造方法を提供で
きる。
ば、接続部が破壊されるのを防止でき、信頼性を向上す
ることが可能な半導体装置およびその製造方法を提供で
きる。
【図１】この発明の実施の一形態にかかる、チップサイ
ズパッケージを概略的に示す構成図。
ズパッケージを概略的に示す構成図。
【図２】同じく、接続パッドの構成を概略的に示す断面
図。
図。
【図３】同じく、バンプ電極の構成を概略的に示す断面
図。
図。
【図４】同じく、接続部の構成を示す概略図。
【図５】同じく、接続部の接続の状態を示す断面図。
【図６】接続部の他の構成例を示す概略図。
【図７】接続部の別の構成例を示す概略図。
【図８】配線基板を例に、接続パッドの配置を概略的に
示す平面図。
示す平面図。
【図９】従来技術とその問題点を説明するために示す、
チップサイズパッケージの概略構成図。
チップサイズパッケージの概略構成図。
【図１０】同じく、接続パッドとバンプ電極との接続部
の状態を概略的に示す断面図。
の状態を概略的に示す断面図。
１１…配線基板、１１ａ…接続パッド、１１ｂ…配線、
１２…半導体チップ、１２ａ…バンプ電極、１３…接続
部、１４…樹脂層、１５…スルーホール配線、１６…外
部接続用端子、２１…内部導体、２２…ニッケルメッ
キ、２３…金メッキ層。
１２…半導体チップ、１２ａ…バンプ電極、１３…接続
部、１４…樹脂層、１５…スルーホール配線、１６…外
部接続用端子、２１…内部導体、２２…ニッケルメッ
キ、２３…金メッキ層。
Claims (8)
- 【請求項１】 端子を有する基板と、 電極が設けられた半導体チップと、 この半導体チップの電極または前記基板の端子のいずれ
か一方に、前記基板の端子または前記半導体チップの電
極のいずれか他方を埋め込んでなる接続部とを具備した
ことを特徴とする半導体装置。 - 【請求項２】 前記基板の端子および前記半導体チップ
の電極は、大きさの異なる直方形状を有してなることを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記基板の端子および前記半導体チップ
の電極は、大きさの異なる円柱形状を有してなることを
特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記基板の端子および前記半導体チップ
の電極は、ほぼ同じ大きさの直方形状を有してなり、か
つ、互いに交差するように配置されていることを特徴と
する請求項１に記載の半導体装置。 - 【請求項５】 半導体チップの電極または基板の端子の
いずれか一方に、基板の端子または半導体チップの電極
のいずれか他方を埋め込んで、前記基板および前記半導
体チップの相互を接続するようにしたことを特徴とする
半導体装置の製造方法。 - 【請求項６】 前記基板の端子および前記半導体チップ
の電極は、大きさの異なる直方形状を有して形成される
ことを特徴とする請求項５に記載の半導体装置の製造方
法。 - 【請求項７】 前記基板の端子および前記半導体チップ
の電極は、大きさの異なる円柱形状を有して形成される
ことを特徴とする請求項５に記載の半導体装置の製造方
法。 - 【請求項８】 前記基板の端子および前記半導体チップ
の電極は、ほぼ同じ大きさの直方形状を有して形成さ
れ、かつ、互いに交差するように配置されていることを
特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6833096A JPH09260424A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6833096A JPH09260424A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260424A true JPH09260424A (ja) | 1997-10-03 |
Family
ID=13370724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6833096A Pending JPH09260424A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260424A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1391922A2 (en) * | 2002-08-21 | 2004-02-25 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
| KR100460048B1 (ko) * | 2002-02-06 | 2004-12-04 | 주식회사 칩팩코리아 | 범프 칩 케리어 패키지 및 그의 제조방법 |
| JP2010258116A (ja) * | 2009-04-23 | 2010-11-11 | Nec Corp | 半導体装置およびその製造方法 |
-
1996
- 1996-03-25 JP JP6833096A patent/JPH09260424A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460048B1 (ko) * | 2002-02-06 | 2004-12-04 | 주식회사 칩팩코리아 | 범프 칩 케리어 패키지 및 그의 제조방법 |
| EP1391922A2 (en) * | 2002-08-21 | 2004-02-25 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
| EP1391922A3 (en) * | 2002-08-21 | 2006-04-19 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
| US7180196B2 (en) | 2002-08-21 | 2007-02-20 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device |
| JP2010258116A (ja) * | 2009-04-23 | 2010-11-11 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297582B2 (en) | BVA interposer | |
| KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| US6221753B1 (en) | Flip chip technique for chip assembly | |
| US7898086B2 (en) | Semiconductor device having a package base with at least one through electrode | |
| KR100263292B1 (ko) | 반도체 패키지 | |
| TWI311348B (en) | Semiconductor device | |
| US6853058B2 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| US8143718B2 (en) | Semiconductor device having stress relaxation sections | |
| KR100365349B1 (ko) | 반도체 장치 | |
| US20060252232A1 (en) | Circuit device and method of manufacturing thereof | |
| JP2002016101A (ja) | 半導体装置及びその製造方法 | |
| US9859257B2 (en) | Flipped die stacks with multiple rows of leadframe interconnects | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP3421548B2 (ja) | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 | |
| JP3165959B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| TWI265608B (en) | Semiconductor package with heat sink | |
| JPH09260424A (ja) | 半導体装置およびその製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| JP2003124257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| US6831361B2 (en) | Flip chip technique for chip assembly | |
| JPH11135537A (ja) | 半導体チップの実装構造および半導体装置 | |
| JP4587573B2 (ja) | 半導体素子実装体および半導体素子実装体の製造方法 | |
| JP2003068922A (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 |