JP2007048858A - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007048858A
JP2007048858A JP2005230274A JP2005230274A JP2007048858A JP 2007048858 A JP2007048858 A JP 2007048858A JP 2005230274 A JP2005230274 A JP 2005230274A JP 2005230274 A JP2005230274 A JP 2005230274A JP 2007048858 A JP2007048858 A JP 2007048858A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor
semiconductor device
sealing resin
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005230274A
Other languages
English (en)
Inventor
Kimihiko Saito
公彦 斎藤
Keiichi Fukuda
恵一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP2005230274A priority Critical patent/JP2007048858A/ja
Publication of JP2007048858A publication Critical patent/JP2007048858A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

【課題】 使用材料の種類や部品点数が増加してコストアップを招くことなく、製造工程数を増加することなく、しかも絶縁基板の熱収縮を小さく保持して接続精度を確保しながら、半導体の放熱効果を高めた半導体装置、および半導体装置の製造方法を提供する。
【解決手段】 可撓性絶縁基板26の表面に、プリント配線技術によって形成した導体パターン30に接続し、フリップチップ実装して絶縁基板上に半導体42を搭載する半導体装置47である。そのような半導体装置において、半導体の搭載位置に絶縁基板の表裏を貫通する貫通孔38をあけ、その貫通孔に注入した高熱伝導性の封止樹脂46を用いて、半導体を封止するとともに、その半導体を、絶縁基板26の裏面に設ける放熱板37に連結し、半導体の熱を放熱板に伝達してその放熱板を介して大気に放熱する。
【選択図】 図1

Description

この発明は、例えば可撓性を有する絶縁基板の表面にプリント配線技術によって導体パターンを形成し、その導体パターンに接続し、好ましくはフリップチップ実装することにより、絶縁基板上に半導体を搭載する半導体装置に関する。および、そのような半導体装置を製造する製造方法に関する。
今日、電子機器の軽薄短小化、高機能化、高密度化がますます進んでいる。例えば、液晶パネルについても、大型化、高精細化、高コントラスト化が進み、それにともない液晶ドライバの多ピン化、ファインピッチ化が進んでいる。このような背景の下、例えば液晶ドライバなどの実装方式として、狭く複雑な空間に実装するのに有利なCOF(chip on film)実装方式が多く採用されている。
図15(A)ないし(E)には、そのようなCOF実装方式を採用する従来の半導体装置の製造工程を示す。
この製造工程では、フィルム状の絶縁基板1の表面に導電体2を有する基材3を用い、まず図15(A)に示すように、両縁に沿ってパーフォレーション4を形成し、次いで導電体2をエッチングすることにより絶縁基板1の表面に同一の導体パターン5を長さ方向に繰り返し形成する。ここで、従来の絶縁基板1には、熱伝導率が0.12〜0.29W/m・K程度と比較的小さいポリイミドを用いていた。それから、(B)に示すように、加熱ステージ6上に載せてボンディングツール7で加熱かつ加圧し、各導体パターン5に接続してフリップチップ実装し、絶縁基板1上に半導体8を搭載する。
次に、図15(C)に示すように、塗布用ノズル9を用いて絶縁基板1の表側から封止樹脂10を塗布し、毛細管現象により注入して絶縁基板1と半導体8との間に充填することにより、(D)に示すように、半導体8を樹脂封止していた。従来は、絶縁基板1の熱伝導率が小さく、封止樹脂10の熱伝導率を大きくしても意味がないので、封止樹脂10の熱伝導率は、0.5W/m・K程度以下のものが一般的であった。その後、(E)に示すように、金型を用いて単位導体パターン5ごとに打ち抜き、半導体装置11を形成していた。
そして、このような半導体装置11を使用するときには、例えば図16に示すように、絶縁基板1の表側を内側として半導体装置11を湾曲し、その導体パターン5の一部端子を接続して液晶パネル12に連結し、他部端子を接続してプリント配線板13に連結するようにして組み付けていた。
ところで、このような半導体装置11では、使用により半導体8が熱を発生する。発生した熱は、直接まわりの空気に放熱し、または接続する導体パターン5や封止樹脂10を介して、もしくはまたさらにそれらに接続する部品を順に介して、まわりの空気に放熱していた。
しかしながら、半導体8は小さいから、直接まわりの空気に放熱する放熱効果はそれほど望めなかった。また、昨今の液晶画面の高密度化や高精細化にともない導体パターン5は細線化されて厚さも薄くなっており、導体パターン5を介しての放熱も悪くなる傾向にある。さらに、上述したとおり、封止樹脂10および絶縁基板1の熱伝導率も小さいから、それらを介しての放熱効果も期待できなかった。
この結果、上述したような従来の半導体装置11では、放熱効果が悪く半導体8の温度が上昇する傾向にあり、半導体8の動作スピードが遅くなったり、半導体8の信頼性が低下したりするなどの問題が発生している。
このような問題を解消すべく、従来の半導体装置の中には、例えば図17に示すように、絶縁基板の半導体搭載位置に多数の貫通孔をあけ、それらの貫通孔を介して半導体の熱を絶縁基板の裏側の放熱板に伝達してその放熱板を介して周囲の空気に放熱するものがある。
すなわち、絶縁基板14の半導体搭載位置に貫通孔として多数のサーマルビアホール15を形成するとともに、その半導体搭載位置に、銀ペーストなどのボンディング剤16を介して半導体17を実装する。半導体17は、絶縁基板14の表面に形成した導体パターン18とワイヤボンディング接続して絶縁基板14上に搭載し、封止樹脂19で樹脂封止してなる。
一方、サーマルビアホール15の内周面には、金属めっきしてめっきスルーホールを形成し、半導体17の熱をボンディング剤16からめっきスルーホールを介して絶縁基板14の裏側に伝達していた。そして、絶縁基板14の裏側に充填材20を介して設ける、放熱板である下パネル21に伝達してその下パネル21の表面から大気中に放熱していた。サーマルビアホール15内には、めっきを行わず、樹脂を充填して穴埋めすることや、銅ペーストなどの高熱伝導性材料を充填することなども提案されている。
特開平9‐55459号公報
ところが、このような従来の半導体装置では、基板単体時にサーマルビアホール15に高熱伝導性材料を充填するものであり、その後に半導体17を実装するときに銀ペーストなどのボンディング剤16を必要とし、またサーマルビアホール15内に充填した高熱伝導性材料の熱を絶縁基板14の裏側で、放熱板である下パネル21に伝達するための充填材20を必要とする。したがって、封止樹脂19とは別にさらにボンディング剤16や充填材20を必要とするから、使用材料の種類が増え、材料コストが増大するとともに、それらの材料を塗布する工程が増加して、製造工程が複雑化する問題があった。また、サーマルビアホール15の内周面に金属めっきを行う場合は、COFテープの実装方式を採用するとき、通常このようなめっきを行う工程を必要としないことから、新たな工程が必要となり、工程数が増加する問題があった。
他方、めっきを行わず、サーマルビアホール15に樹脂を充填したり、銅ペーストなどの高熱伝導性材料を充填したりする場合も、新たな工程が必要となり、同様に工程数が増加してコストアップとなる問題があった。さらには、高熱伝導材料を硬化させるために200〜300℃程度の熱を加える必要があることから、その加熱時に絶縁基板14が熱収縮するおそれがあるなどの問題があった。そして、この熱収縮が大きくなると、例えば図16に示すように液晶パネルやプリント配線板に接続して半導体装置を使用する際に位置ずれを生ずる問題があった。
そこで、この発明の目的は、使用材料の種類や部品点数が増加してコストアップを招くことなく、かつ製造工程数を増加することなく、しかも絶縁基板の熱収縮を小さく保持して接続精度を確保しながら、半導体の放熱効果を高めた半導体装置、および半導体装置の製造方法を提供することにある。
かかる目的を達成すべく、この発明の第1の態様は、例えば可撓性を有する絶縁基板の表面にプリント配線技術によって導体パターンを形成し、その導体パターンに接続して、好ましくはフリップチップ実装し、絶縁基板上に半導体を搭載する半導体装置において、
半導体の搭載位置に絶縁基板の表裏を貫通する貫通孔をあけ、その貫通孔に注入した高熱伝導性の封止樹脂を用いて、半導体を封止するとともに、その半導体を、絶縁基板の裏面に設ける放熱板に連結するものである。
そして、半導体の熱を封止樹脂を用い、貫通孔を通して絶縁基板の裏側の放熱板に伝達し、放熱板を介してまわりの空気に放熱する。
放熱板は、例えば銅、銅合金、アルミニウム、アルミニウム合金などの材料を使用して形成し、接着剤を用いて絶縁基板の裏面に貼着する。接着剤として、前記封止樹脂を用いることもできる。また、この放熱板は、絶縁基板の裏面の導電体をエッチングすることにより形成してもよい。さらには、前記封止樹脂とは別部材ではなく、前記封止樹脂そのもので絶縁基板の裏面に放熱板を形成してもよい。
上述した第2の目的を達成すべく、この発明の第2の態様は、
例えば可撓性を有する絶縁基板の表面に導体パターンをプリント配線技術により形成してから、
半導体搭載位置に絶縁基板の表裏を貫通する貫通孔をあけ、
導体パターンに接続し、好ましくはフリップチップ実装して絶縁基板上に半導体を搭載して後、
貫通孔に高熱伝導性の封止樹脂を注入して半導体を封止するとともに、その半導体を、絶縁基板の裏面に設ける放熱板に連結する、
ことを特徴とする、半導体装置の製造方法である。
この発明によれば、貫通孔に注入した1種類の高熱伝導性の封止樹脂で、半導体を封止するだけでなく、その半導体を放熱板に連結する構成とし、半導体の熱を封止樹脂を用い、貫通孔を通して絶縁基板の裏側の放熱板に伝達し、その放熱板を介して周囲の空気に放熱するので、高熱伝導性の封止樹脂で熱を伝えて大きな放熱板で放熱し、半導体の放熱効果を高めて、温度上昇により半導体の動作スピードが低下したり、半導体の信頼性が低下したりするおそれを解消することができる。
熱伝導材料として、半導体を封止する封止樹脂を用いるから、別途の材料を使用することにより使用材料の種類を増やすことなく、部品点数を増加してコストアップを招くことなく、かつ製造工程数を増加することもない。しかも、高熱伝導材料を硬化させるために150℃で0.5〜1.0時間程度の処理を行うだけでよいから、絶縁基板の熱収縮が大きくなるようなこともなく、液晶パネルや他のプリント配線板などとの接続位置精度を確保しながら、半導体の放熱効果を高めることができる。
絶縁基板の表面の導体パターンに接続してフリップチップ実装し、絶縁基板上に半導体を搭載すると、貫通孔に注入した封止樹脂により半導体と導体パターンの接続部を直ちに被って半導体の樹脂封止を容易とすることができる。また、放熱板を、接着剤を用いて絶縁基板の裏面に貼着すると、絶縁基板に重ねて大型化することなく大きな放熱板を絶縁基板の裏面に貼着することができる。その接着剤として前記封止樹脂を用いると、別途接着剤を準備する必要なく、さらに使用材料の種類を少なくしてコストダウンを図り、かつ製造工程数を少なくすることができる。
そして、放熱板の材質として、銅、銅合金、アルミニウム、アルミニウム合金を使用すると、製作容易にして、高熱伝導率で放熱効果の高い放熱板とすることができる。ちなみに、銅の熱伝導率は395W/m・K程度、銅合金である黄銅の熱伝導率は成分比率により変わるが106W/m・K程度、アルミニウムの熱伝導率は240W/m・K程度、そしてアルミニウム合金の熱伝導率はこれも成分比率により変わるが165W/m・K程度とそれぞれ高い。
放熱板は、この他にも、絶縁基板の裏面の導電体をエッチングすることにより簡単に形成することができるし、封止樹脂自体で形成することにより、独立の放熱板やそれを絶縁基板に貼着する接着剤などを不要とし、さらに部品点数を削減してコストダウンを図り、かつ製造工程数を少なくすることができる。
以下、図面を参照しつつ、この発明の実施の最良形態について説明する。
図1(A)ないし(I)には、COF実装方式を採用するこの発明による半導体装置の製造工程を示す。
この発明による製造工程では、図1(A)に示すような基材25を使用する。基材25は、2層構造で、可撓性を有する長尺プラスチックフィルム製の絶縁基板26の表面に、配線形成用の導電体27をベタに設けてなる。絶縁基板26としては、一般には、厚さが12.5〜50μmのポリイミドを使用する。例えば、宇部興産(株)製の商品名「ユーピレックス」や、東レ・デュポン(株)製の商品名「カプトン」などを用いる。そして、そのような絶縁基板26の片面上に、スパッタ法や電解めっき法を用いて導電体27を形成した、住友金属鉱山(株)製の商品名「エスパーフレックス」などを使用する。
この他にも、基材25としては、導電体27を構成する銅箔にポリイミド前駆体樹脂溶液を塗布して後、乾燥・硬化した、新日鉄化学(株)製の商品名「エスパネックス」などを用いることができる。なお、絶縁基板26としては、上述したポリイミドに代えて、ポリエチレン、ポリエステルなどを用いることもできる。
そして、以上のように形成した基材25には、金型で打ち抜いて、図1(A)に示すように両縁に沿って長さ方向に一定間隔置きにパーフォレーション28を形成する。パーフォレーション28は、後述の説明で用いる図2に示すように、基材25の両縁に左右対応して設ける。
次に、パーフォレーション28を用いて基材25を搬送するとともに順次位置決めしながら、導電体27の表面にフォトレジストを一様に塗布して後、露光してから現像を行う。その後、エッチングすることにより、プリント配線技術を用い、図1(B)に示すように絶縁基板26の表面に単位ごとの同一の導体パターン30を長さ方向に順に繰り返し形成する。そして、エッチング後に不要となったフォトレジストを、アルカリ処理液にて除去する。
それから、図示は省略するが、後述するごとく搭載する半導体との接続目的や、絶縁基板26上の導体パターン30の防錆目的で、導体パターン30の表面にすずめっきや金めっきを行う。このとき、導体パターン30を保護すべく、ソルダーレジストが必要な場合は、導体パターン30上に印刷などにより可撓性に優れたソルダーレジストを塗布する。このソルダーレジスト塗布工程は、めっき工程の前に行ってもよく、また後に行ってもよい。
その後、図1(C)に示すように、基材25を反転して同様にパーフォレーション28を用いて搬送位置決めしながら、100℃〜200℃に加熱された加熱ステージ32上に順にセットする。他方、このとき同時にエポキシ系接着剤33を塗布した金属テープ34を搬送位置決めしながら、金型のダイ35とポンチ36とで打ち抜き、放熱板37を形成する。そして、その放熱板37をポンチ36により基材25の裏面に押し付け、加熱ステージ32の熱で接着剤33を軟化して図1(D)に示すように基材25の裏面に仮圧着する。
図2には、図1(D)の状態における基材25を裏面側から見て示す。この図2に示すとおり、放熱板37は、基材25の裏面に長さ方向に連続して所定間隔置きに仮圧着する。放熱板37は、大きいほど放熱効果も大きくなり好ましいが、後述する基材25を曲げるときに湾曲する領域(図2中aで示す領域)には入り込まないようにする。
さて、この例においては、放熱板37を形成するために用いる金属テープ34は、その材質として、例えば熱伝導率の高い銅を用い、電磁波による熱放射の効率を上げるため、その表面には黒化処理を行っている。
次いで、図1(E)に示すように、基材25を再び反転して元に戻し、パーフォレーション28を用いて搬送するとともに順次位置決めしながら、金型を用いて絶縁基板26および放熱板37を続けて打ち抜いて半導体の搭載位置に、絶縁基材26の表裏を貫通する貫通孔38をあける。図3には、図1(E)の状態における基材25を裏面側から見て示す。貫通孔38は、図示例のような矩形に限らず、円形その他の孔であってもよく、この図3に示すとおり放熱板37をはみ出さない程度に比較的大きな孔を、長さ方向に連続して所定間隔置きに形成する。
それから、図1(F)に示すように、引き続きパーフォレーション28を用いて搬送位置決めしながら、100℃〜150℃に設定された第2の加熱ステージ40上に順次セットする。そして、半導体42の金バンプ43と導体パターン30の端子とを対向して、400℃〜500℃に加熱したボンディングツール44を用いて熱と圧力とを加える。例えば、ボンディングツール44の温度を450℃に設定し、フリップチップボンダーを用いて接続時間1.2秒で処理を行った。これにより、例えば金バンプ43と、すずめっきされた導体パターン30とをAu−Sn共晶接合して導体パターン30に接続し、フリップチップ実装して絶縁基板26上に半導体42を搭載する。
その後、図1(G)に示すように、基材25を再度反転してパーフォレーション28を用いて搬送するとともに順次位置決めしながら、塗布用ノズル45から吐出する封止樹脂46を逐次貫通孔38内に流し込み、毛細管現象により浸透して半導体42と絶縁基板26との間に充填する。それから、放熱板37の上で、貫通孔38のまわりを縁取るように描画する。ここで用いる封止樹脂46は、できるだけ熱伝導性の高いものを用いることが好ましく、例えば熱伝導率が2.5W/m・Kの、日本ペルノックス(株)製の商品名「XM−5941」を用いる。
ところで、この封止樹脂46は、粘度が高いため、常温では毛細管現象により半導体42と絶縁基板26との間に浸透しにくく、途中までしか浸透しない場合もある。しかし、次工程において、150℃で0.5〜1.0時間程度の処理を行うことにより、封止樹脂46の粘度が低くなって半導体42と絶縁基板26間に封止樹脂46を充填し、その後図1(H)に示すように封止樹脂46を熱硬化することができる。エポキシ系接着剤33は、この封止樹脂46を熱硬化するときに、硬化反応が完了するものを用いることが好ましい。これにより、貫通孔38に高熱伝導性の封止樹脂46を注入して半導体42を封止するとともに、その半導体42を、絶縁基板26の裏面に設ける放熱板37に連結する。
それから、図1(I)に示すように、単位導体パターン30ごとに打ち抜いて半導体装置47を形成する。これにより、半導体装置47は、絶縁基板26の表面に形成した導体パターン30に接続してフリップチップ実装し、絶縁基板26上に半導体42を搭載し、その半導体42の搭載位置に絶縁基板26の表裏を貫通する貫通孔38をあけ、その貫通孔38に注入した高熱伝導性の封止樹脂46で、半導体42を封止するとともに、その半導体42を、絶縁基板26の裏面に設ける放熱板37に連結してなる。
そして、この半導体装置47を使用するときには、例えば図4に示すように、絶縁基板26の表側を内側として半導体装置47を湾曲し、その導体パターン30の一部端子を接続して液晶パネル48に連結し、他部端子を接続してプリント配線板49に連結するようにして組み付けてなる。
この発明によれば、上述した図示例のごとく、貫通孔38に注入した1種類の高熱伝導性の封止樹脂46で、半導体42を封止するとともに、その半導体42を放熱板37に連結する構成とし、半導体42の熱を、半導体42を樹脂封止する封止樹脂46を用いて、貫通孔38を通して絶縁基板26の裏側に設ける比較的大きな放熱板37に伝達し、その放熱板37を介して周囲の空気に放熱するので、半導体42の放熱効果を高めて、温度上昇により半導体42の動作スピードが低下したり、半導体42の信頼性が低下したりするおそれを解消することができる。
ここで、封止樹脂46として、日本ペルノックス(株)製の商品名「XM−5941」を用いると、その熱伝導率は2.5W/m・Kであり、放熱板37として、銅を用いると、その熱伝導率は395W/m・Kと高く、絶縁基板として用いるカプトン材の熱伝導率0.12〜0.29W/m・Kに比べると、それぞれ8倍以上、または1300倍以上であるから、封止樹脂を介しての半導体42の放熱効果を大きく高めることができる。
加えて、この発明によれば、上述した図示例のごとく、熱伝導材料として、半導体42を封止する封止樹脂46を用いるから、別途材料を使用することにより使用材料の種類や部品点数を増加してコストアップを招くことなく、かつ製造工程数を増加することなく、しかも高熱伝導材料を硬化させるために150℃で0.5〜1.0時間程度の処理を行うだけでよいから、絶縁基板26の熱収縮が大きくなるようなことなく、液晶パネル48や他のプリント配線板49などとの接続精度を確保しながら、半導体42の放熱効果を高めることができる。
また、上述した図示例では、封止樹脂46を絶縁基板26の裏側から充填し、樹脂を充填する方向が半導体42の中心から外周に向かう方向となるから、絶縁基板26と半導体42間の空気をまわりに押し出すように封止樹脂46を充填することとなり、絶縁基板26と半導体42間に空気を閉じ込めて気泡が残る問題の発生をなくすことができる。そして、絶縁基板26の表面の導体パターン30に接続してフリップチップ実装し、絶縁基板26上に半導体42を搭載するので、貫通孔38に注入した封止樹脂46により半導体42と導体パターン30の接続部を直ちに被い、半導体42の樹脂封止を容易とすることができる。また、放熱板37を、接着剤33を用いて絶縁基板26の裏面に貼着するので、絶縁基板26に沿わせて設け、大型化することなく、大きな放熱板37を絶縁基板26の裏面に貼着することができる。
図5(A)ないし(G)には、この発明による半導体装置のまた別の製造工程を示す。
この例の製造工程では、同様に絶縁基板26とその表面の導電体27とからなる2層構造の基材25を使用し、(A)に示すようにパーフォレーション28を形成し、(B)に示すように導体パターン30を形成する。しかし、続けて図1(C)および(D)に示すように放熱板37を貼着することなく、(C)に示すように貫通孔38をあける。
そして、(D)に示すように半導体42を搭載して後、基材25を反転してパーフォレーション28を用いて搬送するとともに順次位置決めしながら、(E)に示すように塗布用ノズル45から吐出する封止樹脂46を逐次貫通孔38内に流し込み、毛細管現象により浸透して半導体42と絶縁基板26との間に充填し、貫通孔38のまわりを縁取るように描画して封止樹脂46を塗布する。
その後、(F)に示すように、封止樹脂46の上に放熱板37を載せて150℃で0.5〜1.0時間程度の処理を行い、封止樹脂46を熱硬化するとともに、放熱板37を接着固定する。すなわち、接着剤として封止樹脂46を用いて、放熱板37を絶縁基板26の裏面に貼着する。そして、(G)に示すように、単位導体パターン30ごとに打ち抜いて半導体装置47を形成する。
これにより、半導体装置47は、絶縁基板26の表面に形成した導体パターン30に接続して絶縁基板26上に半導体42を搭載し、その半導体42の搭載位置に絶縁基板26の表裏を貫通する貫通孔38をあけ、その貫通孔38に注入した高熱伝導性の封止樹脂46を用い、半導体42を封止するとともに、その半導体42を、絶縁基板26の裏面に設ける放熱板37に連結し、半導体42の熱を封止樹脂46を介して放熱板37に伝達する構成とする。
そして、この半導体装置47を使用するときには、同様に、例えば図6に示すように、絶縁基板26の表側を内側として半導体装置47を湾曲し、その導体パターン30の一部端子を接続して液晶パネル48に連結し、他部端子を接続してプリント配線板49に連結するようにして組み付けてなる。
この例によれば、接着剤として封止樹脂46を用いて、放熱板37を絶縁基板26の裏面に貼着するので、図1に示す例の接着剤33を不要とし、さらに使用材料の種類を少なくしてコストダウンを図り、かつ製造工程数を少なくすることができる。
図7(A)ないし(H)には、この発明による半導体装置の、さらに別の製造工程を示す。
この例の製造工程では、図7(A)に示すような3層構造の基材50を使用する。基材50は、可撓性を有する長尺プラスチックフィルム製の絶縁基板26の表面に配線形成用の導電体27を、裏面に放熱板形成用の導電体51を、ともにスパッタ法や電解めっき法を用いてベタに設けてなる。
そして、そのような基材50には、金型で打ち抜いて、(A)に示すように両縁に沿って長さ方向に一定間隔置きにパーフォレーション28を左右対応して形成する。それから、同様にパーフォレーション28を用いて搬送するとともに順次位置決めしながら、裏面の導電体51にフォトレジストを塗布して後、露光してから現像を行い、表面の導電体27にエッチングレジスト樹脂を塗布する。それから、エッチングを行うことにより、プリント配線技術を用い、(B)に示すように絶縁基板26の裏面に放熱板37を形成する。そして、エッチング後に不要となったフォトレジストおよびエッチングレジスト樹脂を、アルカリ性の液で除去する。
図8には、図7(B)の状態における基材50を裏面側から見て示す。この図8に示すとおり、放熱板37は、基材50の裏面に長さ方向に連続して所定間隔置きに形成する。放熱板37は、大きいほど放熱効果が大きくなり好ましいが、後述する基材50を曲げるときに湾曲する領域(図8中bで示す領域)には入り込まないようにする。
次に、同様にパーフォレーション28を用いて搬送するとともに順次位置決めしながら、絶縁基板26の表面の導電体27にフォトレジストを塗布して後、露光してから現像を行い、裏面の導電体51にエッチングレジスト樹脂を塗布する。そして、エッチングを行うことにより、プリント配線技術を用い、図7(C)に示すように絶縁基板26の表面に単位ごとに同一の導体パターン30を長さ方向に順に繰り返し形成する。そして、エッチング後に不要となったフォトレジストとエッチングレジスト樹脂を、アルカリ処理液にて除去する。
次いで、引き続きパーフォレーション28を用いて基材50を搬送するとともに順次位置決めしながら、図7(D)に示すように、金型を用いて絶縁基板26および放熱板37を続けて打ち抜いて半導体の搭載位置に、絶縁基材26の表裏を貫通する貫通孔38をあける。図9には、図7(D)の状態における基材50を裏面側から見て示す。貫通孔38は、図示例のような矩形に限らず、円形その他の孔であってもよく、この図9に示すとおり放熱板37をはみ出さない程度に比較的大きな孔を、長さ方向に連続して所定間隔置きに形成する。
そして、導体パターン30および放熱板37の表面には、後述するごとき搭載する半導体42との接続目的や、導体パターン30および放熱板37の防錆目的で、図示しないすずめっきや金めっきを行う。このとき、導体パターン30を保護すべく、ソルダーレジストが必要な場合は、導体パターン30上に印刷などにより可撓性に優れたソルダーレジストを塗布する。このソルダーレジスト塗布工程は、めっき工程の前に行っても後に行ってもよい。
それから、再びパーフォレーション28を用いて搬送位置決めしながら、図7(E)に示すように、100℃〜150℃に設定された加熱ステージ40上に順次セットする。そして、半導体42の金バンプ43と導体パターン30の端子とを対向して、400℃〜500℃に加熱したボンディングツール44を用いて熱と圧力とを加える。これにより、例えば金バンプ43と、すずめっきされた導体パターン30とをAu−Sn共晶接合して導体パターン30に接続し、フリップチップ実装して絶縁基板26上に半導体42を搭載する。
その後、基材50を反転してパーフォレーション28を用いて搬送するとともに順次位置決めしながら、図7(F)に示すように、塗布用ノズル45から吐出する封止樹脂46を逐次貫通孔38内に流し込み、毛細管現象により浸透して半導体42と絶縁基板26との間に充填する。それから、放熱板37の上で、貫通孔38のまわりを縁取るように描画して封止樹脂46を塗布する。
次に、150℃で0.5〜1.0時間程度の処理を行い、図7(G)に示すように封止樹脂46を熱硬化する。これにより、貫通孔38に高熱伝導性の封止樹脂46をムラなく注入して半導体42を封止するとともに、その半導体42を、絶縁基板26の裏面に設ける放熱板37に連結し、半導体42の熱を封止樹脂46を介して放熱板37に伝達可能とする。
それから、図7(H)に示すように、単位導体パターン30ごとに打ち抜いて半導体装置47を形成する。これにより、半導体装置47は、絶縁基板26の表面に形成した導体パターン30に接続してフリップチップ実装し、絶縁基板26上に半導体42を搭載し、その半導体42の搭載位置に絶縁基板26の表裏を貫通する貫通孔38をあけ、その貫通孔38に注入した高熱伝導性の封止樹脂46で、半導体42を封止するとともに、その半導体42を、絶縁基板26の裏面に設ける放熱板37に連結してなる。
そして、この半導体装置47を使用するときには、例えば図10に示すように、絶縁基板26の表側を内側として半導体装置47を湾曲し、その導体パターン30の一部端子を接続して液晶パネル48に連結し、他部端子を接続してプリント配線板49に連結するようにして組み付けてなる。
この例によれば、放熱板37を、絶縁基板26の裏面の導電体51をエッチングすることにより簡単に形成することができる。また、放熱板37を絶縁基板26に貼り付ける接着剤を不要とし、使用材料の種類を少なくしてコストダウンを図り、かつ製造工程数を少なくすることができる。
図11(A)ないし(H)には、この発明による半導体装置のまたさらに別の製造工程を示す。
この例の製造工程では、前例の図7の(F)の製造工程において、封止樹脂46を塗布して直後に封止樹脂46の上に第2の放熱板53を載せ、図7(G)の製造工程において、封止樹脂46を熱硬化するとき、その封止樹脂46を用いて絶縁基板26上に第2の放熱板53を接着固定する。すなわち、図11(G)に示すように絶縁基板26の裏面の導電体51をエッチングすることにより放熱板37を形成するとともに、接着剤として封止樹脂46を用いて、第2の放熱板53を絶縁基板26の裏面に貼着する。そして、(H)に示すように、単位導体パターン30ごとに打ち抜いて半導体装置47を形成する。
このようにしても、半導体装置47は、絶縁基板26の表面に形成した導体パターン30に接続して絶縁基板26上に半導体42を搭載し、その半導体42の搭載位置に絶縁基板26の表裏を貫通する貫通孔38をあけ、その貫通孔38に注入した高熱伝導性の封止樹脂46を用い、半導体42を封止するとともに、その半導体42を、絶縁基板26の裏面に設ける放熱板37・53に連結し、半導体42の熱を封止樹脂46を介して2つの放熱板37・53に伝達する構成とすることができる。
そして、この半導体装置47を使用するときにも、例えば図12に示すように、絶縁基板26の表側を内側として半導体装置47を湾曲し、その導体パターン30の一部端子を接続して液晶パネル48に連結し、他部端子を接続してプリント配線板49に連結するようにして組み付けてなる。
この例によれば、絶縁基板26の裏面に放熱板を2段に備え、放熱板37とともに第2の放熱板53を設けるので、放熱面積を広くして放熱効果を高めることができる。なお、図11および図12において、図7ないし図10の構成部分と対応する部分には、同一の符号を付す。
ところで、図1に示す例では、接着剤33を用いて絶縁基板26の裏面に貼着して放熱板37を形成した。図5に示す例では、接着剤として封止樹脂46を利用して絶縁基板26の裏面に貼着して放熱板37を形成した。図7に示す例では、絶縁基板26の裏面の導電体51をエッチングすることにより放熱板37を形成した。そして、図11に示す例では、絶縁基板26の裏面の導電体51をエッチングすることにより放熱板37を形成するとともに、接着剤として封止樹脂46を用いて絶縁基板26の裏面に貼着して第2の放熱板53を形成した。
図13(A)ないし(G)には、この発明による半導体装置のまたさらに別の製造工程を示す。
この例の製造工程では、図5に示す製造工程と同様に絶縁基板26とその表面の導電体27とからなる2層構造の基材25を使用し、(A)に示すようにパーフォレーション28を形成し、(B)に示すように導体パターン30を形成し、(C)に示すように貫通孔38をあける。
それから、(D)に示すように半導体42を搭載して後、(E)に示すように塗布用ノズル45から吐出する封止樹脂46を逐次貫通孔38内に流し込み、毛細管現象により浸透して半導体42と絶縁基板26との間に充填し、貫通孔38のまわりを縁取るように描画して封止樹脂46を塗布する。
しかし、このとき図5に示す製造工程とは相違し、別に用意した放熱板37を接着することなく、封止樹脂46それ自体で放熱板37を形成する。もちろん、ここで用いる封止樹脂46も、できるだけ熱伝導性の高いものを用いることが好ましく、図5に示す製造工程と同様に、例えば熱伝導率が2.5W/m・Kの、日本ペルノックス(株)製の商品名「XM−5941」を用いる。
その後、(F)に示すように、150℃で0.5〜1.0時間程度の処理を行い、封止樹脂46を熱硬化する。そして、(G)に示すように、単位導体パターン30ごとに打ち抜いて半導体装置47を形成する。打ち抜いた半導体装置47を使用するときには、同様に、例えば図14に示すように、絶縁基板26の表側を内側として半導体装置47を湾曲し、その導体パターン30の一部端子を接続して液晶パネル48に連結し、他部端子を接続してプリント配線板49に連結するようにして組み付けてなる。
したがって、この例によれば、放熱板37を封止樹脂46自体で形成することにより、独立の放熱板37やそれを絶縁基板26に貼着する接着剤33などを不要とし、さらに部品点数を削減してコストダウンを図り、かつ製造工程数を少なくすることができる。
(A)ないし(I)には、COF実装方式を採用するこの発明による半導体装置の製造工程図である。 図1(D)の状態における基材の裏面図である。 図1(E)の状態における基材の裏面図である。 図1の製造工程により製造した半導体装置の使用状態図である。 この発明による半導体装置の別の製造工程図である。 図5の製造工程により製造した半導体装置の使用状態図である。 この発明による半導体装置のさらに別の製造工程図である。 図7(B)の状態における基材の裏面図である。 図7(D)の状態における基材の裏面図である。 図7の製造工程により製造した半導体装置の使用状態図である。 この発明による半導体装置のまたさらに別の製造工程図である。 図11の製造工程により製造した半導体装置の使用状態図である。 この発明による半導体装置のまたさらに別の製造工程図である。 図13の製造工程により製造した半導体装置の使用状態図である。 従来の半導体装置の製造工程図である。 その製造工程により製造した従来の半導体装置の使用状態図である。 従来の半導体装置の別の使用状態図である。
符号の説明
26 絶縁基板
30 導体パターン
37 放熱板
38 貫通孔
42 半導体
46 封止樹脂
47 半導体装置
51 導電体
53 第2の放熱板

Claims (8)

  1. 絶縁基板の表面に形成した導体パターンに接続して前記絶縁基板上に半導体を搭載する半導体装置において、
    前記半導体の搭載位置に前記絶縁基板の表裏を貫通する貫通孔をあけ、その貫通孔に注入した高熱伝導性の封止樹脂で、前記半導体を封止するとともに、その半導体を、前記絶縁基板の裏面に設ける放熱板に連結することを特徴とする、半導体装置。
  2. 前記絶縁基板の表面の導体パターンに接続してフリップチップ実装し、前記絶縁基板上に前記半導体を搭載することを特徴とする、請求項1に記載の半導体装置。
  3. 前記放熱板を、接着剤を用いて前記絶縁基板の裏面に貼着することを特徴とする、請求項1または2に記載の半導体装置。
  4. 前記接着剤として前記封止樹脂を用いて、前記放熱板を前記絶縁基板の裏面に貼着することを特徴とする、請求項3に記載の半導体装置。
  5. 前記放熱板を、銅、銅合金、アルミニウム、アルミニウム合金のいずれか1つで形成することを特徴とする、請求項1ないし4のいずれかに記載の半導体装置。
  6. 前記放熱板を、前記絶縁基板の裏面の導電体をエッチングすることにより形成することを特徴とする、請求項1または2に記載の半導体装置。
  7. 前記放熱板を、前記封止樹脂自体で形成することを特徴とする、請求項1または2に記載の半導体装置。
  8. 絶縁基板の表面に導体パターンを形成してから、
    半導体搭載位置に前記絶縁基板の表裏を貫通する貫通孔をあけ、
    前記導体パターンに接続して前記絶縁基板上に半導体を搭載して後、
    前記貫通孔に高熱伝導性の封止樹脂を注入して前記半導体を封止するとともに、その半導体を、前記絶縁基板の裏面に設ける放熱板に連結する、
    ことを特徴とする、半導体装置の製造方法。
JP2005230274A 2005-08-09 2005-08-09 半導体装置、および半導体装置の製造方法 Pending JP2007048858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005230274A JP2007048858A (ja) 2005-08-09 2005-08-09 半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230274A JP2007048858A (ja) 2005-08-09 2005-08-09 半導体装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007048858A true JP2007048858A (ja) 2007-02-22

Family

ID=37851456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230274A Pending JP2007048858A (ja) 2005-08-09 2005-08-09 半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007048858A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080451A (ja) * 2007-09-05 2009-04-16 Toshiba Corp フレキシブル光電気配線及びその製造方法
US7747116B2 (en) 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
JP2011244016A (ja) * 2007-10-03 2011-12-01 Fujikura Ltd モジュールの製造方法
WO2014203384A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 光モジュールおよびコネクタ一体型光モジュール
JP2021118348A (ja) * 2020-01-22 2021-08-10 ▲き▼邦科技股▲分▼有限公司 ヒートシンクの貼付方法及びその貼付装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139129A (ja) * 1994-11-09 1996-05-31 Sony Corp 半導体装置及び半導体装置の製造方法
JPH09120976A (ja) * 1995-10-24 1997-05-06 Seiko Epson Corp 半導体チップの実装方法
JP2000232186A (ja) * 1999-02-09 2000-08-22 Seiko Epson Corp 半導体装置およびその製造方法
JP2003068793A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139129A (ja) * 1994-11-09 1996-05-31 Sony Corp 半導体装置及び半導体装置の製造方法
JPH09120976A (ja) * 1995-10-24 1997-05-06 Seiko Epson Corp 半導体チップの実装方法
JP2000232186A (ja) * 1999-02-09 2000-08-22 Seiko Epson Corp 半導体装置およびその製造方法
JP2003068793A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080451A (ja) * 2007-09-05 2009-04-16 Toshiba Corp フレキシブル光電気配線及びその製造方法
US7747116B2 (en) 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
JP2011244016A (ja) * 2007-10-03 2011-12-01 Fujikura Ltd モジュールの製造方法
WO2014203384A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 光モジュールおよびコネクタ一体型光モジュール
JP2021118348A (ja) * 2020-01-22 2021-08-10 ▲き▼邦科技股▲分▼有限公司 ヒートシンクの貼付方法及びその貼付装置
JP7068391B2 (ja) 2020-01-22 2022-05-16 ▲き▼邦科技股▲分▼有限公司 ヒートシンクの貼付方法及びその貼付装置
US11350518B2 (en) 2020-01-22 2022-05-31 Chipbond Technology Corporation Method of attaching heat sinks to a circuit tape

Similar Documents

Publication Publication Date Title
JP4109707B1 (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
WO2009144960A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR20100109524A (ko) 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
WO1992020097A1 (en) Semiconductor device and manufacturing method therefor
JP2007048858A (ja) 半導体装置、および半導体装置の製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
US11490522B2 (en) Method for manufacturing wiring board or wiring board material
JP2002246542A (ja) パワーモジュール及びその製造方法
JP2008288273A (ja) Cof用配線基板とその製造方法、並びに半導体装置
TW200408025A (en) Semiconductor device and fabrication process thereof
JP2008187131A (ja) 半導体装置、および半導体装置の製造方法
JP2000236060A (ja) 半導体装置
JP4954685B2 (ja) フレキシブルプリント回路板、およびその製造方法
JP2007019078A (ja) フレキシブルプリント配線板、プリント回路板、およびフレキシブルプリント配線板の製造方法
JPH11102938A (ja) Tab用テープキャリア及びその製造方法
JP2010021230A (ja) 電子装置の製造方法
JP3293202B2 (ja) 半導体装置及びその製造方法
JP2011029518A (ja) フレキシブルプリント配線板、半導体装置及びその製造方法
JP5286948B2 (ja) 基板および電子装置の製造方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP2005051012A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JPH0823049A (ja) 半導体パッケージ
JP5164780B2 (ja) 変速制御装置および電子回路封入装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A977 Report on retrieval

Effective date: 20101118

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110322