JP2008187131A - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008187131A
JP2008187131A JP2007021485A JP2007021485A JP2008187131A JP 2008187131 A JP2008187131 A JP 2008187131A JP 2007021485 A JP2007021485 A JP 2007021485A JP 2007021485 A JP2007021485 A JP 2007021485A JP 2008187131 A JP2008187131 A JP 2008187131A
Authority
JP
Japan
Prior art keywords
semiconductor
insulating substrate
heat
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007021485A
Other languages
English (en)
Other versions
JP2008187131A5 (ja
Inventor
Kimihiko Saito
公彦 斎藤
Keiichi Fukuda
恵一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP2007021485A priority Critical patent/JP2008187131A/ja
Publication of JP2008187131A publication Critical patent/JP2008187131A/ja
Publication of JP2008187131A5 publication Critical patent/JP2008187131A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】使用材料の種類や部品点数が増加してコストアップを招くことなく、製造工程数を増加することなく、しかも絶縁基板の熱収縮を小さく保持して接続精度を確保しながら、半導体の放熱効果を高めた半導体装置、および半導体装置の製造方法を提供する。
【解決手段】可撓性絶縁基板26の表面に、プリント配線技術によって形成した導体パターン30に接続し、フリップチップ実装して絶縁基板上に半導体42を搭載する半導体装置47である。そのような半導体装置において、半導体の搭載位置における絶縁基板の裏面に、熱伝導性ペーストを塗布して硬化させることにより放熱体37を形成してなり、半導体の搭載位置に絶縁基板の表裏を貫通する貫通孔38を有し、その貫通孔に注入して、半導体を封止するとともに、その半導体を放熱体に連結する高熱伝導性の封止樹脂46を設けてなる。
【選択図】図1

Description

この発明は、例えば可撓性を有する絶縁基板の表面にプリント配線技術によって導体パターンを形成し、その導体パターンに接続し、好ましくはフリップチップ実装することにより、絶縁基板上に半導体を搭載する半導体装置に関する。および、そのような半導体装置を製造する製造方法に関する。
今日、電子機器の軽薄短小化、高機能化、高密度化がますます進んでいる。例えば、液晶パネルについても、大型化、高精細化、高コントラスト化が進み、それにともない液晶ドライバの多ピン化、ファインピッチ化が進んでいる。このような背景の下、例えば液晶ドライバなどの実装方式として、狭く複雑な空間に実装するのに有利なCOF(chip on film)実装方式が多く採用されている。
図5(A)ないし(E)には、そのようなCOF実装方式を採用する従来の半導体装置の製造工程を示す。
この製造工程では、フィルム状の絶縁基板1の表面に導電体2を有する基材3を用い、まず図5(A)に示すように、両縁に沿ってパーフォレーション4を形成し、次いで導電体2をエッチングすることにより絶縁基板1の表面に同一の導体パターン5を長さ方向に繰り返し形成する。ここで、従来の絶縁基板1には、熱伝導率が0.12〜0.29W/m・K程度と比較的小さいポリイミドを用いていた。そして、導体パターン5を形成後は、(B)に示すように、加熱ステージ6上に載せてボンディングツール7で加熱かつ加圧し、各導体パターン5に接続してフリップチップ実装し、絶縁基板1上に半導体8を搭載する。
次に、図5(C)に示すように、塗布用ノズル9を用いて絶縁基板1の表側から封止樹脂10を塗布し、毛細管現象により注入して絶縁基板1と半導体8との間に充填することにより、(D)に示すように、半導体8を樹脂封止していた。従来は、絶縁基板1の熱伝導率が小さく、封止樹脂10の熱伝導率を大きくしても意味がないので、封止樹脂10の熱伝導率は、0.5W/m・K程度以下のものが一般的であった。樹脂封止後は、(E)に示すように、金型を用いて単位導体パターン5ごとに打ち抜き、半導体装置11を形成していた。
そして、このような半導体装置11を使用するときには、例えば図6に示すように、絶縁基板1の表側を内側として半導体装置11を湾曲し、その導体パターン5の一部端子を接続して液晶パネル12に連結し、他部端子を接続してプリント配線板13に連結するようにして組み付けていた。
ところで、このような半導体装置11では、使用により半導体8が熱を発生する。発生した熱は、直接まわりの空気に放熱し、または接続する導体パターン5や封止樹脂10を介して、もしくはまたさらにそれらに接続する部品を順に介して、まわりの空気に放熱していた。
しかしながら、半導体8は小さいから、直接まわりの空気に放熱する放熱効果はそれほど望めなかった。また、昨今の液晶画面の高密度化や高精細化にともない導体パターン5は細線化されて厚さも薄くなっており、導体パターン5を介しての放熱も悪くなる傾向にある。さらに、上述したとおり、封止樹脂10および絶縁基板1の熱伝導率も小さいから、それらを介しての放熱効果も期待できなかった。
この結果、上述したような従来の半導体装置11では、放熱効果が悪く半導体8の温度が上昇する傾向にあり、半導体8の動作スピードが遅くなったり、半導体8の信頼性が低下したりするなどの問題が発生している。
このような問題を解消すべく、従来の半導体装置の中には、例えば図7に示すように、絶縁基板の半導体搭載位置に多数の貫通孔をあけ、それらの貫通孔を介して半導体の熱を絶縁基板の裏側の放熱体に伝達して、その放熱体を介して周囲の空気に放熱するものがある。
すなわち、絶縁基板14の半導体搭載位置に貫通孔として多数のサーマルビアホール15を形成するとともに、その半導体搭載位置に、銀ペーストなどのボンディング剤16を介して半導体17を実装する。半導体17は、絶縁基板14の表面に形成した導体パターン18とワイヤボンディング接続して絶縁基板14上に搭載し、封止樹脂19で樹脂封止してなる。
一方、サーマルビアホール15の内周面には、金属めっきしてめっきスルーホールを形成し、半導体17の熱をボンディング剤16からめっきスルーホールを介して絶縁基板14の裏側に伝達していた。そして、絶縁基板14の裏側に充填材20を介して設ける、放熱体である下パネル21に伝達してその下パネル21の表面から大気中に放熱していた。サーマルビアホール15内には、めっきを行わず、樹脂を充填して穴埋めすることや、銅ペーストなどの高熱伝導性材料を充填することなども提案されている。
特開平9‐55459号公報
ところが、このような従来の半導体装置では、基板単体時にサーマルビアホール15に高熱伝導性材料を充填するものであり、その後に半導体17を実装するときに銀ペーストなどのボンディング剤16を必要とし、またサーマルビアホール15内に充填した高熱伝導性材料の熱を絶縁基板14の裏側で、放熱体である下パネル21に伝達するための充填材20を必要とする。したがって、封止樹脂19とは別にさらにボンディング剤16や充填材20を必要とするから、使用材料の種類が増え、材料コストが増大するとともに、それらの材料を塗布する工程が増加して、製造工程が複雑化する問題があった。また、サーマルビアホール15の内周面に金属めっきを行う場合は、COFテープの実装方式を採用するとき、通常このようなめっきを行う工程を必要としないことから、新たな工程が必要となり、工程数が増加する問題があった。
他方、めっきを行わず、サーマルビアホール15に樹脂を充填したり、銅ペーストなどの高熱伝導性材料を充填したりする場合も、新たな工程が必要となり、同様に工程数が増加してコストアップとなる問題があった。さらには、高熱伝導材料を硬化させるために200〜300℃程度の熱を加える必要があることから、その加熱時に絶縁基板14が熱収縮するおそれがあるなどの問題があった。そして、この熱収縮が大きくなると、例えば図6に示すように液晶パネルやプリント配線板に接続して半導体装置を使用する際に位置ずれを生ずる問題があった。
そこで、この発明の目的は、使用材料の種類や部品点数が増加してコストアップを招くことなく、かつ製造工程数を増加することなく、しかも絶縁基板の熱収縮を小さく保持して接続精度を確保しながら、半導体の放熱効果を高めた半導体装置、および半導体装置の製造方法を提供することにある。
かかる目的を達成すべく、この発明の第1の態様は、例えば可撓性を有する絶縁基板の表面にプリント配線技術によって導体パターンを形成し、その導体パターンに接続して、好ましくはフリップチップ実装し、絶縁基板上に半導体を搭載する半導体装置において、
半導体の搭載位置における絶縁基板の裏面に、熱伝導性ペーストを塗布して硬化させることにより放熱体を形成してなり、
半導体の搭載位置に絶縁基板の表裏を貫通する貫通孔を有し、
その貫通孔に注入して、半導体を封止するとともに、その半導体を放熱体に連結する高熱伝導性の封止樹脂を設けてなるものである。
そして、半導体の熱を封止樹脂を用い、貫通孔を通して絶縁基板の裏側の放熱体に伝達し、熱伝導性ペーストを塗布して硬化させることにより形成した放熱体を介してまわりの空気に放熱する。
放熱体の熱伝導率は、1.0W/m・K以上とし、体積抵抗率は、10−1Ω・cm以下とすることが好ましい。貫通孔は、大きいほどよいが、放熱体からはみ出さないように設けるとよい。また、封止樹脂の熱伝導率も、放熱体と同様に、1.0W/m・K以上とすることが好ましい。
また、上述した目的を達成すべく、この発明の第2の態様は、
例えば可撓性を有する絶縁基板の表面に導体パターンをプリント配線技術により形成してから、
半導体の搭載位置における絶縁基板の裏面に、熱伝導性ペーストを塗布して硬化させることにより放熱体を形成して後、その放熱体とともに絶縁基板の表裏を貫通する貫通孔をあけ、または逆に半導体の搭載位置に絶縁基板の表裏を貫通する貫通孔をあけて後、半導体の搭載位置における絶縁基板の裏面に、熱伝導性ペーストを塗布して硬化させることにより放熱体を形成し、
導体パターンに接続し、好ましくはフリップチップ実装して絶縁基板上に半導体を搭載して後、
貫通孔に高熱伝導性の封止樹脂を注入して半導体を封止するとともに、その半導体を放熱体に連結する
ことを特徴とする、半導体装置の製造方法である。
この発明によれば、貫通孔に注入した1種類の高熱伝導性の封止樹脂で、半導体を封止するだけでなく、その半導体を放熱体に連結する構成とし、半導体の熱を封止樹脂を用い、貫通孔を通して絶縁基板の裏側の放熱体に伝達し、その放熱体を介して周囲の空気に放熱するので、高熱伝導性の封止樹脂で熱を伝えて大きな放熱体で放熱し、半導体の放熱効果を高めて、温度上昇により半導体の動作スピードが低下したり、半導体の信頼性が低下したりするおそれを解消することができる。
熱伝導材料として、半導体を封止する封止樹脂を用いるから、別途の材料を使用することにより使用材料の種類を増やすことなく、部品点数を増加してコストアップを招くことなく、かつ製造工程数を増加することもない。しかも、高熱伝導材料を硬化させるために150℃で0.5〜1.0時間程度の処理を行うだけでよいから、絶縁基板の熱収縮が大きくなるようなこともなく、液晶パネルや他のプリント配線板などとの接続位置精度を確保しながら、半導体の放熱効果を高めることができる。
そして、熱伝導性ペーストを塗布して硬化させることにより放熱体を形成するので、放熱体の形成が簡単である一方、独立の部品としての放熱体やそれを絶縁基板に貼着する接着剤などを必要とせず、この点からも部品点数を削減してコストダウンを図り、かつ製造工程数を少なくすることができる。
放熱体の熱伝導率を1.0W/m・K以上とし、また封止樹脂の熱伝導率も1.0W/m・K以上とすると、従来の絶縁基板の熱伝導率0.12〜0.29W/m・K程度に比較して約10倍大きくなるから、効率よく熱を伝えて放熱体としての効果を向上することができる。
また、体積抵抗率(電気抵抗率)を10−1Ω・cm以下とすると、電磁シールド効果を高めることができる。放熱体をはみ出さないように貫通孔を設けると、貫通孔の全周で封止樹脂を放電体に接続して半導体の熱を封止樹脂を介して確実に放熱体に逃がすことができる。絶縁基板の表面の導体パターンに接続してフリップチップ実装し、絶縁基板上に半導体を搭載すると、貫通孔に注入した封止樹脂により半導体と導体パターンの接続部を直ちに被って半導体の樹脂封止を容易とすることができる。
以下、図面を参照しつつ、この発明の実施の最良形態について説明する。
図1(A)ないし(H)には、COF実装方式を採用するこの発明による半導体装置の製造工程を示す。
この発明による製造工程では、図1(A)に示すような基材25を使用する。基材25は、2層構造で、可撓性を有する長尺プラスチックフィルム製の絶縁基板26の表面に、配線形成用の導電体27をベタに設けてなる。絶縁基板26としては、一般には、厚さが12.5〜50μmのポリイミドを使用する。例えば、宇部興産(株)製の商品名「ユーピレックス」や、東レ・デュポン(株)製の商品名「カプトン」などを用いる。そして、そのような絶縁基板26の片面上に、スパッタ法や電解めっき法を用いて導電体27を形成した、住友金属鉱山(株)製の商品名「エスパーフレックス」などを使用する。
この他にも、基材25としては、導電体27を構成する銅箔にポリイミド前駆体樹脂溶液を塗布して後、乾燥・硬化した、新日鉄化学(株)製の商品名「エスパネックス」などを用いることができる。なお、絶縁基板26としては、上述したポリイミドに代えて、ポリエチレン、ポリエステルなどを用いることもできる。
そして、以上のように形成した基材25には、金型で打ち抜いて、図1(A)に示すように両縁に沿って長さ方向に一定間隔置きにパーフォレーション28を形成する。パーフォレーション28は、後述の説明で用いる図2に示すように、基材25の両縁に左右対応して設ける。
次に、パーフォレーション28を用いて基材25を搬送するとともに順次位置決めしながら、導電体27の表面にフォトレジストを一様に塗布して後、露光してから現像を行う。その後、エッチングすることにより、プリント配線技術を用い、図1(B)に示すように絶縁基板26の表面に単位ごとの同一の導体パターン30を長さ方向に順に繰り返し形成する。そして、エッチング後に不要となったフォトレジストを、アルカリ処理液にて除去する。
それから、図示は省略するが、後述するごとく搭載する半導体との接続目的や、絶縁基板26上の導体パターン30の防錆目的で、導体パターン30の表面にすずめっきや金めっきを行う。このとき、導体パターン30を保護すべく、ソルダーレジストが必要な場合は、導体パターン30上に印刷などにより可撓性に優れたソルダーレジストを塗布する。このソルダーレジスト塗布工程は、めっき工程の前に行ってもよく、また後に行ってもよい。
その後、図1(B)とは基材25を反転して示す図1(C)のように、同様にパーフォレーション28を用いて搬送位置決めしながら、熱伝導性ペーストを印刷法、ディスペンサー法またはインクジェット法によって塗布して硬化させることにより、放熱体37を層状に形成する。ここで形成する放熱体37は、できるだけ熱伝導性が高く、また体積抵抗率の小さいものを用いることが好ましく、熱伝導率は1.0W/m・K以上、体積抵抗率は10−1Ω・cm以下とする。
例えば、熱伝導率が3.0W/m・K程度、体積抵抗率が1.2×1011Ω・cm程度の、(株)ケミテック製の「E−5116B」を用いる。そして、150℃で60分程度の処理を行い、熱伝導性ペーストを硬化させて、放熱体37を形成する。または、熱伝導性ペーストに、熱伝導率が1.1W/m・K程度、体積抵抗率が2×10−4Ω・cmの、味の素ファインテクノ(株)製の「CA−40」を用い、110℃で40分程度の処理を行い、熱伝導性ペーストを硬化させて、放熱体37を形成する。
ここで、熱伝導性ペーストを塗布する部分の絶縁基板26の表面には、密着を良くするためにプライマー(図示せず)を塗布することが好ましい。密着を良くする別の方法として、プラズマ処理、コロナ放電処理または粗化処理を行ってもよい。
図2には、図1(C)の状態における絶縁基板26を裏面側から見て示す。
この図2に示すとおり、放熱体37は、基材25の裏面に長さ方向に連続して所定間隔置きに形成し、大きいほど放熱効果が大きくなり好ましいが、後述する基材25を曲げるときに湾曲する領域(図2中bで示す領域)には入り込まないようにする。
次いで、(C)に示す状態かあら基材25を再び反転して元に戻して示す図1(D)のように、パーフォレーション28を用いて搬送するとともに順次位置決めしながら、金型を用いて絶縁基板26および放熱体37を続けて打ち抜いて半導体の搭載位置に、放熱体37とともに絶縁基材26の表裏を貫通する貫通孔38をあける。貫通孔38は、放熱体37を形成する前にあけてもよく、貫通孔38をあけた後、熱伝導性ペーストを塗布してから加熱硬化を行って、放熱体37を形成してもよい。
図3には、図1(D)の状態における基材25を裏面側から見て示す。
貫通孔38は、図示例のような矩形に限らず、円形その他の孔であってもよく、この図3に示すとおり放熱体37をはみ出さない程度に比較的大きな孔を、長さ方向に連続して所定間隔置きに形成する。
それから、図1(E)に示すように、引き続きパーフォレーション28を用いて搬送位置決めしながら、100℃〜150℃に設定された第2の加熱ステージ40上に順次セットする。そして、半導体42の金バンプ43と導体パターン30の端子とを対向して、400℃〜500℃に加熱したボンディングツール44を用いて熱と圧力とを加える。例えば、ボンディングツール44の温度を450℃に設定し、フリップチップボンダーを用いて接続時間1.2秒で処理を行った。これにより、例えば金バンプ43と、すずめっきされた導体パターン30とをAu−Sn共晶接合して導体パターン30に接続し、フリップチップ実装して絶縁基板26上に半導体42を搭載する。
その後、(E)に示す状態から基材25を再度反転して示す図1(F)のように、パーフォレーション28を用いて搬送するとともに順次位置決めしながら、塗布用ノズル45から吐出する封止樹脂46を逐次貫通孔38内に流し込み、毛細管現象により浸透して半導体42と絶縁基板26との間に充填する。それから、放熱体37の上で、貫通孔38のまわりを縁取るように描画して封止樹脂46を塗布する。ここで用いる封止樹脂46も、できるだけ熱伝導性の高いものを用いることが好ましく、1.0W/m・K以上とし、例えば熱伝導率が2.5W/m・Kの、日本ペルノックス(株)製の商品名「XM−5941」を用いる。
ところで、この封止樹脂46は、粘度が高いため、常温では毛細管現象により半導体42と絶縁基板26との間に浸透しにくく、途中までしか浸透しない場合もある。しかし、次工程において、150℃で0.5〜1.0時間程度の処理を行うことにより、封止樹脂46の粘度が低くなって半導体42と絶縁基板26間に封止樹脂46を充填し、その後図1(G)に示すように封止樹脂46を熱硬化することができる。
それから、図1(H)に示すように、単位導体パターン30ごとに打ち抜いて半導体装置47を形成する。これにより、半導体装置47は、絶縁基板26の表面に形成した導体パターン30に接続してフリップチップ実装し、絶縁基板26上に半導体42を搭載し、その半導体42の搭載位置に絶縁基板26の表裏を貫通する貫通孔38をあけ、その貫通孔38に注入した高熱伝導性の封止樹脂46で、半導体42を封止するとともに、その半導体42を、絶縁基板26の裏面に設ける放熱体37に連結してなる。
そして、この半導体装置47を使用するときには、例えば図4に示すように、絶縁基板26の表側を内側として半導体装置47を湾曲し、その導体パターン30の一部端子を接続して液晶パネル48に連結し、他部端子を接続してプリント配線板49に連結するようにして組み付けてなる。
この例によれば、上述した図示例のごとく、貫通孔38に注入した1種類の高熱伝導性の封止樹脂46で、半導体42を封止するとともに、その半導体42を放熱体37に連結する構成とし、半導体42の熱を、半導体42を樹脂封止する封止樹脂46を用いて、貫通孔38を通して絶縁基板26の裏側に設ける比較的大きな放熱体37に伝達し、その放熱体37を介して周囲の空気に放熱するので、半導体42の放熱効果を高めて、温度上昇により半導体42の動作スピードが低下したり、半導体42の信頼性が低下したりするおそれを解消することができる。
ここで、封止樹脂46として、日本ペルノックス(株)製の商品名「XM−5941」を用いると、その熱伝導率は2.5W/m・Kであり、放熱体37として、(株)ケミテック製の「E−5116B」を用いると、その熱伝導率は3.0W/m・Kと高く、絶縁基板として用いるカプトン材の熱伝導率0.12〜0.29W/m・Kに比べると、はるかに高いから、封止樹脂46を介して放熱体37からの半導体42の放熱効果を大きく高めることができる。
加えて、この例によれば、上述した図示例のごとく、熱伝導材料として、半導体42を封止する封止樹脂46を用いるから、別途材料を使用することにより使用材料の種類や部品点数を増加してコストアップを招くことなく、かつ製造工程数を増加することなく、しかも高熱伝導材料を硬化させるために150℃で0.5〜1.0時間程度の処理を行うだけでよいから、絶縁基板26の熱収縮が大きくなるようなことなく、液晶パネル48や他のプリント配線板49などとの接続精度を確保しながら、半導体42の放熱効果を高めることができる。
また、上述した図示例では、封止樹脂46を絶縁基板26の裏側から充填し、樹脂を充填する方向が半導体42の中心から外周に向かう方向となるから、絶縁基板26と半導体42間の空気をまわりに押し出すように封止樹脂46を充填することとなり、絶縁基板26と半導体42間に空気を閉じ込めて気泡が残る問題の発生をなくすことができる。そして、絶縁基板26の表面の導体パターン30に接続してフリップチップ実装し、絶縁基板26上に半導体42を搭載するので、貫通孔38に注入した封止樹脂46により半導体42と導体パターン30の接続部を直ちに被い、半導体42の樹脂封止を容易とすることができる。
さらに、熱伝導性ペーストを印刷法、ディスペンサー法またはインクジェット法によって塗布して硬化させることにより放熱体37を形成するので、放熱体37の形成が簡単である一方、独立の部品としての放熱体やそれを絶縁基板に貼着する接着剤などを必要とせず、コストの割高な3層構造の基材を用いることなく、この点からも部品点数を削減してコストダウンを図り、かつ製造工程数を少なくすることができる。
そして、ここで用いる熱伝導性ペーストに、前記味の素ファインテクノ(株)製の「CA−40」のように、体積抵抗率(電気抵抗率)が小さいものを用いることで、電磁シールド効果のある放熱体37を形成することができる。
(A)ないし(H)には、COF実装方式を採用するこの発明による半導体装置の製造工程図である。 図1(C)の状態における基材の裏面図である。 図1(D)の状態における基材の裏面図である。 図1の製造工程により製造した半導体装置の使用状態図である。 従来の半導体装置の製造工程図である。 その製造工程により製造した従来の半導体装置の使用状態図である。 従来の半導体装置の別の使用状態図である。
符号の説明
26 絶縁基板
30 導体パターン
37 放熱体
38 貫通孔
42 半導体
46 封止樹脂
47 半導体装置

Claims (8)

  1. 絶縁基板の表面に形成した導体パターンに接続して前記絶縁基板上に半導体を搭載する半導体装置において、
    前記半導体の搭載位置における前記絶縁基板の裏面に、熱伝導性ペーストを塗布して硬化させることにより放熱体を形成してなり、
    前記半導体の搭載位置に前記絶縁基板の表裏を貫通する貫通孔を有し、
    その貫通孔に注入して、前記半導体を封止するとともに、その半導体を前記放熱体に連結する高熱伝導性の封止樹脂を設けてなることを特徴とする、半導体装置。
  2. 前記放熱体の熱伝導率を1.0W/m・K以上としてなることを特徴とする、請求項1に記載の半導体装置。
  3. 前記放熱体の体積抵抗率を10−1Ω・cm以下としてなることを特徴とする、請求項1または2に記載の半導体装置。
  4. 前記放熱体をはみ出さないように前記貫通孔を設けてなることを特徴とする、請求項1ないし3のいずれか1に記載の半導体装置。
  5. 前記封止樹脂の熱伝導率を1.0W/m・K以上としてなることを特徴とする、請求項1ないし4のいずれか1に記載の半導体装置。
  6. 前記絶縁基板の表面の導体パターンに接続してフリップチップ実装し、前記絶縁基板上に前記半導体を搭載してなることを特徴とする、請求項1ないし5のいずれか1に記載の半導体装置。
  7. 絶縁基板の表面に導体パターンを形成してから、
    半導体の搭載位置における前記絶縁基板の裏面に、熱伝導性ペーストを塗布して硬化させることにより放熱体を形成し、
    その放熱体とともに前記絶縁基板の表裏を貫通する貫通孔をあけ、
    前記導体パターンに接続して前記絶縁基板上に半導体を搭載して後、
    前記貫通孔に高熱伝導性の封止樹脂を注入して前記半導体を封止するとともに、その半導体を前記放熱体に連結する、
    ことを特徴とする、半導体装置の製造方法。
  8. 絶縁基板の表面に導体パターンを形成してから、
    半導体の搭載位置に前記絶縁基板の表裏を貫通する貫通孔をあけ、
    前記半導体の搭載位置における前記絶縁基板の裏面に、熱伝導性ペーストを塗布して硬化させることにより放熱体を形成し、
    前記導体パターンに接続して前記絶縁基板上に半導体を搭載して後、
    前記貫通孔に高熱伝導性の封止樹脂を注入して前記半導体を封止するとともに、その半導体を前記放熱体に連結する、
    ことを特徴とする、半導体装置の製造方法。
JP2007021485A 2007-01-31 2007-01-31 半導体装置、および半導体装置の製造方法 Pending JP2008187131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007021485A JP2008187131A (ja) 2007-01-31 2007-01-31 半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007021485A JP2008187131A (ja) 2007-01-31 2007-01-31 半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008187131A true JP2008187131A (ja) 2008-08-14
JP2008187131A5 JP2008187131A5 (ja) 2010-02-12

Family

ID=39729944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007021485A Pending JP2008187131A (ja) 2007-01-31 2007-01-31 半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008187131A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279469B1 (ko) * 2011-09-02 2013-06-27 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR101670392B1 (ko) * 2015-03-17 2016-10-31 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068793A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
JP2004336020A (ja) * 2003-04-16 2004-11-25 Oki Electric Ind Co Ltd 半導体装置の放熱構造、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068793A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
JP2004336020A (ja) * 2003-04-16 2004-11-25 Oki Electric Ind Co Ltd 半導体装置の放熱構造、及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279469B1 (ko) * 2011-09-02 2013-06-27 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR101670392B1 (ko) * 2015-03-17 2016-10-31 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 방법

Similar Documents

Publication Publication Date Title
JP4109707B1 (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
KR20000057332A (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
KR20100109524A (ko) 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치
JP2009105366A (ja) 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体
JP2007048858A (ja) 半導体装置、および半導体装置の製造方法
TWI234831B (en) Semiconductor device and fabrication process thereof
JP2002246542A (ja) パワーモジュール及びその製造方法
JP2008187131A (ja) 半導体装置、および半導体装置の製造方法
JP4954685B2 (ja) フレキシブルプリント回路板、およびその製造方法
JP2003078250A (ja) 部品内蔵モジュールおよびその製造方法
JP2007019078A (ja) フレキシブルプリント配線板、プリント回路板、およびフレキシブルプリント配線板の製造方法
JP4657840B2 (ja) 半導体装置、およびその製造方法
JP3624512B2 (ja) 電子部品搭載用基板の製造方法
JP3293202B2 (ja) 半導体装置及びその製造方法
JP2011029518A (ja) フレキシブルプリント配線板、半導体装置及びその製造方法
JP2003152288A (ja) フレキシブル基板、回路基板および電子部品実装方法
JP2011166029A (ja) 配線基板、それを用いた電子装置、及び配線基板の製造方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP3694949B2 (ja) 電子部品搭載用基板
JP2014197627A (ja) 半導体パッケージ基板およびその製造方法
JP2005051012A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP2014216559A (ja) 多層基板およびこれを用いた電子装置
JP2008210835A (ja) 電子部品搭載用基材とその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20091218

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A977 Report on retrieval

Effective date: 20111028

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD02 Notification of acceptance of power of attorney

Effective date: 20111031

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A131 Notification of reasons for refusal

Effective date: 20111101

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A02 Decision of refusal

Effective date: 20120522

Free format text: JAPANESE INTERMEDIATE CODE: A02