JP2004336020A - 半導体装置の放熱構造、及びその製造方法 - Google Patents
半導体装置の放熱構造、及びその製造方法 Download PDFInfo
- Publication number
- JP2004336020A JP2004336020A JP2004100442A JP2004100442A JP2004336020A JP 2004336020 A JP2004336020 A JP 2004336020A JP 2004100442 A JP2004100442 A JP 2004100442A JP 2004100442 A JP2004100442 A JP 2004100442A JP 2004336020 A JP2004336020 A JP 2004336020A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat dissipation
- substrate
- film
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置の放熱構造では、半導体装置100が搭載される第1の領域220と、第1の領域220を包囲する第2の領域230とを表面に備える基板200と、第1の面101と第1の面101と対向する第2の面102とを備え、第1の面101上に複数の端子150が形成された半導体装置100とを有し、第1の面101が基板200の表面201と対向するように、半導体装置100は基板200上に搭載され、基板200の第2の領域230上には第1の放熱膜300が形成され、半導体装置100の第2の面102上には第1の放熱膜300と離間して第2の放熱膜が形成されている。
【選択図】図1
Description
110 半導体素子
120 電極
130 保護膜
140,210,530,560 配線
150 端子
160 樹脂層
200 基板
300 放熱膜
400 供給源
500 ベース基板
510,550 絶縁層
520 電子部品
540 導電体
Claims (32)
- 半導体装置が搭載される第1の領域と、該第1の領域を包囲する第2の領域とを表面に備える基板と、
第1の面と該第1の面と対向する第2の面とを備え、該第1の面上に複数の端子が形成された前記半導体装置とを有し、
前記第1の面が前記基板の前記表面と対向するように、前記半導体装置は前記基板上に搭載され、
前記基板の前記第2の領域上には第1の放熱膜が形成され、前記半導体装置の前記第2の面上には該第1の放熱膜と離間して第2の放熱膜が形成されていることを特徴とする半導体装置の放熱構造。 - 表面に半導体装置が搭載される基板と、
第1の面と、該第1の面と対向する第2の面と、該第1の面と該第2の面との間の複数の側面とを備え、該第1の面上に複数の端子が形成された前記半導体装置とを有し、
前記第1の面が前記基板の前記表面と対向するように、前記半導体装置は前記基板上に搭載され、
前記半導体装置の前記第2の面を覆い、かつ、前記半導体装置の前記側面を露出するように、前記基板の前記表面上に放熱膜が形成されていることを特徴とする半導体装置の放熱構造。 - 前記基板は外部基板と接続される外部電極を備えることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記基板は外部基板と接続される外部電極を備え、
前記半導体装置が前記基板上に複数個搭載されていることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記基板は外部基板と接続される外部電極を備え、
前記外部電極は前記基板の裏面に形成されていることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記基板の前記表面には配線が形成され、
前記半導体装置の前記端子と前記基板の前記配線とが電気的に接続されていることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記半導体装置は、
電子回路が形成された半導体素子と、
前記半導体素子上に形成された樹脂層とを有し、
前記端子は、前記樹脂層上に形成されていることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記第1および第2の放熱膜の表面は露出していることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記基板の前記表面には配線が形成され、
前記第1の放熱膜は前記配線を覆うように形成されていることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記第1の放熱膜には開口部が設けられ、
前記開口部により前記基板の前記表面の一部が露出していることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記第2の放熱膜には開口部が設けられ、
前記開口部により前記半導体装置の前記第2の面の一部が露出していることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記半導体装置の前記第2の面には捺印が施され、
前記第2の放熱膜には開口部が設けられ、
前記捺印が露出するように前記開口部が設けられていることを特徴とする請求項1記載の半導体装置の放熱構造。 - 前記第1および前記第2の放熱膜の厚さは、30〜200μmであることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記第1および前記第2の放熱膜は、共通の材料により構成されていることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記第1の放熱膜と前記第2の放熱膜とでは、熱膨張係数が異なることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記第1および前記第2の放熱膜に、絶縁性を有する膜を用いていることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記第1および前記第2の放熱膜に、熱放射性を有する熱放射膜を用いていることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記第1および前記第2の放熱膜の材料は、セラミックスであることを特徴とする請求項1記載の半導体装置の放熱構造。
- 前記第1および前記第2の放熱膜の材料は、シリカアルミナ系のセラミックスであることを特徴とする請求項1記載の半導体装置の放熱構造。
- 表面に半導体装置が搭載される基板と、
第1の面と該第1の面と対向する第2の面とを備え、該第1の面上に複数の端子が形成された半導体装置とを有し、
前記第1の面が前記基板の前記表面と対向するように、前記半導体装置は前記基板上に搭載され、
前記基板の前記表面上には、前記半導体装置の前記第2の面を覆うように、熱放射性を有する熱放射膜が形成されていることを特徴とする半導体装置の放熱構造。 - 基板を準備する工程と、
前記基板上に半導体装置を搭載する工程と、
液状の放熱材を供給することにより、前記半導体装置の上面を覆いかつ側面を露出するように前記基板上に放熱膜を形成する工程とを有することを特徴とする放熱構造の製造方法。 - 前記放熱材を供給する工程は、
液状の前記放熱材を霧状にして前記基板および前記半導体装置に吹き付ける工程を有することを特徴とする請求項21記載の放熱構造の製造方法。 - 前記放熱膜は、供給された前記放熱材を加熱することにより形成されることを特徴とする請求項21記載の放熱構造の製造方法。
- 前記放熱材は前記基板の上方から供給されることを特徴とする請求項21記載の放熱構造の製造方法。
- 前記放熱材は液状のセラミックスであることを特徴とする請求項21記載の放熱構造の製造方法。
- 基板を準備する工程と、
前記基板上に半導体装置を搭載する工程と、
液状のセラミックスを供給することにより、前記半導体装置上および該半導体装置から露出した前記基板上に放熱膜を形成する工程とを有することを特徴とする放熱構造の製造方法。 - 基板と、
前記基板の表面上に搭載された半導体装置と、
前記半導体装置の表面を覆うように、前記基板の前記表面上に形成された絶縁層と、
前記絶縁層上、若しくは、前記基板の裏面上に形成された放熱膜とを有することを特徴とする半導体装置の放熱構造。 - 前記基板の前記表面上には、前記半導体装置の他に電子部品が搭載されていることを特徴とする請求項27記載の半導体装置の放熱構造。
- 前記絶縁層の材料には樹脂が用いられることを特徴とする請求項27記載の半導体装置の放熱構造。
- 前記放熱膜には、セラミックスを含有する熱放射膜が用いられることを特徴とする請求項27記載の半導体装置の放熱構造。
- 前記放熱膜は、前記絶縁層の上面、若しくは、前記基板の裏面において、その全面にわたり形成されていることを特徴とする請求項27記載の半導体装置の放熱構造。
- 前記放熱膜には、開口部が設けられていることを特徴とする請求項27記載の半導体装置の放熱構造。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004100442A JP3947525B2 (ja) | 2003-04-16 | 2004-03-30 | 半導体装置の放熱構造 |
US10/822,691 US7579688B2 (en) | 2003-04-16 | 2004-04-13 | Heat radiation structure of semiconductor device, and manufacturing method thereof |
CNB2004100640714A CN100411160C (zh) | 2003-04-16 | 2004-04-15 | 半导体器件的热辐射结构及其制造方法 |
KR1020040038143A KR101026344B1 (ko) | 2004-03-30 | 2004-05-28 | 반도체 장치의 방열 구조, 및 그 제조방법 |
US12/458,529 US20090280604A1 (en) | 2003-04-16 | 2009-07-15 | Heat radiation structure of semiconductor device, and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111182 | 2003-04-16 | ||
JP2004100442A JP3947525B2 (ja) | 2003-04-16 | 2004-03-30 | 半導体装置の放熱構造 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005217628A Division JP4493563B2 (ja) | 2003-04-16 | 2005-07-27 | 半導体装置の実装構造 |
JP2006307952A Division JP4282711B2 (ja) | 2003-04-16 | 2006-11-14 | 放熱構造の製造方法 |
JP2007036038A Division JP4352076B2 (ja) | 2003-04-16 | 2007-02-16 | 半導体装置の放熱構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004336020A true JP2004336020A (ja) | 2004-11-25 |
JP3947525B2 JP3947525B2 (ja) | 2007-07-25 |
Family
ID=33513190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004100442A Expired - Fee Related JP3947525B2 (ja) | 2003-04-16 | 2004-03-30 | 半導体装置の放熱構造 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7579688B2 (ja) |
JP (1) | JP3947525B2 (ja) |
CN (1) | CN100411160C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187131A (ja) * | 2007-01-31 | 2008-08-14 | Shindo Denshi Kogyo Kk | 半導体装置、および半導体装置の製造方法 |
WO2008129831A1 (ja) * | 2007-03-30 | 2008-10-30 | Panasonic Corporation | 配線基板 |
US8164201B2 (en) | 2005-06-29 | 2012-04-24 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4493563B2 (ja) * | 2003-04-16 | 2010-06-30 | Okiセミコンダクタ株式会社 | 半導体装置の実装構造 |
JP4668814B2 (ja) * | 2006-03-08 | 2011-04-13 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP5998033B2 (ja) * | 2012-12-07 | 2016-09-28 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
US9287233B2 (en) * | 2013-12-02 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Adhesive pattern for advance package reliability improvement |
KR20220008105A (ko) * | 2020-07-13 | 2022-01-20 | 삼성전자주식회사 | 반도체 패키지 |
WO2022261947A1 (zh) * | 2021-06-18 | 2022-12-22 | 华为技术有限公司 | 芯片封装结构及其制备方法、封装系统 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168348A (en) * | 1991-07-15 | 1992-12-01 | International Business Machines Corporation | Impingment cooled compliant heat sink |
JPH0657399A (ja) * | 1992-08-12 | 1994-03-01 | Toshiba Corp | 金属基材へのセラミックのコーティング方法 |
JP2629635B2 (ja) * | 1995-02-23 | 1997-07-09 | 日本電気株式会社 | 放熱用金属板付半導体装置 |
US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
SG60099A1 (en) * | 1996-08-16 | 1999-02-22 | Sony Corp | Semiconductor package and manufacturing method of lead frame |
JP2982713B2 (ja) | 1996-10-23 | 1999-11-29 | 日本電気株式会社 | 半導体素子の放熱構造 |
JP3346263B2 (ja) * | 1997-04-11 | 2002-11-18 | イビデン株式会社 | プリント配線板及びその製造方法 |
US6114763A (en) * | 1997-05-30 | 2000-09-05 | Tessera, Inc. | Semiconductor package with translator for connection to an external substrate |
US5866943A (en) * | 1997-06-23 | 1999-02-02 | Lsi Logic Corporation | System and method for forming a grid array device package employing electomagnetic shielding |
JPH1167998A (ja) | 1997-08-19 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Cspとbgaと半導体装置 |
US6552264B2 (en) * | 1998-03-11 | 2003-04-22 | International Business Machines Corporation | High performance chip packaging and method |
JP2000114413A (ja) * | 1998-09-29 | 2000-04-21 | Sony Corp | 半導体装置、その製造方法および部品の実装方法 |
JP3312611B2 (ja) * | 1999-05-14 | 2002-08-12 | 日本電気株式会社 | フィルムキャリア型半導体装置 |
JP3447648B2 (ja) | 2000-03-06 | 2003-09-16 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP3597754B2 (ja) * | 2000-04-24 | 2004-12-08 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6667548B2 (en) * | 2001-04-06 | 2003-12-23 | Intel Corporation | Diamond heat spreading and cooling technique for integrated circuits |
JP2002329939A (ja) | 2001-05-01 | 2002-11-15 | Daisho Denshi:Kk | 配線基板 |
JP2003051572A (ja) | 2001-08-03 | 2003-02-21 | Toyota Motor Corp | 電子部品 |
JP2003069262A (ja) * | 2001-08-22 | 2003-03-07 | Shin Etsu Chem Co Ltd | 放熱シートの接着方法 |
US6703704B1 (en) * | 2002-09-25 | 2004-03-09 | International Business Machines Corporation | Stress reducing stiffener ring |
JP3595323B2 (ja) * | 2002-11-22 | 2004-12-02 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2004200199A (ja) * | 2002-12-16 | 2004-07-15 | Oki Electric Ind Co Ltd | 放熱シート |
US6989586B2 (en) * | 2003-03-31 | 2006-01-24 | Intel Corporation | Integrated circuit packages with reduced stress on die and associated substrates, assemblies, and systems |
-
2004
- 2004-03-30 JP JP2004100442A patent/JP3947525B2/ja not_active Expired - Fee Related
- 2004-04-13 US US10/822,691 patent/US7579688B2/en not_active Expired - Fee Related
- 2004-04-15 CN CNB2004100640714A patent/CN100411160C/zh not_active Expired - Fee Related
-
2009
- 2009-07-15 US US12/458,529 patent/US20090280604A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8164201B2 (en) | 2005-06-29 | 2012-04-24 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
US8664779B2 (en) | 2005-06-29 | 2014-03-04 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
US8723339B2 (en) | 2005-06-29 | 2014-05-13 | Rohm Co., Ltd. | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
JP2008187131A (ja) * | 2007-01-31 | 2008-08-14 | Shindo Denshi Kogyo Kk | 半導体装置、および半導体装置の製造方法 |
WO2008129831A1 (ja) * | 2007-03-30 | 2008-10-30 | Panasonic Corporation | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
CN100411160C (zh) | 2008-08-13 |
US7579688B2 (en) | 2009-08-25 |
US20040207075A1 (en) | 2004-10-21 |
US20090280604A1 (en) | 2009-11-12 |
JP3947525B2 (ja) | 2007-07-25 |
CN1571148A (zh) | 2005-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180190562A1 (en) | Electronic device having a grooved chip | |
JP5588137B2 (ja) | 半導体装置の製造方法 | |
US20090280604A1 (en) | Heat radiation structure of semiconductor device, and manufacturing method thereof | |
JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
JP2011082287A (ja) | 半導体装置及びその製造方法 | |
US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
TW527698B (en) | Method to produce semiconductor-modules and said module produced by said method | |
JP4352076B2 (ja) | 半導体装置の放熱構造 | |
JP2004134480A (ja) | 半導体装置及びその製造方法 | |
JP4493563B2 (ja) | 半導体装置の実装構造 | |
US7332430B2 (en) | Method for improving the mechanical properties of BOC module arrangements | |
JP4282711B2 (ja) | 放熱構造の製造方法 | |
JP2006210566A (ja) | 半導体装置 | |
JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
US20080150128A1 (en) | Heat dissipating chip structure and fabrication method thereof and package having the same | |
TW201342542A (zh) | 半導體封裝結構及其製造方法 | |
KR101026344B1 (ko) | 반도체 장치의 방열 구조, 및 그 제조방법 | |
TWI309882B (en) | Semiconductor device, heat dissipation structure of semiconductor device and method of making the same | |
KR101068054B1 (ko) | 반도체 장치의 방열 구조 및 그 제조방법 | |
JP2002033343A (ja) | 電子部品の製造方法 | |
WO2022134789A1 (zh) | 半导体封装方法及半导体封装结构 | |
JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
JPH0964252A (ja) | 半導体装置 | |
US20060105502A1 (en) | Assembly process | |
JP3586988B2 (ja) | 半導体素子搭載用基板とその製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |