JP2004336020A - 半導体装置の放熱構造、及びその製造方法 - Google Patents

半導体装置の放熱構造、及びその製造方法 Download PDF

Info

Publication number
JP2004336020A
JP2004336020A JP2004100442A JP2004100442A JP2004336020A JP 2004336020 A JP2004336020 A JP 2004336020A JP 2004100442 A JP2004100442 A JP 2004100442A JP 2004100442 A JP2004100442 A JP 2004100442A JP 2004336020 A JP2004336020 A JP 2004336020A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
substrate
film
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004100442A
Other languages
English (en)
Other versions
JP3947525B2 (ja
Inventor
Takashi Noguchi
高 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004100442A priority Critical patent/JP3947525B2/ja
Priority to US10/822,691 priority patent/US7579688B2/en
Priority to CNB2004100640714A priority patent/CN100411160C/zh
Priority to KR1020040038143A priority patent/KR101026344B1/ko
Publication of JP2004336020A publication Critical patent/JP2004336020A/ja
Application granted granted Critical
Publication of JP3947525B2 publication Critical patent/JP3947525B2/ja
Priority to US12/458,529 priority patent/US20090280604A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】薄型化に対応し、かつ、高い放熱効果を得ることが可能な半導体装置の放熱構造を提供する。
【解決手段】半導体装置の放熱構造では、半導体装置１００が搭載される第１の領域２２０と、第１の領域２２０を包囲する第２の領域２３０とを表面に備える基板２００と、第１の面１０１と第１の面１０１と対向する第２の面１０２とを備え、第１の面１０１上に複数の端子１５０が形成された半導体装置１００とを有し、第１の面１０１が基板２００の表面２０１と対向するように、半導体装置１００は基板２００上に搭載され、基板２００の第２の領域２３０上には第１の放熱膜３００が形成され、半導体装置１００の第２の面１０２上には第１の放熱膜３００と離間して第２の放熱膜が形成されている。
【選択図】図１

Description

本願発明は、放熱効果が高く薄型化に対応した半導体装置の放熱構造、及びその製造方法に関するものである。
従来、基板に搭載された半導体装置の放熱構造として、いくつか提案がなされている。その１つとして、半導体装置がフリップチップ実装された基板に、半導体装置を覆うように印刷やディスペンサなどを使用して高熱伝導性樹脂を塗布し、半導体装置から発生した熱を高熱伝導性樹脂に伝導させ、放熱を行う構造が知られている（例えば、特許文献１参照）。
特開平１０−１２５８３４号公報
しかしながら、特許文献１に開示された技術では、半導体装置の上面と基板の上面とを連続して覆うように高熱伝導性樹脂が形成されているので、製造過程における熱処理工程や実際に製品として使用される環境化での温度変化等により高熱伝導性樹脂が変形する際、半導体装置と基板との熱膨張係数が異なる場合、半導体装置との界面と基板との界面とでは高熱伝導性樹脂の変形に差が生じてしまい、この変形の差による応力が高熱伝導性樹脂の一部に集中してしまい、高熱伝導性樹脂にクラックが発生してしまう可能性や、高熱伝導性樹脂が半導体装置、若しくは、基板から剥離してしまう可能性があり、十分な放熱を行うことができない可能性があった。
上述した課題を解決する為、本願の代表的な発明の一つでは、半導体装置が搭載される第１の領域と、第１の領域を包囲する第２の領域とを表面に備える基板と、第１の面と第１の面と対向する第２の面とを備え、第１の面上に複数の端子が形成された半導体装置とを有し、第１の面が基板の表面と対向するように、半導体装置は基板上に搭載され、基板の第２の領域上には第１の放熱膜が形成され、半導体装置の第２の面上には第１の放熱膜と離間して第２の放熱膜が形成されている。
本願の代表的な発明によれば、薄型化に対応し、かつ、高い放熱効果を得ることが可能な半導体装置の放熱構造を提供することが可能となる。
基板の第２の領域上には第１のセラミックスを材料とする熱放射膜が形成され、半導体装置の第２の面上には第１の熱放射膜と離間してセラミックスを材料とする第２の熱放射膜が形成されている。
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
図１は本願発明の実施例１における半導体装置の放熱構造を示す断面図であり、図２はその平面図である。図３は本実施例における半導体装置の放熱構造の熱伝導の様子を示す断面図である。図４は本実施例における半導体装置の放熱構造における放熱膜の変形の様子を示す断面図である。図５は本実施例の変形例における半導体装置の放熱構造を示す断面図である。
本願発明の実施例１における半導体装置の放熱構造は、図１に示すように、半導体装置１００が搭載される基板２００を備える。基板２００には、搭載される半導体装置１００と電気的に接続される配線２１０が表面２０１に設けられ、この配線２１０により半導体装置１００は基板２００に搭載される他の電子部品等と電気的に接続される。
また、基板２００が、図１４に示すように、半導体装置１００が複数搭載され、実装基板等の外部基板２００´と接続される外部電極１５０´を備える基板（インターポーザ基板とも称す）である場合に対しても本願発明を適用することが可能である。この場合、半導体装置１００は、搭載基板２００´には直接搭載されず、まず、基板２００に搭載される。その後、半導体装置１００が搭載された基板２００は、外部電極１５０´を介して搭載基板２００´と接続される。本実施例では、外部電極１５０´の材料は半田であり、外部電極１５０´は基板２００の裏面に設けられている。
図１、図２に示されるように、基板２００は、半導体装置１００が搭載される領域２２０と、この領域を包囲する領域２３０、すなわち、半導体装置１００から露出している領域２３０とを備える。
この基板２００の表面２０１上には半導体装置１００が搭載される。本実施例では、半導体装置１００は、図１に示すように、基板２００と電気的に接続される端子１５０が複数形成される第１の面１０１と、第１の面と対向する第２の面１０２と、側面１０３とを備える。ここで、半導体装置１００は、半導体素子１１０をパッケージングしたものでも良いし、パッケージングされていない半導体素子１１０であっても良い。
本実施例では、半導体装置１００に半導体素子１１０をパッケージングしたものを用いており、パッケージにはウエハレベルチップサイズパッケージ（以下、ＷＣＳＰと称する）を用いている。ここで、ＷＣＳＰについて説明すると、半導体素子が複数形成されたウエハを、ウエハ状態で樹脂封止し、その後、ウエハを切断して半導体素子毎に個別化するパッケージングであって、半導体素子のサイズとパッケージのサイズとがほとんど同じであることが特徴であり、小型化の要求に対応可能なパッケージとして近年注目されている。
すなわち、本実施例の半導体装置１００は、電子回路が表面に形成された半導体素子１１０を有し、この表面上に電子回路と電気的に接続される電極１２０が複数形成されている。さらに、ポリイミド樹脂等の保護膜１３０が電極１２０の表面を露出するように半導体素子１１０の表面上に形成されている。保護膜１３０上には電極１２０から端子１５０の搭載位置まで銅（Ｃｕ）等の配線１４０が延在している。この配線１４０は再配線と称され、この配線１４０を引き回すことで端子１５０を所定の位置に設定することが可能となる。さらに、保護膜１３０上には、配線１４０を覆い、かつ、端子１５０の搭載位置を露出するように、樹脂封止層１６０が形成される。端子１５０は樹脂封止層１６０から突出するように形成され、配線１４０を介して電極１２０と電気的に接続される。つまり、本実施例では、半導体装置１００の第１の面１０１は樹脂封止層１６０の表面に相当し、半導体装置１００の第２の面１０２は半導体素子１１０の裏面に相当する。
半導体装置１００は基板２００の領域２２０に、第１の面１０１が基板２００の表面２０１と対向するように、すなわち、半導体素子１１０と基板２００の表面２０１との間に樹脂封止層１６０が位置するように搭載される。
ここで、基板２００の表面２０１上には配線２１０が形成されており、半導体装置１００の端子１５０と基板２００の配線２１０とは電気的に接続されている。
さらに、半導体装置１００の第２の面１０２上および基板２００の領域２３０上には放熱膜３００が形成される。この放熱膜３００は空気等の雰囲気中に露出している。
これにより、半導体装置１００から発生した熱は、図３の矢印１０で示されるように、半導体装置１００の第２の面１０２から放熱膜３００を介して雰囲気中に放出され、さらに、端子１５０を介して基板２００中に伝導して基板２００の表面２０１から放熱膜３００を介して雰囲気中に放出される。つまり、半導体装置１００から発生した熱は、半導体装置１００の第２の面１０２と、基板２００の表面２０１とから雰囲気中に放出される。
これにより、半導体装置１００の放熱を十分に行うことが可能となり、この半導体素装置の信頼性を大幅に向上させることが可能となる。
さらに、本実施例では、小型化が要求される半導体装置においても、薄い膜を設けることのみで十分な放熱性を得ることが可能となるので、例えば、半導体装置上に放熱フィン等を設けることで放熱を行う場合と比べ、半導体装置の厚さを薄く維持することが可能となる。
また、図５に示すように、半導体装置１００の第２の面１０２に、レーザー若しくはインク等による製品番号等の捺印１０２´が設けられている場合には、放熱膜３００は、第２の面１０２の捺印された箇所を露出するように形成される。これにより、複雑な工程を施さなくとも、目視により捺印を確認することが可能となり、捺印確認のための工程を低減することが可能となる。
ここで、放熱膜３００は、放熱性を高めるため、熱伝導性および熱放射（輻射）性を有しているものが望ましい。熱導電性を有することで半導体装置１００から発生した熱を放熱膜３００に集中させることが可能となり、さらに、熱放射性を有することで、この集中した熱を雰囲気中に効率良く放出することが可能となる。これにより、高い放熱性を得ることが可能となる。
さらに、放熱膜３００は絶縁性を有していることが望ましい。放熱膜３００が絶縁性を有することで、放熱膜３００を形成したことによって半導体装置１００内の配線もしくは基板２００上の配線２１０がそれぞれ電気的に接続してしまうような可能性は低減され、半導体装置１００の特性を維持することが可能となる。これにより、設計段階にて、各配線が想定の範囲をこえて電気的に接続してしまうような可能性を考慮せずとも良いので、設計を複雑にすることなく放熱膜３００を形成することが可能となります。
このような性質、すなわち、熱導電性、熱放射性および絶縁性を得るべく、本実施例では放熱膜３００に、セラミックスを材料とする熱放射膜を用いている。このような熱放射膜は与えられた熱を赤外線に変換して放射する機能を有し、高い放熱性を有している。
さらに具体的には、本実施例では放熱膜３００に、シリカアルミナ系のセラミックスを材料とする熱放射膜を用いている。これにより、放熱性をさらに向上させることが可能である。
セラミックスを材料とする熱放射膜は、膜厚が薄くとも十分な放熱性を得ることができるので、ＷＣＳＰのような薄型化が求められる半導体装置においても、十分に対応することが可能である。
セラミックスを材料とする熱放射膜の厚さは３０μｍ以上であることが望ましい。これにより、応力等に対する熱放射膜の強度を十分に維持しつつ高い放熱性を得ることが可能となる。また、半導体装置の薄型化を維持しつつ高い放熱性を得るために、この熱放射膜の厚さは２００μｍ以下であることが望ましい。
さらに、本実施例では、図１に示すように、放熱膜３００は基板２００の表面２０１に形成された配線２１０を覆うように形成されている。配線２１０は通常、金属で構成されているため熱導電性が高く半導体装置１００で発生する熱を伝導し易いため、この上に放熱膜３００を形成することで、半導体装置１００で発生する熱を効率良く放出することが可能となる。特に、配線２１０が銅（Ｃｕ）により構成されている場合、銅（Ｃｕ）の熱伝導性は非常に高い為、より効果的に熱の放出を行うことが可能となる。
さらに、本実施例では、図１に示すように、半導体装置１００の第２の面１０２上に形成される放熱膜３００（以下、放熱膜３００ａと称する）と、基板２００の領域２３０上に形成される放熱膜３００（以下、放熱膜３１０ｂと称する）とは、互いに独立するように、すなわち、離間するように形成される。これにより、本実施例では、半導体装置１００の側面１０３は放熱膜３００から露出している。
この構成によれば、図４に示すように、製造過程の熱処理工程や実際に製品として使用される環境化での温度変化等により放熱膜３００が変形する際、半導体装置１００と基板２００との熱膨張係数の差により半導体装置１００との界面と基板２００との界面とで放熱膜３００の変形に差が生じる場合であっても、放熱膜３００ａと放熱膜３００ｂとは離間しているので、変形により生じる応力（図中の矢印２０，２０´）が互いに干渉する可能性は低減され、変形の差によって生じる応力が一部に集中してしまう可能性は低減される。これにより、放熱膜３００にクラック等が発生してしまう可能性や、放熱膜３００が半導体装置１００、若しくは、基板２００から剥離してしまう可能性を低減することが可能となる。これにより、半導体装置１００の放熱性を高め、かつ、半導体装置１００の信頼性を大幅に向上させることが可能となる。
さらに、本実施例では、放熱膜３００ａと放熱膜３００ｂとは、共通の材料で構成されている。これにより、例えば、放熱膜３００を構成する材料をスプレー等により基板２００の上方から供給することで、放熱膜３００ａと放熱膜３００ｂとを一括処理にて形成することが可能となり、工程を大幅に削減することが可能となる。これにより、コストを大幅に増大させることなく本願発明を実現することが可能となる。
また、半導体装置１００と基板２００との熱膨張係数が大きく異なる場合は、放熱膜３００ａと放熱膜３００ｂとで、熱膨張係数の異なる材料を用いることが望ましい。すなわち、放熱膜３００ａと放熱膜３００ｂとで、熱膨張係数の異なる材料を使い分けることにより、半導体装置１００と放熱膜３００ａとの間、および、基板２００と放熱膜３００ｂとの間に発生する応力を緩和するように、それぞれの放熱膜３００の材料を設定することが可能となる。
さらに、熱膨張係数の差によって発生する応力をさらに低減させる場合、図５に示すように、放熱膜３００に開口部３１０を設けることが望ましい。これにより、応力はこの開口部３１０によって吸収されるので、応力によって放熱膜３００にクラックが発生してしまう可能性をさらに低減させることが可能となる。本実施例では、開口部３１０は、放熱膜３００ａと放熱膜３００ｂとにそれぞれ設けられている。さらに、開口部３１０は複数設けられ、それぞれの開口部３１０が一定間隔離れて配置されている。これにより、放熱膜３００に発生する応力を、層内で均一に吸収することが可能となり、一部に応力が集中してしまう可能性を低減でき、クラックの発生をさらに低減させることが可能となる。
また、上述したように半導体装置１００の第２の面１０２に捺印１０２´が設けられている場合には、捺印１０２´を露出するように開口部３１０を設けることにより、開口部３１０を設けることのみで、捺印確認のための工程を低減しつつ応力も緩和することが可能となる。
次に、実施例１の半導体装置の放熱構造における製造方法について、本願発明の実施例２として説明する。図６〜図１０は、本願発明の実施例２を説明する工程図である。
本願発明の実施例２では、図６に示すように、まず、半導体装置１００が搭載される基板２００を準備する。
次に、図７に示すように、この基板２００上に半導体装置１００を搭載する。
次に、図８，図９に示すように、液状の放熱材３０１を基板２００の表面２０１および半導体装置１００の表面１０２に供給して放熱膜３００の前駆体３００´を形成する。
本実施例では、放熱材３０１に液状のセラミックスを用い、これをスプレー等の供給部４００により霧状にして基板２００の上方から吹き付けている。これにより、半導体装置１００の側面１０３を露出するように半導体装置１００の表面１０２上および基板２００の表面２０１上に放熱膜３００の前駆体３００´が形成される。
放熱材３０１を霧状にすることで、放熱材３０１の粒子をより細かくして供給することが可能となるので、半導体装置１００および基板２００に放熱膜３００の前駆体３００´を薄く、かつ、均一に供給することが可能となる。特に、液状のセラミックスは粒子が細かく、粘性が小さいので、このような供給方法に適している。
また、スプレー等により放熱材３０１を広範囲に拡散して吹きつけることにより、半導体装置１００および基板２００に一括処理にて放熱材３０１を供給することが可能となるので、工程を大幅に増大させることなく発明を実現することが可能となる。
その後、図１０に示すように、前駆体３００´を加熱して硬化させることにより、放熱膜３００が形成される。ここで、放熱膜３１０の厚さは、３０〜２００μｍ程度である。この加熱処理より、放熱膜３００が半導体装置１００および基板２００から剥れてしまう可能性は低減される。
また、半導体装置１００の他に電子部品が基板２００上に搭載される場合、半導体装置１００を含めた所定の電子部品を全て基板２００に搭載した後、基板２００の上方から放熱材３０１を供給し、電子部品を覆うように放熱膜３００を形成することで、基板２００に搭載された電子部品の放熱性の向上を一括して実現させることが可能となる。すなわち、複数の電子部品で構成されるシステムの信頼性を、工程を大幅に増大させることなく、大幅に向上させることが可能となる。
次に、本願発明の半導体装置の放熱構造における、他の実施例を実施例３として説明する。図１１は本実施例における半導体装置の放熱構造を示す断面図であり、図１２，図１３は本実施例の変形例における半導体装置の放熱構造を示す断面図である。
本願発明の実施例３における半導体装置の放熱構造は、図１１に示すように、基板２００上に半導体装置１００が搭載されている。さらに、基板２００上には半導体装置１００を覆うように樹脂等を材料とする絶縁層５５０が形成されている。
このように、基板上に形成される樹脂等の絶縁層に半導体装置等の電子部品を埋め込むような実装構造が近年存在する。このような実装構造では、半導体装置等の電子部品が樹脂等の絶縁層に埋め込まれるため、電子部品から発生した熱がこもってしまい、放熱を十分に行うことができない可能性があった。本実施例は、このような実装構造において、放熱性を向上させることが可能な半導体装置の放熱構造を提案するものである。
本実施例では、基板２００は、ベース基板５００と樹脂等を材料とする絶縁層５１０とを備える。ベース基板５００上には電子部品５２０が搭載され、この電子部品５２０を覆うように、ベース基板５００上に絶縁層５１０が形成されている。
基板２００上には、半導体装置１００と電子部品５２０とを電気的に接続する配線パターン５３０が形成されている。さらに、基板２００上には、配線パターン５３０と電気的に接続される導電体５４０が形成されている。
さらに、基板２００上には、半導体装置１００および配線パターン５３０を覆い、かつ、導電体５４０の表面の一部を露出するように樹脂を材料とする絶縁層５５０が形成されている。
絶縁層５５０上には、導電体５４０と電気的に接続し銅（Cｕ）等を材料とする配線パターン５６０が形成されている。
絶縁層５５０上、若しくは、ベース基板５００の裏面には、放熱膜３００が形成されている。これにより、電子部品５２０、若しくは、半導体装置１００から発生した熱は、図中の矢印１０に示すように、絶縁層５５０、若しくは、基板２００を介して放熱膜３００に伝導し雰囲気中に放出される。ここで、放熱膜３００には、実施例１の放熱膜と同様の構成を有する膜を用いている。
本実施例では、絶縁層５５０上に形成された放熱膜３００は、配線パターン５６０を覆うように形成されている。これにより、電子部品５２０、若しくは、半導体装置１００から発生した熱は、導電体５４０を介して配線パターン５６０に伝導し、配線パターン５６０上に設けられた放熱膜３００により放熱されるので、放熱性をより高めることが可能となる。つまり、電子部品５２０、若しくは、半導体装置１００から発生する熱を効率良く放熱膜３００に伝導させることが可能となるので、放熱性をより高めることが可能となる。
また、放熱膜３００は、図１２に示すように、絶縁層５５０の全面、若しくは、ベース基板５００の裏面全体に形成することで、放熱性をより向上させることが可能となる。
また、熱膨張等により発生する応力を緩和する必要がある場合には、図１３に示すように、放熱膜３００は、開口部３１０を備えることが望ましい。この開口部３１０により応力は緩和されるため、この構成によれば、放熱性を維持しつつ、放熱膜３００に熱膨張等によるクラック等が発生してしまう可能性を低減させることが可能となる。
実施例１の半導体装置の放熱構造を説明する断面図である。 実施例１の半導体装置の放熱構造を説明する平面図である。 実施例１の半導体装置の放熱構造における放熱の様子を説明する断面図である。 実施例１の半導体装置の放熱構造における放熱膜の変形の様子を説明する断面図である。 実施例１の半導体装置の放熱構造における変形例を説明する断面図である。 実施例２の半導体装置の放熱構造の製造方法を説明する工程図である。 実施例２の半導体装置の放熱構造の製造方法を説明する工程図である。 実施例２の半導体装置の放熱構造の製造方法を説明する工程図である。 実施例２の半導体装置の放熱構造の製造方法を説明する工程図である。 実施例２の半導体装置の放熱構造の製造方法を説明する工程図である。 実施例３の半導体装置の放熱構造を説明する断面図である。 実施例３の半導体装置の放熱構造の変形例を説明する断面図である。 実施例３の半導体装置の放熱構造の変形例を説明する断面図である。 実施例１の半導体装置の放熱構造の変形例における断面図である。
符号の説明
１００ 半導体装置
１１０ 半導体素子
１２０ 電極
１３０ 保護膜
１４０，２１０，５３０，５６０ 配線
１５０ 端子
１６０ 樹脂層
２００ 基板
３００ 放熱膜
４００ 供給源
５００ ベース基板
５１０，５５０ 絶縁層
５２０ 電子部品
５４０ 導電体

Claims (32)

  1. 半導体装置が搭載される第１の領域と、該第１の領域を包囲する第２の領域とを表面に備える基板と、
    第１の面と該第１の面と対向する第２の面とを備え、該第１の面上に複数の端子が形成された前記半導体装置とを有し、
    前記第１の面が前記基板の前記表面と対向するように、前記半導体装置は前記基板上に搭載され、
    前記基板の前記第２の領域上には第１の放熱膜が形成され、前記半導体装置の前記第２の面上には該第１の放熱膜と離間して第２の放熱膜が形成されていることを特徴とする半導体装置の放熱構造。
  2. 表面に半導体装置が搭載される基板と、
    第１の面と、該第１の面と対向する第２の面と、該第１の面と該第２の面との間の複数の側面とを備え、該第１の面上に複数の端子が形成された前記半導体装置とを有し、
    前記第１の面が前記基板の前記表面と対向するように、前記半導体装置は前記基板上に搭載され、
    前記半導体装置の前記第２の面を覆い、かつ、前記半導体装置の前記側面を露出するように、前記基板の前記表面上に放熱膜が形成されていることを特徴とする半導体装置の放熱構造。
  3. 前記基板は外部基板と接続される外部電極を備えることを特徴とする請求項１記載の半導体装置の放熱構造。
  4. 前記基板は外部基板と接続される外部電極を備え、
    前記半導体装置が前記基板上に複数個搭載されていることを特徴とする請求項１記載の半導体装置の放熱構造。
  5. 前記基板は外部基板と接続される外部電極を備え、
    前記外部電極は前記基板の裏面に形成されていることを特徴とする請求項１記載の半導体装置の放熱構造。
  6. 前記基板の前記表面には配線が形成され、
    前記半導体装置の前記端子と前記基板の前記配線とが電気的に接続されていることを特徴とする請求項１記載の半導体装置の放熱構造。
  7. 前記半導体装置は、
    電子回路が形成された半導体素子と、
    前記半導体素子上に形成された樹脂層とを有し、
    前記端子は、前記樹脂層上に形成されていることを特徴とする請求項１記載の半導体装置の放熱構造。
  8. 前記第１および第２の放熱膜の表面は露出していることを特徴とする請求項１記載の半導体装置の放熱構造。
  9. 前記基板の前記表面には配線が形成され、
    前記第１の放熱膜は前記配線を覆うように形成されていることを特徴とする請求項１記載の半導体装置の放熱構造。
  10. 前記第１の放熱膜には開口部が設けられ、
    前記開口部により前記基板の前記表面の一部が露出していることを特徴とする請求項１記載の半導体装置の放熱構造。
  11. 前記第２の放熱膜には開口部が設けられ、
    前記開口部により前記半導体装置の前記第２の面の一部が露出していることを特徴とする請求項１記載の半導体装置の放熱構造。
  12. 前記半導体装置の前記第２の面には捺印が施され、
    前記第２の放熱膜には開口部が設けられ、
    前記捺印が露出するように前記開口部が設けられていることを特徴とする請求項１記載の半導体装置の放熱構造。
  13. 前記第１および前記第２の放熱膜の厚さは、３０〜２００μｍであることを特徴とする請求項１記載の半導体装置の放熱構造。
  14. 前記第１および前記第２の放熱膜は、共通の材料により構成されていることを特徴とする請求項１記載の半導体装置の放熱構造。
  15. 前記第１の放熱膜と前記第２の放熱膜とでは、熱膨張係数が異なることを特徴とする請求項１記載の半導体装置の放熱構造。
  16. 前記第１および前記第２の放熱膜に、絶縁性を有する膜を用いていることを特徴とする請求項１記載の半導体装置の放熱構造。
  17. 前記第１および前記第２の放熱膜に、熱放射性を有する熱放射膜を用いていることを特徴とする請求項１記載の半導体装置の放熱構造。
  18. 前記第１および前記第２の放熱膜の材料は、セラミックスであることを特徴とする請求項１記載の半導体装置の放熱構造。
  19. 前記第１および前記第２の放熱膜の材料は、シリカアルミナ系のセラミックスであることを特徴とする請求項１記載の半導体装置の放熱構造。
  20. 表面に半導体装置が搭載される基板と、
    第１の面と該第１の面と対向する第２の面とを備え、該第１の面上に複数の端子が形成された半導体装置とを有し、
    前記第１の面が前記基板の前記表面と対向するように、前記半導体装置は前記基板上に搭載され、
    前記基板の前記表面上には、前記半導体装置の前記第２の面を覆うように、熱放射性を有する熱放射膜が形成されていることを特徴とする半導体装置の放熱構造。
  21. 基板を準備する工程と、
    前記基板上に半導体装置を搭載する工程と、
    液状の放熱材を供給することにより、前記半導体装置の上面を覆いかつ側面を露出するように前記基板上に放熱膜を形成する工程とを有することを特徴とする放熱構造の製造方法。
  22. 前記放熱材を供給する工程は、
    液状の前記放熱材を霧状にして前記基板および前記半導体装置に吹き付ける工程を有することを特徴とする請求項２１記載の放熱構造の製造方法。
  23. 前記放熱膜は、供給された前記放熱材を加熱することにより形成されることを特徴とする請求項２１記載の放熱構造の製造方法。
  24. 前記放熱材は前記基板の上方から供給されることを特徴とする請求項２１記載の放熱構造の製造方法。
  25. 前記放熱材は液状のセラミックスであることを特徴とする請求項２１記載の放熱構造の製造方法。
  26. 基板を準備する工程と、
    前記基板上に半導体装置を搭載する工程と、
    液状のセラミックスを供給することにより、前記半導体装置上および該半導体装置から露出した前記基板上に放熱膜を形成する工程とを有することを特徴とする放熱構造の製造方法。
  27. 基板と、
    前記基板の表面上に搭載された半導体装置と、
    前記半導体装置の表面を覆うように、前記基板の前記表面上に形成された絶縁層と、
    前記絶縁層上、若しくは、前記基板の裏面上に形成された放熱膜とを有することを特徴とする半導体装置の放熱構造。
  28. 前記基板の前記表面上には、前記半導体装置の他に電子部品が搭載されていることを特徴とする請求項２７記載の半導体装置の放熱構造。
  29. 前記絶縁層の材料には樹脂が用いられることを特徴とする請求項２７記載の半導体装置の放熱構造。
  30. 前記放熱膜には、セラミックスを含有する熱放射膜が用いられることを特徴とする請求項２７記載の半導体装置の放熱構造。
  31. 前記放熱膜は、前記絶縁層の上面、若しくは、前記基板の裏面において、その全面にわたり形成されていることを特徴とする請求項２７記載の半導体装置の放熱構造。
  32. 前記放熱膜には、開口部が設けられていることを特徴とする請求項２７記載の半導体装置の放熱構造。
JP2004100442A 2003-04-16 2004-03-30 半導体装置の放熱構造 Expired - Fee Related JP3947525B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004100442A JP3947525B2 (ja) 2003-04-16 2004-03-30 半導体装置の放熱構造
US10/822,691 US7579688B2 (en) 2003-04-16 2004-04-13 Heat radiation structure of semiconductor device, and manufacturing method thereof
CNB2004100640714A CN100411160C (zh) 2003-04-16 2004-04-15 半导体器件的热辐射结构及其制造方法
KR1020040038143A KR101026344B1 (ko) 2004-03-30 2004-05-28 반도체 장치의 방열 구조, 및 그 제조방법
US12/458,529 US20090280604A1 (en) 2003-04-16 2009-07-15 Heat radiation structure of semiconductor device, and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003111182 2003-04-16
JP2004100442A JP3947525B2 (ja) 2003-04-16 2004-03-30 半導体装置の放熱構造

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2005217628A Division JP4493563B2 (ja) 2003-04-16 2005-07-27 半導体装置の実装構造
JP2006307952A Division JP4282711B2 (ja) 2003-04-16 2006-11-14 放熱構造の製造方法
JP2007036038A Division JP4352076B2 (ja) 2003-04-16 2007-02-16 半導体装置の放熱構造

Publications (2)

Publication Number Publication Date
JP2004336020A true JP2004336020A (ja) 2004-11-25
JP3947525B2 JP3947525B2 (ja) 2007-07-25

Family

ID=33513190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004100442A Expired - Fee Related JP3947525B2 (ja) 2003-04-16 2004-03-30 半導体装置の放熱構造

Country Status (3)

Country Link
US (2) US7579688B2 (ja)
JP (1) JP3947525B2 (ja)
CN (1) CN100411160C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187131A (ja) * 2007-01-31 2008-08-14 Shindo Denshi Kogyo Kk 半導体装置、および半導体装置の製造方法
WO2008129831A1 (ja) * 2007-03-30 2008-10-30 Panasonic Corporation 配線基板
US8164201B2 (en) 2005-06-29 2012-04-24 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493563B2 (ja) * 2003-04-16 2010-06-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の実装構造
JP4668814B2 (ja) * 2006-03-08 2011-04-13 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP5998033B2 (ja) * 2012-12-07 2016-09-28 株式会社ジェイデバイス 半導体装置及びその製造方法
US9287233B2 (en) * 2013-12-02 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Adhesive pattern for advance package reliability improvement
KR20220008105A (ko) * 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지
CN115708420A (zh) * 2021-06-18 2023-02-21 华为技术有限公司 芯片封装结构及其制备方法、封装系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168348A (en) * 1991-07-15 1992-12-01 International Business Machines Corporation Impingment cooled compliant heat sink
JPH0657399A (ja) * 1992-08-12 1994-03-01 Toshiba Corp 金属基材へのセラミックのコーティング方法
JP2629635B2 (ja) * 1995-02-23 1997-07-09 日本電気株式会社 放熱用金属板付半導体装置
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JP2982713B2 (ja) 1996-10-23 1999-11-29 日本電気株式会社 半導体素子の放熱構造
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
JPH1167998A (ja) 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd Ｃｓｐとｂｇａと半導体装置
US6552264B2 (en) * 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP3312611B2 (ja) * 1999-05-14 2002-08-12 日本電気株式会社 フィルムキャリア型半導体装置
JP3447648B2 (ja) 2000-03-06 2003-09-16 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6667548B2 (en) * 2001-04-06 2003-12-23 Intel Corporation Diamond heat spreading and cooling technique for integrated circuits
JP2002329939A (ja) 2001-05-01 2002-11-15 Daisho Denshi:Kk 配線基板
JP2003051572A (ja) 2001-08-03 2003-02-21 Toyota Motor Corp 電子部品
JP2003069262A (ja) * 2001-08-22 2003-03-07 Shin Etsu Chem Co Ltd 放熱シートの接着方法
US6703704B1 (en) * 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
JP2004200199A (ja) * 2002-12-16 2004-07-15 Oki Electric Ind Co Ltd 放熱シート
US6989586B2 (en) * 2003-03-31 2006-01-24 Intel Corporation Integrated circuit packages with reduced stress on die and associated substrates, assemblies, and systems

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164201B2 (en) 2005-06-29 2012-04-24 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
US8664779B2 (en) 2005-06-29 2014-03-04 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
US8723339B2 (en) 2005-06-29 2014-05-13 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
JP2008187131A (ja) * 2007-01-31 2008-08-14 Shindo Denshi Kogyo Kk 半導体装置、および半導体装置の製造方法
WO2008129831A1 (ja) * 2007-03-30 2008-10-30 Panasonic Corporation 配線基板

Also Published As

Publication number Publication date
US7579688B2 (en) 2009-08-25
JP3947525B2 (ja) 2007-07-25
US20090280604A1 (en) 2009-11-12
US20040207075A1 (en) 2004-10-21
CN100411160C (zh) 2008-08-13
CN1571148A (zh) 2005-01-26

Similar Documents

Publication Publication Date Title
US20180190562A1 (en) Electronic device having a grooved chip
JP5588137B2 (ja) 半導体装置の製造方法
US20090280604A1 (en) Heat radiation structure of semiconductor device, and manufacturing method thereof
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
JP2011082287A (ja) 半導体装置及びその製造方法
US8304922B2 (en) Semiconductor package system with thermal die bonding
TW527698B (en) Method to produce semiconductor-modules and said module produced by said method
JP4352076B2 (ja) 半導体装置の放熱構造
JP2004134480A (ja) 半導体装置及びその製造方法
JP4493563B2 (ja) 半導体装置の実装構造
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
JP4282711B2 (ja) 放熱構造の製造方法
JP2006210566A (ja) 半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
US20080150128A1 (en) Heat dissipating chip structure and fabrication method thereof and package having the same
TW201342542A (zh) 半導體封裝結構及其製造方法
KR101026344B1 (ko) 반도체 장치의 방열 구조, 및 그 제조방법
TWI309882B (en) Semiconductor device, heat dissipation structure of semiconductor device and method of making the same
KR101068054B1 (ko) 반도체 장치의 방열 구조 및 그 제조방법
JP2002033343A (ja) 電子部品の製造方法
WO2022134789A1 (zh) 半导体封装方法及半导体封装结构
JP4817548B2 (ja) 半導体装置およびその接続構造
JPH0964252A (ja) 半導体装置
US20060105502A1 (en) Assembly process
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050727

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees