JP2982713B2 - 半導体素子の放熱構造 - Google Patents
半導体素子の放熱構造Info
- Publication number
- JP2982713B2 JP2982713B2 JP28082296A JP28082296A JP2982713B2 JP 2982713 B2 JP2982713 B2 JP 2982713B2 JP 28082296 A JP28082296 A JP 28082296A JP 28082296 A JP28082296 A JP 28082296A JP 2982713 B2 JP2982713 B2 JP 2982713B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- resin
- heat
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
した半導体素子に関し、特に半導体素子の放熱構造に関
する。
した半導体素子に関し、特に半導体素子の放熱構造に関
する。
【０００２】
【従来の技術】従来、基板にフリップチップ実装した半
導体素子の放熱構造は、いくつか提案されている。その
ような従来例の１つは特開平５−１２９４７４に示すよ
うに半導体素子の周辺に枠体を設け、その中に低線膨張
率のシリコーンゲルに熱伝導率の高いフィラーを混入し
た樹脂で封止し、基板への放熱を行う構造である。ま
た、図３に示すように、特開平５−２７５５８０では、
フリップチップ実装された半導体素子１と基板４の隙間
は樹脂で封止し、半導体素子１の裏面にヒートシンク７
や放熱板を取り付け、ヒートシンクや放熱板から空気中
へ放熱する構造を採っている。さらに、図４に示すよう
な半導体素子１に放熱用の端子を設け、基板に形成した
放熱用のビアホール１０から基板へ放熱する構造があ
る。
導体素子の放熱構造は、いくつか提案されている。その
ような従来例の１つは特開平５−１２９４７４に示すよ
うに半導体素子の周辺に枠体を設け、その中に低線膨張
率のシリコーンゲルに熱伝導率の高いフィラーを混入し
た樹脂で封止し、基板への放熱を行う構造である。ま
た、図３に示すように、特開平５−２７５５８０では、
フリップチップ実装された半導体素子１と基板４の隙間
は樹脂で封止し、半導体素子１の裏面にヒートシンク７
や放熱板を取り付け、ヒートシンクや放熱板から空気中
へ放熱する構造を採っている。さらに、図４に示すよう
な半導体素子１に放熱用の端子を設け、基板に形成した
放熱用のビアホール１０から基板へ放熱する構造があ
る。
【０００３】
【発明が解決しようとする課題】上述した従来の放熱構
造の第１の問題点は、複雑な構造であるため、生産性が
低く、安価な製品を提供できないことである。すなわ
ち、特開平５−１２９４７に示すようなシリコーンゲル
樹脂を使用する構造では、ゲル状の樹脂であるため、樹
脂を一定の部位にとどめておくために、枠体が必要であ
り、構造上大きくなることや設計上の制約を受ける。図
２に示すような半導体素子の裏面にヒートシンクや放熱
板を取り付ける構造でも同様に、構成する部品が多くな
り、取り付けるための工数が増える欠点がある。
造の第１の問題点は、複雑な構造であるため、生産性が
低く、安価な製品を提供できないことである。すなわ
ち、特開平５−１２９４７に示すようなシリコーンゲル
樹脂を使用する構造では、ゲル状の樹脂であるため、樹
脂を一定の部位にとどめておくために、枠体が必要であ
り、構造上大きくなることや設計上の制約を受ける。図
２に示すような半導体素子の裏面にヒートシンクや放熱
板を取り付ける構造でも同様に、構成する部品が多くな
り、取り付けるための工数が増える欠点がある。
【０００４】第２の問題点は、半導体素子の汎用性がな
いことである。図３に示すような放熱用のバンプから基
板のビアホールに放熱する構造では、半導体素子表面に
放熱用バンプ形成用のパッドを有した新たな半導体素子
が必要であり、従来、ワイヤボンディングで使用されて
きた半導体素子が流用できない欠点がある。
いことである。図３に示すような放熱用のバンプから基
板のビアホールに放熱する構造では、半導体素子表面に
放熱用バンプ形成用のパッドを有した新たな半導体素子
が必要であり、従来、ワイヤボンディングで使用されて
きた半導体素子が流用できない欠点がある。
【０００５】本発明の目的は、上述の欠点を除去し、構
成の簡単な半導体素子の放熱構造を提供することにあ
る。
成の簡単な半導体素子の放熱構造を提供することにあ
る。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
め本発明の半導体素子の放熱構造は、フリップチップ実
装した半導体素子が高熱伝導樹脂で覆われた構造を採用
しており、これにより作成時の工数を少なくでき、材料
費も安価にできる。
め本発明の半導体素子の放熱構造は、フリップチップ実
装した半導体素子が高熱伝導樹脂で覆われた構造を採用
しており、これにより作成時の工数を少なくでき、材料
費も安価にできる。
【０００７】
【発明の実施の形態】次に本発明の実施の形態につい
て、図面を参照して詳細に説明する。図１は本発明の一
実施の形態を示す断面図である。図１を参照すると、基
板４に対し、半導体素子１がフリップチップ方式で実装
されている。半導体チップ１と基板４の隙間には低応力
樹脂５が入っている。一方、高熱伝導樹脂６は半導体チ
ップ１を覆っている。
て、図面を参照して詳細に説明する。図１は本発明の一
実施の形態を示す断面図である。図１を参照すると、基
板４に対し、半導体素子１がフリップチップ方式で実装
されている。半導体チップ１と基板４の隙間には低応力
樹脂５が入っている。一方、高熱伝導樹脂６は半導体チ
ップ１を覆っている。
【０００８】図１についてさらに説明すると、半導体素
子１に対し、そのチップ側パッド３ａにバンプ２を形成
し、パンプ２を決められた基板側パッド３ｂに接続する
ことでフリップチップ実装する。バンプ２と基板側パッ
ド３ｂはＡｕとＡｕの圧着や半田を使用して接続され
る。
子１に対し、そのチップ側パッド３ａにバンプ２を形成
し、パンプ２を決められた基板側パッド３ｂに接続する
ことでフリップチップ実装する。バンプ２と基板側パッ
ド３ｂはＡｕとＡｕの圧着や半田を使用して接続され
る。
【０００９】さらに半導体素子１と基板４の隙間に低応
力樹脂５を入れる。まず、半導体素子１の１辺、もしく
は２辺から隙間に低応力樹脂５を入れる。その後、キュ
アして低応力樹脂５を硬化する。封止樹脂５は、隙間に
入りやすいよう粘性が低く、アルミ腐食対策としてハロ
ゲン含有量が小さく、かつバンプ２に加わる応力を小さ
くするため、熱膨張係数が小さい。このような樹脂とし
ては、例えば低熱膨張性シリコーンもしくはエポキシ樹
脂を使用できる。
力樹脂５を入れる。まず、半導体素子１の１辺、もしく
は２辺から隙間に低応力樹脂５を入れる。その後、キュ
アして低応力樹脂５を硬化する。封止樹脂５は、隙間に
入りやすいよう粘性が低く、アルミ腐食対策としてハロ
ゲン含有量が小さく、かつバンプ２に加わる応力を小さ
くするため、熱膨張係数が小さい。このような樹脂とし
ては、例えば低熱膨張性シリコーンもしくはエポキシ樹
脂を使用できる。
【００１０】次にディスペンサに入れた高熱伝導樹脂６
を半導体素子１の上から滴下する。高熱伝導樹脂６は、
エポキシ系樹脂に金属性粒子を混入した熱伝導率を高め
たものを使用する。例えば、導伝性フィラー入りエポキ
シ樹脂を使用できる。その後、キュアして高熱伝導樹脂
６を硬化する。
を半導体素子１の上から滴下する。高熱伝導樹脂６は、
エポキシ系樹脂に金属性粒子を混入した熱伝導率を高め
たものを使用する。例えば、導伝性フィラー入りエポキ
シ樹脂を使用できる。その後、キュアして高熱伝導樹脂
６を硬化する。
【００１１】次に本発明の他の実施の形態について、図
２を参照して説明する。図において、放熱効果をさらに
高めるため、ビアホール１０に接続した放熱用パッド１
１を半導体素子１周辺の基板４上に設ける。このような
構造にすることにより、熱伝導樹脂５から放熱用パッド
７に伝わった熱をビアホール１０を介してすみやかに基
板４の中に逃がすことができる。
２を参照して説明する。図において、放熱効果をさらに
高めるため、ビアホール１０に接続した放熱用パッド１
１を半導体素子１周辺の基板４上に設ける。このような
構造にすることにより、熱伝導樹脂５から放熱用パッド
７に伝わった熱をビアホール１０を介してすみやかに基
板４の中に逃がすことができる。
【００１２】
【発明の効果】以上述べたように、本発明では、簡単な
構造でヒートシンク等の部品を使用してないため半導体
素子の放熱構造を実現する際、工数が少なく、材料費も
安価になる。
構造でヒートシンク等の部品を使用してないため半導体
素子の放熱構造を実現する際、工数が少なく、材料費も
安価になる。
【００１３】また、本発明では、半導体素子表面に放熱
用のバンプを形成する必要がないため、従来の半導体素
子が流用でき、これにより、新たに半導体素子を作成す
る必要がなく、半導体素子を安価にできる。
用のバンプを形成する必要がないため、従来の半導体素
子が流用でき、これにより、新たに半導体素子を作成す
る必要がなく、半導体素子を安価にできる。
【図１】本発明の一実施の形態を示す断面図。
【図２】本発明の他の実施の形態を示す断面図。
【図３】従来のヒートシンクによる放熱構造を示す断面
図。
図。
【図４】従来のビアホールを使用した放熱構造を示す断
面図。
面図。
１ 半導体素子 ２ バンプ ３ａ 半導体素子側パッド ３ｂ 基板側パッド ４ 基板 ５ 低応力樹脂 ６ 高熱伝導樹脂 ７ ヒートシンク ８ 接着剤 ９ スペーサ １０ ビアホール １１ 放熱用パッド
Claims (1)
- 【請求項１】 基板にフリップチップ実装した半導体素
子において、前記基板と前記半導体素子の隙間を低応力
樹脂で封止するとともに前記半導体素子の周辺に放熱パ
ッドを設け、前記半導体素子と前記放熱パッドを高熱伝
導樹脂で覆うとともに前記放熱用パッドが前記基板に設
けたビアホールに接続されていることを特徴とする半導
体素子の放熱構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28082296A JP2982713B2 (ja) | 1996-10-23 | 1996-10-23 | 半導体素子の放熱構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28082296A JP2982713B2 (ja) | 1996-10-23 | 1996-10-23 | 半導体素子の放熱構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125834A JPH10125834A (ja) | 1998-05-15 |
| JP2982713B2 true JP2982713B2 (ja) | 1999-11-29 |
Family
ID=17630473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28082296A Expired - Fee Related JP2982713B2 (ja) | 1996-10-23 | 1996-10-23 | 半導体素子の放熱構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982713B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000050512A1 (en) * | 1999-02-25 | 2000-08-31 | Nitto Denko Corporation | Resin composition for semiconductor encapsulation, semiconductor device obtained with the same, and process for producing semiconductor device |
| JP2001326304A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3947525B2 (ja) | 2003-04-16 | 2007-07-25 | 沖電気工業株式会社 | 半導体装置の放熱構造 |
| JP3804803B2 (ja) | 2004-02-12 | 2006-08-02 | 沖電気工業株式会社 | 電子部品搭載用基板及び半導体装置 |
| JP5096782B2 (ja) | 2007-04-19 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2008294021A (ja) * | 2007-05-22 | 2008-12-04 | Nichicon Corp | 電子部品モジュールおよびその製造方法 |
| JP2009049115A (ja) * | 2007-08-17 | 2009-03-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2012182395A (ja) * | 2011-03-02 | 2012-09-20 | Taiyo Yuden Co Ltd | 電子デバイス |
| JP2015092524A (ja) * | 2013-11-08 | 2015-05-14 | 日立金属株式会社 | 電子部品の放熱構造 |
| KR101677322B1 (ko) * | 2014-04-16 | 2016-11-17 | 주식회사 동부하이텍 | 반도체 패키지 및 이를 제조하는 방법 |
| US20190287931A1 (en) * | 2018-03-15 | 2019-09-19 | Novatek Microelectronics Corp. | Chip on film package |
| CN117133727A (zh) * | 2023-08-29 | 2023-11-28 | 江苏柒捌玖电子科技有限公司 | 一种三维堆叠封装结构及其封装方法 |
-
1996
- 1996-10-23 JP JP28082296A patent/JP2982713B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125834A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617684B2 (en) | Packaged die on PCB with heat sink encapsulant | |
| US7135769B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| US7126218B1 (en) | Embedded heat spreader ball grid array | |
| KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
| US6882041B1 (en) | Thermally enhanced metal capped BGA package | |
| US6844622B2 (en) | Semiconductor package with heat sink | |
| US7518219B2 (en) | Integrated heat spreader lid | |
| US7082033B1 (en) | Removing heat from integrated circuit devices mounted on a support structure | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| EP0865082A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
| US7190585B2 (en) | Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance | |
| US6590292B1 (en) | Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| JPH08213536A (ja) | パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法 | |
| JP2982713B2 (ja) | 半導体素子の放熱構造 | |
| JP2853666B2 (ja) | マルチチップモジュール | |
| US5874783A (en) | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH0917827A (ja) | 半導体装置 | |
| JPH08186199A (ja) | 樹脂封止型半導体装置 | |
| JP2002124627A (ja) | 半導体装置及びその製造方法 | |
| US20060012031A1 (en) | Heat dissipation device for integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |