JPS58212940A - マイクロ波回路用基板およびその製造方法 - Google Patents

マイクロ波回路用基板およびその製造方法

Info

Publication number
JPS58212940A
JPS58212940A JP58066346A JP6634683A JPS58212940A JP S58212940 A JPS58212940 A JP S58212940A JP 58066346 A JP58066346 A JP 58066346A JP 6634683 A JP6634683 A JP 6634683A JP S58212940 A JPS58212940 A JP S58212940A
Authority
JP
Japan
Prior art keywords
boron nitride
glass film
manufacturing
substrate
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58066346A
Other languages
English (en)
Other versions
JPH0447978B2 (ja
Inventor
ジ−ン・クラウデ・レスニ−
ピエ−ル・ロセツト
ジ−ン・ドエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS58212940A publication Critical patent/JPS58212940A/ja
Publication of JPH0447978B2 publication Critical patent/JPH0447978B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Insulating Materials (AREA)
  • Laminated Bodies (AREA)
  • Insulating Bodies (AREA)
  • Waveguides (AREA)
  • Glass Compositions (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、ハイ１９２２回路のごときマイクロ波周波
数領域で動作する電子回路のための基板に関する。更に
、この発明は、該基体の製造方法に関する。
（背景技術） 従来、マイクロ波回路の基板に石英が使用されていたが
、石英は次に示すような欠点を有していた。
先ず、石英によればサイズの小さい基板しか製造できな
い。また、石英は熱的衝撃に対してセンシティブな熱特
性を有している。また、石英は当該技術において使用さ
れる他の物質と比較して線膨張係数が非常に小さく、□
使用が非常に困難であり場合によっては使用不可能とな
る。更に、石英−の熱伝導率は酸化ベリリウムもしくは
アルミナのごとき他の物質に比べて非常に小さい。
これに対して、窒化硼素は次に示すような利点を有する
。サイズの大きい窒化硼素プレートは周知技術に従って
焼結可能であシ、これにより、例えば寸法３００Ｘ１２
５ｍ＋ｎの面を有する基板を形成することが可能となる
。これは石英の場合では不可能である。
窒化硼素の誘電特性（小さい誘電率ε及び小さい損失係
数−δ）により、高インピーダンスを有するラインを製
造でき、また所定のインピーダンスに対して導体間の損
失をより小さくすることが可能となる。更に、窒化硼素
の熱特性は該窒化硼素と関連して使用される物質の熱特
性とほぼ同等である。
しかしながら、窒化硼素は、真空中においてまたは化学
的方法により蒸着が行なわれる薄膜蒸着（銀、・ぐラジ
ウ゛ム銀、白金等）のごとき従来の方法では金属蒸着す
ることができない。事実、窒化硼素の表面は非常に軟か
くかつ非常にもろい。従って、窒化硼素基板の表面のグ
レインの凝集は不十分であり、例えば石こうの表面と同
等である。
（発明の課題）１ この発明は、上述のごとき問題点を解決するためになさ
れたものであって、窒化硼素に金属を蒸着を施し基体と
して使用可能にすることを目的とする。
この発明の別の目的は、窒化硼素にある物質を所定の厚
さ、例えば１０〜１５μｍ程度の厚さに付着形成させる
ことにより、硬くかつ脆弱でない表面を該窒化硼素に付
与することにある。これにより該窒化硼素の電気的特性
及び熱的特性を損なうとと々しに該窒化硼素のグレイン
の凝集を確実にすることができる。窒化硼素に近い誘電
率εを有しかつ適当な熱膨張率を有するごとく選ばれて
なるガラスはこの発明の目的を十分満足するものである
。ガラスを付着形成した表面は周知の方法により金属蒸
着を施すことができる。
本発明は、２つの大きな表面を有する窒化硼素からなる
プレートと、前記表面のうちの少なくとも１つに付着形
成されたガラス膜とを具備することにより、前記表面に
金属蒸着を施すことを可能にすると共にグレインの凝集
を確実にすることを特甲とするマイクロ波回路用基板を
提供するものである。
この発明の他の特徴は、サイズの大きいマイクロ波回路
用基板の製造の一例に係る以下の記述を考慮して明らか
になる。
（発明の構成及び作用） 窒化硼素には種々のタイプのものがあるが（窒化硼素は
一定の組成を持たないことにおいてセラミック物質と同
様である）、約４２％の硼素と、５３．５％の窒素と、
１．５〜２．５％の酸素及び１．５係のカルシウムを含
む不純物とを含有する組成のものは、プレート状に成形
して焼結した場合、次に示すような特性を有する。
比誘電率　ε−４，１１ 損失係数　−ε−１０−３（１■ｈに対して）線膨張係
数　７Ｘ１０　　（基体の厚み方向と直角な該基体の長
手方向において） 熱伝導率　０１５ｃａｔ／ｃｒｎｙＳＣＣ／℃／ｃｒｎ
このタイプの窒化硼素の比誘電率は４．１１であシ、石
英の比誘電率３７よシわずかに大きいが、該窒化硼素は
基板の形成に好適でちる。前述したように、窒化硼素は
非常に軟かく、かつ、非常に脆いので、その表面に金属
蒸着膜を完全に付着形成することができない。
この発明によれば、このタイプの窒化硼素の熱特性及び
誘電特性を損なわないで、石英または窒化硼素の比誘電
率に近い比誘電率を有する種々ガラスの中から選ばれて
な乃ガラスを層状に付着形成することによシ該窒化硼素
の表面を堅固で非脆砕性にすることができる。マイクロ
波周波数における動作に要求される特性が非常に厳格な
場合には、選択されるべきガラスは純粋なシリカ５ｉ０
２とかなり類似したものとなる。マイクロ周波数におけ
る特性が良好な純粋なシリカは、１３００℃付近の融点
を有する。基板の使用目的及び動作周波数に応じて、７
００℃程度の融点を有する、わずかにドープされたガラ
スを用いることも可能であるＯ 選択されたガラスは、ガラス粉末、バインダー及び有機
溶剤を含有する従来のペーストをスクリーン蒸着法で付
着形成することにより、１０〜１５μｍ程度の厚さを有
するフィルム層に付着形成される。
その後、この層は、少なくともガラスの融点と等しい温
度であって、すべての有機溶剤が蒸発するような温度で
炉中にて加熱される。このガラスは、いわゆる薄膜技術
における真空中での高周波カソードスパッタリングによ
り、あるいは化学気相蒸着法（ＣＶＤ法）として知られ
ている技術に従って低い圧力下で付着形成することもで
きる。
薄膜もしくは１０〜１５μｍ程度の厚さの層に形成され
るガラスは、窒化硼素表面における該窒化硼素のダレイ
ンの良好な凝集を可能とし、その結果核表面がグレーズ
化もしくはガラス化される。このガラス層は薄膜技術に
従って金属蒸着を施すことができ、”このことは、スク
リーン蒸着工程の間に窒化硼素からなる基板表面が蒸着
スクリーンの・にツシングに耐え得る能力を有すること
を意味する。ガラス層は厚さが非常に薄いので、適用さ
れる装置の熱抵抗に関して何ら不利な点がない。更に、
ガラス層は、その線膨張係数が硼素の線膨張係数と非常
に近くなるごとく選択されているので、動作中に窒化硼
素とガラス層との間の分離もしくは剥離が防止される。
誘電特性ε及び−δに関して、ガラスにドーグされる成
分の性質に応じて窒化硼素の誘電特性と適合するように
ガラスを選択することができる。その結果、表面にガラ
ス層をもうけて改良された窒化硼素基板内での誘電的不
連続性はなくなる。
以」−１この発明を大きなサイズの基板、すなわち石英
基板の場合では達し得ないような大きさの基板に適用し
た例に基づいて説明してきたが、この発明は、半導体チ
ップとほぼ同じ大きさを有し、マイクロ波半導体チップ
と封入ハウジングとの間に設けられ接着される絶縁ブロ
ックとして設計されるごとき小さい寸法の基板に適用す
ることも可能である。この種の基板に金属蒸着が施され
るということは、半導体チップをポンディングするため
の金属端子を形成することができると共に、いわゆるス
トリップ線技術に従ってマイクロ波周波数領域で動作す
る回路を製造するために、該基板上に導電性ス）　ＩＪ
ッゾを付着形成することが可能となる、ことを意味する
。
％　許出１１人　　　トムソンーセーエスエフ特許出願
代理人 弁理士　　山　本　恵　−

Claims (9)

    【特許請求の範囲】
  1. （１）２つの大きな表面を有する窒化硼素からなるプレ
    ートと前記表面のうちの少なくとも１つに付着形成され
    たガラス膜とを具備することにより、前記表面に金属蒸
    着を施すことを可能にすると共にダレインの凝集を確実
    にすることを特徴とするマイクロ波回路用基板。
  2. （２）前記窒化硼素が、４２％の硼素と、５３５チの窒
    素と１．５〜２．５％の酸素と、１．５％のカルシウム
    を含有する特許請求の範囲第１項記載の基板０
  3. （３）　　前記ガラス膜の厚さが１０〜１５μｍの範囲
    でおる特許請求の範囲第１項記載の基板。
  4. （４）前記ガラス膜が石英の比誘電率とほぼ等しい比誘
    電率を有する特許請求の範囲第１項記載の基板。
  5. （５）前記ガラス膜が前記窒化硼素の比誘電率とほぼ等
    しい比誘電率を有する特許請求の範囲第１項記載の基板
    。
  6. （６）前記ガラス膜が前記窒化硼素とほぼ等しい線熱膨
    張係数を有する特許請求の範囲第１項記載の基板。
  7. （７）窒化硼素から寿る、２つの大きな表面を有するプ
    レートを作製する工程と、前記２つの面のうちの少なく
    とも１つの表面上にガラス膜を付着形成する工程を具備
    することを特徴とするマイクロ波回路用基板の製造方法
    。
  8. （８）前記ガラス膜に金属蒸着を施す工程を具備する特
    許請求の範囲第７項記載の製造方法。
  9. （９）　　前記ガラス膜が前記表面上にスクリーン蒸着
    法により付着形成され、その後７００℃〜１３００℃の
    範囲内の温度で加熱される特許請求の範囲第７項記載の
    製造方法。 ０１　　前記ガラス膜が前記表面上にカッ−１”ス・ぐ
    ツタリング法により真空中で付着形成される特許請求の
    範囲第７項記載の製造方法。 ０１）　　前記ガラス膜が前記表面上に化学気相蒸着法
    により付着形成される特許請求の範囲第７項記載の製造
    方法。
JP58066346A 1982-04-16 1983-04-16 マイクロ波回路用基板およびその製造方法 Granted JPS58212940A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8206599 1982-04-16
FR8206599A FR2525391B1 (fr) 1982-04-16 1982-04-16 Substrat pour circuit electronique fonctionnant dans la gamme des hyperfrequences, et procede de metallisation de ce substrat

Publications (2)

Publication Number Publication Date
JPS58212940A true JPS58212940A (ja) 1983-12-10
JPH0447978B2 JPH0447978B2 (ja) 1992-08-05

Family

ID=9273094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58066346A Granted JPS58212940A (ja) 1982-04-16 1983-04-16 マイクロ波回路用基板およびその製造方法

Country Status (5)

Country Link
US (1) US4440828A (ja)
EP (1) EP0093633B1 (ja)
JP (1) JPS58212940A (ja)
DE (1) DE3363722D1 (ja)
FR (1) FR2525391B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63196817A (ja) * 1987-02-10 1988-08-15 Nikon Corp 磁気エンコ−ダ用磁気ヘツド
JP2010153927A (ja) * 2002-05-23 2010-07-08 Schott Ag 高周波用途のためのガラス材料

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3201563A1 (de) * 1982-01-20 1983-07-28 Elektroschmelzwerk Kempten GmbH, 8000 München Dichte formkoerper aus polykristallinem, hexagonalem bornitrid und verfahren zu ihrer herstellung durch isostatisches heisspressen
GB2156593B (en) * 1984-03-28 1987-06-17 Plessey Co Plc Through hole interconnections
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
FR2620443B1 (fr) * 1987-09-11 1989-12-22 Rhone Poulenc Chimie Nouveaux composes a base de nitrure de bore
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
US8337950B2 (en) * 2007-06-19 2012-12-25 Applied Materials, Inc. Method for depositing boron-rich films for lithographic mask applications
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB357510A (en) * 1929-09-16 1931-09-14 Sandor Just Improved electric insulators
US3564565A (en) * 1964-05-05 1971-02-16 Texas Instruments Inc Process for adherently applying boron nitride to copper and article of manufacture
GB1474902A (en) * 1973-08-30 1977-05-25 Post Office Semiconductor devices
US4096297A (en) * 1973-11-19 1978-06-20 Raytheon Company Isotropic boron nitride and method of making same
US4067041A (en) * 1975-09-29 1978-01-03 Hutson Jearld L Semiconductor device package and method of making same
US4360578A (en) * 1981-01-23 1982-11-23 The United States Of America As Represented By The Department Of Energy Method of enhancing the wettability of boron nitride for use as an electrochemical cell separator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63196817A (ja) * 1987-02-10 1988-08-15 Nikon Corp 磁気エンコ−ダ用磁気ヘツド
JP2010153927A (ja) * 2002-05-23 2010-07-08 Schott Ag 高周波用途のためのガラス材料

Also Published As

Publication number Publication date
FR2525391A1 (fr) 1983-10-21
FR2525391B1 (fr) 1985-09-13
DE3363722D1 (en) 1986-07-03
EP0093633B1 (fr) 1986-05-28
US4440828A (en) 1984-04-03
JPH0447978B2 (ja) 1992-08-05
EP0093633A1 (fr) 1983-11-09

Similar Documents

Publication Publication Date Title
US5958807A (en) Low dielectric loss glass ceramic compositions
US3812442A (en) Ceramic inductor
EP0011406B1 (en) Multilayer circuit board, and method of making it
EP0265340B1 (en) Multilayer ceramic copper circuit board
EP0281220B1 (en) Composite substrate for integrated circuits
CA2048558A1 (en) Low dielectric inorganic composition for multilayer ceramic package
JP3033972B2 (ja) アルミナ多層配線基板及びその製造方法
US4748136A (en) Ceramic-glass-metal composite
JPS58212940A (ja) マイクロ波回路用基板およびその製造方法
JPH0492497A (ja) 銀系配線セラミック基板
US3609482A (en) Bismuth titanate film capacitor and method of manufacture
US5744232A (en) Low loss, thick film metallizations for multilayer microwave packaging
JPS63124555A (ja) 半導体装置用基板
US4927711A (en) Hybrid circuits and thick film dielectrics used therein
US3832192A (en) Ceramic dielectric porcelains
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP2001015878A (ja) 高周波用配線基板およびその製造方法
JPS58103156A (ja) 半導体素子塔載用基板
JPH0665210B2 (ja) 基板の製造方法
JP3420450B2 (ja) 半導体素子収納用パッケージ
JPS60171781A (ja) 低誘電率多層基板の製造方法
JPS62246202A (ja) 低温度焼成セラミツク
Dummer Integrated electronics ߞa historical introduction
JP3439962B2 (ja) 半導体素子収納用パッケージ
JPH0416039B2 (ja)