JP3420450B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3420450B2 JP3420450B2 JP32040696A JP32040696A JP3420450B2 JP 3420450 B2 JP3420450 B2 JP 3420450B2 JP 32040696 A JP32040696 A JP 32040696A JP 32040696 A JP32040696 A JP 32040696A JP 3420450 B2 JP3420450 B2 JP 3420450B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- thermal expansion
- package
- linear thermal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Compositions Of Oxide Ceramics (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子などの半導体素子を収納する半導体素子収納用パッケ
ージに関する。 【０００２】 【従来の技術】従来から、半導体集積回路素子などの半
導体素子は、パッケージに収納された状態でプリント配
線基板などに実装される。高い信頼性が要求される用途
では、図１に示すようなセラミック材を電気絶縁材料と
して形成されるパッケージが使用されている。 【０００３】図１は、絶縁基体１と蓋体２とで、半導体
素子３を収納して、フラット型のパッケージ４を形成し
ている状態を示す。絶縁基体１は、一般にアルミナセラ
ミックスなどの無機電気絶縁材料から成り、タングステ
ン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属粉末から
成る複数個のメタライズ配線層５が、電気絶縁材料の焼
結過程で同時に生成される。メタライズ配線層５には、
ニッケルメッキ、金メッキなどが施され、半導体素子３
に形成されるボンディングパッドとの間でボンディング
ワイヤ６による電気的接続が行われる。メタライズ配線
層５の一部はパッケージ４の外部に露出し、外部リード
端子７がロウ材８を介して接合される。絶縁基体１に半
導体素子３を収納し、ボンディングワイヤ６による電気
的接続が終了すると、絶縁基体１の表面に設けられてい
るメタライズ層９を利用して蓋体２がロウ材１０で接合
され、半導体素子３を収納する絶縁基体１の凹所１１が
外部に対して気密に封止される。なお半導体素子３は、
絶縁基体１の凹所１１の底面にガラス、樹脂あるいはハ
ンダなどの接合層１２によって固定される。 【０００４】半導体素子３は大気と接触するのを防止す
るために、気密封止を確実に行う必要がある。このた
め、絶縁基体１と蓋体２との間で、線熱膨張係数に差が
あると、熱応力が発生し、ロウ材１０などの接合部や絶
縁基体１に微小なクラックが形成され、パッケージ４の
気密性が劣化して信頼性が低下する恐れがある。このた
め、蓋体２としては、絶縁基体１の主成分であるアルミ
ナセラミックスの線熱膨張係数に近い線熱膨張係数を有
する４２アロイなどの鉄ニッケル合金やコバールと称さ
れる鉄・ニッケル・コバルト合金が材料として使用され
ている。 【０００５】 【発明が解決しようとする課題】図１に示すような半導
体素子３を収納するパッケージ４では、蓋体２として４
２合金やコバールなどを材料として使用しているけれど
も、これらは強磁性体であるニッケル・コバルトを含ん
でいるため、外部から磁化されやすく、パッケージ４の
周囲に存在している磁束が通りやすく、蓋体２の周辺で
は磁束密度が高くなってしまい、半導体素子３も蓋体２
によって高められる磁束の影響を受けることになる。近
年半導体素子３は、特にＬＳＩと呼ばれる大規模集積回
路素子などで、省電力化が進められ、電源電圧が低くな
る傾向がある。さらに、パッケージ４全体が一層小型化
されることも要望され、蓋体２と半導体素子３との間の
距離も小さくなっている。このため、蓋体２によってパ
ッケージ４の周囲の磁束が半導体素子３上に集中する
と、磁束の変化によって半導体素子３内に誘起される電
圧がノイズとなり、特に電源電圧が低い場合に誤動作し
やすくなってしまう。 【０００６】半導体集積回路素子としての省電力化の背
景には、最近のモービルタイプの電子機器の普及で、バ
ッテリを電源として長時間使用することができることを
目的として、低電圧で作動する半導体集積回路への要求
が存在する。低電圧で作動する半導体集積回路では、電
源ノイズの影響が大きくなってしまう。すなわち、５Ｖ
の電圧で１Ｖまでのノイズの耐性、すなわち２０％まで
のノイズの耐性がある場合に、３Ｖの駆動電圧で１Ｖの
ノイズが入れば、２０％のノイズの耐性限界を越えて誤
動作する可能性が大きくなる。 【０００７】本発明の目的は、外部からの磁界の変化に
よるノイズの影響が少ない半導体素子収納用パッケージ
を提供することである。 【０００８】 【課題を解決するための手段】本発明は、絶縁基体と蓋
体とから成り、内部に半導体素子を収納するための空所
を有する半導体素子収納用パッケージであって、前記蓋
体は、銅もしくは銅を主成分とする金属で形成され、前
記絶縁基体は、酸化リチウム（Ｌｉ2Ｏ）を５〜３０重
量％含有するリチウム珪酸ガラスを２０〜８０体積％
と、４０〜４００℃における線熱膨張係数が８ｐｐｍ／
℃以上であるフィラーを８０〜２０体積％との割合で含
む成形体を、焼成して得られる焼結体から成る、４０〜
４００℃における線熱膨張係数が１０〜２０ｐｐｍ／℃
のセラミック材で形成されることを特徴とする半導体素
子収納用パッケージである。 【０００９】また絶縁基体のセラミック材は、線熱膨張
係数が８ｐｐｍ／℃以上であるフィラーとリチウム珪酸
ガラスとを含むので、線熱膨張係数が４０〜４００℃に
おいて１０〜２０ｐｐｍ／℃となって、蓋体として使用
する銅もしくは銅を主成分とする金属との線熱膨張係数
の差が小さくなり、蓋体で絶縁基体を気密に封止したと
きの熱応力が小さくなって、封止部分の信頼性を高くす
ることができる。 【００１０】 【発明の実施の形態】本発明の実施の一形態の概略的な
構成を、図１を用いて示す。基本的な形状は、従来から
のパッケージと同等である。絶縁基体１は、４０〜４０
０℃の温度範囲における線熱膨張係数が１０〜２０ｐｐ
ｍ／℃のセラミック材、たとえばリチウム珪酸ガラス
と、線熱膨張係数が４０〜４００℃で８ｐｐｍ／℃以上
であるフィラーとを焼成して得られる焼結体である。蓋
体２は、銅または銅を主成分とする金属である。このよ
うな蓋体２の線熱膨張係数は、銅の線熱膨張係数である
１７ｐｐｍ／℃である。絶縁基体１が一般的なアルミナ
セラミックス等の場合は、線熱膨張係数が約７ｐｐｍ／
℃となるので、蓋体２が銅である場合に線熱膨張係数の
差が大きく、熱応力が発生しやすい。本実施形態では絶
縁基体１と蓋体２との間の線熱膨張係数の差が小さくな
り、温度変化に対して発生する熱応力が小さくなる。 【００１１】ＬＳＩなどの半導体素子３は、絶縁基体１
と蓋体２とから成るパッケージ４内に気密封止され、周
囲の環境の影響から保護される。半導体素子３は、絶縁
基体１に形成されているメタライズ配線層５に対し、ボ
ンディングワイヤ６を介して電気的に接続される。メタ
ライズ配線層５に対し、パッケージ４の外部で外部リー
ド端子７がロウ材８によって接合される。蓋体２は、絶
縁基体１の表面のメタライズ層９にロウ材１０によって
接合される。蓋体２による絶縁基体１の気密封止は、絶
縁基体１の凹所１１に半導体素子３を接合層１２を介し
て固定し、ボンディングワイヤ６を用いてメタライズ配
線層５との間で電気的接続を終了した後、行われる。 【００１２】図１に示すように、半導体素子３を内部に
収納したフラット型のパッケージ４は、プリント配線基
板などに実装されて使用される。プリント配線基板に、
他の電子部品とともにハンダなどで接合される際に、４
００℃程度まで加熱される可能性がある。このため、絶
縁基体１と蓋体２とは、４０〜４００℃の温度範囲で、
線熱膨張係数の差が小さいことが望ましい。パッケージ
４を構成する絶縁基体１と蓋体２とのうち、蓋体２とし
て銅あるいは銅を主成分とする金属を使用する場合は、
前述のようにその線熱膨張係数は１７ｐｐｍ／℃である
ので、絶縁基体１としては、その温度範囲で線熱膨張係
数が１０〜２０ｐｐｍ／℃程度のセラミック材料を用い
ることが好ましい。このようなセラミック材料として、
リチウム珪酸ガラス２０〜８０体積％と、４０〜４００
℃における線熱膨張係数が８ｐｐｍ／℃以上のフィラー
８０〜２０体積％とを含む成形体を焼成して成る焼結体
によって形成するいわゆるガラスセラミック焼結体が好
適に用いられる。 【００１３】前記リチウム珪酸ガラスとしては、たとえ
ば ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3 ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−ＭｇＯ−ＴｉＯ2 ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−ＭｇＯ−Ｎａ2Ｏ−Ｆ ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−Ｋ2Ｏ−Ｎａ2Ｏ−ＺｎＯ ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−Ｋ2Ｏ−Ｐ2Ｏ5 ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−Ｋ2Ｏ−Ｐ2Ｏ5−ＺｎＯ
−Ｎａ2Ｏ ＳｉＯ2−Ｌｉ2Ｏ−ＭｇＯ ＳｉＯ2−Ｌｉ2Ｏ−ＺｎＯ 等の組成物が挙げられ、このうち、酸化珪素（ＳｉＯ
2 ）は、リチウム珪酸を形成するために必須の成分であ
り、ガラス全量中６０〜８５重量％の割合で存在する。
ＳｉＯ2とＬｉ2Ｏとの合量がガラス全量中６５〜９５重
量％であることが、リチウム珪酸結晶を析出させる上で
望ましい。 【００１４】また、４０〜４００℃における線熱膨張係
数が８ｐｐｍ／℃以上であるフィラーとしては、表１に
挙げたものが好適に使用される。 【００１５】 【表１】 【００１６】さらにリチウム珪酸ガラスの成分量を２０
〜８０体積％、フィラーの成分量を２０〜８０体積％の
範囲とするのは、セラミック材料の４０〜４００℃にお
ける線熱膨張係数を１０〜２０ｐｐｍ／℃の範囲に制御
するとともに、焼成温度を下げるためであり、リチウム
珪酸ガラスの成分量が２０体積％より少ない、言い換え
ればフィラーが８０体積％より多いと液相焼結すること
ができずに高温で焼成する必要があり、またリチウム珪
酸ガラスが８０体積％より多い、言い換えるとフィラー
が２０体積％より少ないと、セラミック材料の特性がリ
チウム珪酸ガラスの特性に大きく依存していまい、線熱
膨張係数を所定値に制御するのが困難となるとともに、
原料のコストも高くなってしまうからである。 【００１７】またリチウム珪酸ガラスでは、酸化リチウ
ム（Ｌｉ2Ｏ）を５〜３０重量％、特に５〜２０重量％
の割合で含有することが重要である。このようなリチウ
ム珪酸ガラスを用いることによって、高い線熱膨張係数
を有するリチウム珪酸を析出させることができる。な
お、酸化リチウムの含有量が５重量％より小さいと、焼
成時にリチウム珪酸の結晶の生成量が少なくなってしま
い、高い線熱膨張係数を得ることができない。酸化リチ
ウムの含有量が３０重量％より大きいと、電気絶縁体と
しての誘電正接が１００×１０-4を超えるため、基板と
しての特性が劣化してしまう。またこのガラス中には鉛
（Ｐｂ）を実質的に含まないことが望ましい。鉛は毒性
を有するため製造工程中での被毒を防止するための格別
な装置および管理を必要とするために、焼結体を安価に
製造することができなくなるためである。鉛が不純物と
して不可避的に混入する場合を考慮すると、鉛の含有量
は０．０５重量％以下であることが望ましい。 【００１８】さらに、リチウム珪酸ガラスの屈伏点を、
４００〜８００℃、特に４００〜６５０℃としておくこ
とが望ましい。これはリチウム珪酸ガラスおよびフィラ
ーから成る成形体を形成する場合、有機樹脂バインダー
を混合しているが、焼成時に前記有機樹脂バインダーを
効率良く除去するためである。屈伏点が４００℃より低
いと、成形体の緻密化が低温で開始するために、有機樹
脂バインダーが分解揮散できなくなり、有機樹脂バイン
ダー成分が残留して特性に影響を及ぼす結果となる。一
方、屈伏点が８００℃より高いと、リチウム珪酸ガラス
の量を多くしないと結晶しにくくなるため高価なリチウ
ム珪酸ガラスを大量に必要とすることになり、焼結体の
コストが高くなってしまう。 【００１９】フィラーは、リチウム珪酸ガラスの屈伏点
に応じ、その量を適宜調整することが望ましい。すわな
ち、リチウム珪酸ガラスの屈伏点が４００〜６５０℃と
低い場合は、低温での焼結性が高まるためフィラーの含
有量は５０〜８０体積％と比較的多く配合することがで
きる。これに対して、リチウム珪酸ガラスの屈伏点が６
５０〜８００℃と高い場合は、焼結性が低下するためフ
ィラーの含有量は２０〜５０体積％と比較的少なく配合
することが望ましい。 【００２０】リチウム珪酸ガラスは、フィラー無添加で
は収縮開始温度が７００℃以下となり、８５０℃以上で
は溶融してしまう。フィラーを２０〜８０体積％の割合
で混合することによって、焼成温度を上昇させ結晶の析
出とフィラーを液相焼結させるための液相の形成とを行
うことができる。また原料コストを下げるためには、高
価な結晶性ガラスの含有量を減少させることが好まし
い。 【００２１】リチウム珪酸ガラスとフィラーとの混合物
は、成形のための有機樹脂バインダーを添加した後、所
望の成形手段、たとえばドクターブレード、圧延法、金
型プレス等によってシート状など任意の形状に成形さ
れ、焼成に供される。 【００２２】焼成に当たっては、まず成形のために配合
した有機樹脂バインダー成分を除去する。有機樹脂バイ
ンダーの除去は、７００℃前後の大気雰囲気中で行われ
る。成形体の収縮開始温度は７００〜８５０℃程度であ
ることが望ましい。収縮開始温度がこれより低いと有機
樹脂バインダーの除去が困難となるので、成形体中のリ
チウム珪酸ガラスの特性、特に屈伏点を制御することが
重要である。焼成は、８５０〜１３００℃の酸化性雰囲
気中で行われ、相対密度９０％以上まで気密化される。
このときの焼成温度が８５０℃より低いと、緻密化する
ことができない。 【００２３】このようにして製造される焼結体中には、
リチウム珪酸ガラスから生成される結晶相、リチウム珪
酸ガラスとフィラーとの反応によって生成する結晶相、
あるいはフィラーが分解して生成する結晶相等が存在
し、これらの結晶相の粒界にガラス相が存在して焼結体
の線熱膨張係数が４０〜４００℃において１０〜２０ｐ
ｐｍ／℃となる。 【００２４】なお、前記酸化リチウム（Ｌｉ2Ｏ ）を５
〜３０重量％含有するリチウム珪酸ガラス２０〜８０体
積％と、４０〜４００℃における線熱膨張係数が８ｐｐ
ｍ／℃以上であるフィラーを８０〜２０体積％の割合で
含む成形体を焼成して得られる焼結体から成る４０〜４
００℃における線熱膨張係数が１０〜２０ｐｐｍ／℃の
セラミック材は、その焼成温度が従来のアルミナセラミ
ックスに比べて低いことから、メタライズ配線層５を従
来のタングステン（Ｗ）やモリブデン（Ｍｏ）等の電気
抵抗率が５．４μΩ・ｃｍ（２０℃）以上の高融点金属
粉末にかえて、電気抵抗率が２．５μΩ・ｃｍ（２０
℃）以下の低融点の銅（Ｃｕ）や銀（Ａｇ）、金（Ａ
ｕ）を使用することができる。かかる銅（Ｃｕ）や銀
（Ａｇ）、金（Ａｕ）でメタライズ配線層５を形成する
と、銅（Ｃｕ）や銀（Ａｇ）等の電気抵抗率が低いこと
からメタライズ配線層５を信号が伝播した際、メタライ
ズ配線層５で信号が大きく減衰することはなく、良好に
伝播させることができる。 【００２５】また前記セラミック材は、その比誘電率が
７．５（室温１ＭＨｚ）であり、従来のアルミナセラミ
ックスの比誘電率（１０〜１１：室温１ＭＨｚ）より低
いことから、メタライズ配線層５を伝播する信号の伝播
速度を従来に比し極めて速いものとなすこともでき、こ
れによってメタライズ配線層５を介して半導体素子３に
信号を高速で出し入れし、半導体素子３を高速駆動させ
ることもできる。 【００２６】以上説明したようなセラミック材を絶縁基
板として製造するためには、リチウム珪酸ガラスとフィ
ラーから成る原料粉末に適切な有機樹脂バインダーや可
塑剤、溶剤を添加混合して泥漿物を作るとともに、その
泥漿物に対し、ドクターブレード法やカレンダロール法
を用いてグリーンシートを形成する。さらにメタライズ
配線層やワイヤボンディング用の接続パッドとして、
銅、銀あるいは金などの金属粉末に有機樹脂バインダ
ー、可塑剤および溶剤を添加混合して形成する金属ペー
ストを、グリーンシート上にスクリーン印刷法などによ
って所定パターンを形成するように印刷して塗布する。
場合によっては、グリーンシートに適当な打抜き加工を
施して、スルーホールを形成し、このスルーホール内に
も金属ペーストを充填する。これらのグリーンシートを
複数枚積層し、グリーンシートと金属ペーストとを同時
焼成することによって、図１に示すような多層構造のパ
ッケージ４を得ることができる。 【００２７】図２は、本発明の実施の他の形態の概略的
な構成を示す。本実施形態では、前述のようなセラミッ
ク材による絶縁基体２１と銅もしくは銅を主成分とする
金属による蓋体２２とを組合わせ、半導体集積回路素子
２３を収納するボールグリッドアレイ（ＢＧＡ）型のパ
ッケージ２４を構成する。半導体素子２３は、絶縁基体
２１に形成されているメタライズ配線層２５に、バンプ
２６によってフェースボンディング方式で電気的に接続
される。メタライズ配線層２５は、パッケージ２４の外
部でグリッド状に配列されるボール２７に接続される。
蓋体２２と半導体集積回路素子２３との間には、樹脂層
２８が充填され、蓋体２２と絶縁基体２３との間を気密
に封止する。このようなパッケージ２４においても、絶
縁基体２１と銅もしくは銅を主成分とする金属による蓋
体２２との間の線熱膨張係数の差が小さいので、熱応力
を小さくすることができる。 【００２８】なお、図１および図２の実施形態では、フ
ラット型およびＢＧＡ型のパッケージについて本発明を
それぞれ実施しているけれども、他の型のパッケージに
ついても同様に実施することができる。 【００２９】 【実施例】以下本発明の絶縁基体１，２１のセラミック
材を、さらに具体的な例で説明する。リチウム珪酸ガラ
スとしては、次の２種のガラスを準備する。 重量比率で７４％ＳｉＯ2−１４％Ｌｉ2Ｏ−４％Ａｌ
2Ｏ3−２％Ｐ2Ｏ5−２％Ｋ2Ｏ−２％ＺｎＯ−２％Ｎａ2
Ｏ（Ｐｂ含有量５０ｐｐｍ以下、屈伏点４８０℃） 重量比率で７８％ＳｉＯ2−１０％Ｌｉ2Ｏ−４％Ａｌ
2Ｏ3−２％Ｐ2Ｏ5−５％Ｋ2Ｏ−１％Ｎａ2Ｏ（Ｐｂ含有
量５０ｐｐｍ以下、屈伏点７８０℃） これらの２種のガラスに対して、前述の表１に示したフ
ィラー成分を組合わせ、得られる焼結体に対し、４０〜
４００℃の線熱膨張係数や他の物性値を測定した結果を
次の表２に示す。 【００３０】 【表２】 【００３１】誘電損失は、焼結体を直径６０ｍｍ、厚さ
２ｍｍに加工し、ＪＩＳＣ２１４１の手法で、ＬＣＲメ
ータ（Ｙ．Ｈ．Ｐ．社製４２８４Ａ型）を用いて求め、
また比誘電率はＬＣＲメータを用いて１ＭＨｚ、１．０
Ｖｒｍｓの条件で２５℃における静電容量を測定し、こ
の静電容量から２５℃における比誘電率を算出した。ま
たメタライズ配線層として銅（Ｃｕ）を同時焼成により
被着形成し、メタライズ配線層の剥離、溶融、焼結不良
などについての評価も行った。 【００３２】なお、評価のためのサンプルは、表２に示
す各原料組成物を用いて、溶媒としてのトルエンとイソ
プロピルアルコール、バインダとしてのアクリル樹脂、
可塑剤としてのＤＢＰ（ジブチルフタレート）を用い
て、ドクターブレード法により厚み５００μｍのグリー
ンシート成形体を作成し、その表面にＣｕメタライズ配
線用金属ペーストをスクリーン印刷法に基づいて塗布し
た。そして次にこれを７００℃でＮ2＋Ｓ2Ｏ雰囲気中で
脱バインダ処理し、各焼成温度で窒素雰囲気中でメタラ
イズ配線層と絶縁基板とを同時に焼成し、パッケージ用
の配線基板を作成した。 【００３３】本実施例によるセラミック材は、線熱膨張
係数が１０〜２０ｐｐｍ／℃の範囲であるので、蓋体と
して使用する銅もしくは銅を主成分とする金属との線熱
膨張係数の差が小さくなり、蓋体で絶縁基体を気密に封
止したときの熱応力が小さく、封止部分の信頼性を高く
することができる。 【００３４】また、本実施例によるセラミック材は、焼
結温度がアルミナセラミックなどと比較して低くなるの
で、メタライズ配線層にＣｕなどの導電率の高い金属を
用いることができる。アルミナセラミックなどでは、焼
結温度が高いので、メタライズ配線層にはモリブデン
（Ｍｏ）やタングステン（Ｗ）などの高融点金属材料を
用いる必要があり、導電性はあまり大きくないので、電
気抵抗値が高くなり、半導体集積回路素子に対する信号
の伝達の際の損失が大きくなる。本実施例では、銅をメ
タライズ配線層に使用することができるので、メタライ
ズ配線層の電気抵抗値が小さくなり、信号の減衰量も減
少する。 【００３５】 【発明の効果】以上のように本発明によれば、蓋体を磁
性のほとんどない銅もしくは銅を主成分とする金属で形
成し、絶縁基体を蓋体との間で線熱膨張係数の差が小さ
いセラミック材で形成するので、外部の磁界の影響によ
るノイズの影響が少なくなり、気密封止の信頼性を高く
することができる。 【００３６】また絶縁基体に使用されるセラミック材の
線熱膨張係数を蓋体としての銅もしくは銅を主成分とす
る金属に近付けることができ、半導体収納用パッケージ
の非磁性化と気密封止の信頼性向上とを図ることができ
る。 【００３７】またリチウム珪酸ガラスとフィラーとを組
合わせて、線熱膨張係数が蓋体としての銅もしくは銅を
主成分とする金属に近い絶縁基体を形成することができ
るので、非磁性の蓋体によるノイズ低減と、蓋体と絶縁
基体との間の熱応力の低減による気密封止の信頼性向上
とを図ることができる。
子などの半導体素子を収納する半導体素子収納用パッケ
ージに関する。 【０００２】 【従来の技術】従来から、半導体集積回路素子などの半
導体素子は、パッケージに収納された状態でプリント配
線基板などに実装される。高い信頼性が要求される用途
では、図１に示すようなセラミック材を電気絶縁材料と
して形成されるパッケージが使用されている。 【０００３】図１は、絶縁基体１と蓋体２とで、半導体
素子３を収納して、フラット型のパッケージ４を形成し
ている状態を示す。絶縁基体１は、一般にアルミナセラ
ミックスなどの無機電気絶縁材料から成り、タングステ
ン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属粉末から
成る複数個のメタライズ配線層５が、電気絶縁材料の焼
結過程で同時に生成される。メタライズ配線層５には、
ニッケルメッキ、金メッキなどが施され、半導体素子３
に形成されるボンディングパッドとの間でボンディング
ワイヤ６による電気的接続が行われる。メタライズ配線
層５の一部はパッケージ４の外部に露出し、外部リード
端子７がロウ材８を介して接合される。絶縁基体１に半
導体素子３を収納し、ボンディングワイヤ６による電気
的接続が終了すると、絶縁基体１の表面に設けられてい
るメタライズ層９を利用して蓋体２がロウ材１０で接合
され、半導体素子３を収納する絶縁基体１の凹所１１が
外部に対して気密に封止される。なお半導体素子３は、
絶縁基体１の凹所１１の底面にガラス、樹脂あるいはハ
ンダなどの接合層１２によって固定される。 【０００４】半導体素子３は大気と接触するのを防止す
るために、気密封止を確実に行う必要がある。このた
め、絶縁基体１と蓋体２との間で、線熱膨張係数に差が
あると、熱応力が発生し、ロウ材１０などの接合部や絶
縁基体１に微小なクラックが形成され、パッケージ４の
気密性が劣化して信頼性が低下する恐れがある。このた
め、蓋体２としては、絶縁基体１の主成分であるアルミ
ナセラミックスの線熱膨張係数に近い線熱膨張係数を有
する４２アロイなどの鉄ニッケル合金やコバールと称さ
れる鉄・ニッケル・コバルト合金が材料として使用され
ている。 【０００５】 【発明が解決しようとする課題】図１に示すような半導
体素子３を収納するパッケージ４では、蓋体２として４
２合金やコバールなどを材料として使用しているけれど
も、これらは強磁性体であるニッケル・コバルトを含ん
でいるため、外部から磁化されやすく、パッケージ４の
周囲に存在している磁束が通りやすく、蓋体２の周辺で
は磁束密度が高くなってしまい、半導体素子３も蓋体２
によって高められる磁束の影響を受けることになる。近
年半導体素子３は、特にＬＳＩと呼ばれる大規模集積回
路素子などで、省電力化が進められ、電源電圧が低くな
る傾向がある。さらに、パッケージ４全体が一層小型化
されることも要望され、蓋体２と半導体素子３との間の
距離も小さくなっている。このため、蓋体２によってパ
ッケージ４の周囲の磁束が半導体素子３上に集中する
と、磁束の変化によって半導体素子３内に誘起される電
圧がノイズとなり、特に電源電圧が低い場合に誤動作し
やすくなってしまう。 【０００６】半導体集積回路素子としての省電力化の背
景には、最近のモービルタイプの電子機器の普及で、バ
ッテリを電源として長時間使用することができることを
目的として、低電圧で作動する半導体集積回路への要求
が存在する。低電圧で作動する半導体集積回路では、電
源ノイズの影響が大きくなってしまう。すなわち、５Ｖ
の電圧で１Ｖまでのノイズの耐性、すなわち２０％まで
のノイズの耐性がある場合に、３Ｖの駆動電圧で１Ｖの
ノイズが入れば、２０％のノイズの耐性限界を越えて誤
動作する可能性が大きくなる。 【０００７】本発明の目的は、外部からの磁界の変化に
よるノイズの影響が少ない半導体素子収納用パッケージ
を提供することである。 【０００８】 【課題を解決するための手段】本発明は、絶縁基体と蓋
体とから成り、内部に半導体素子を収納するための空所
を有する半導体素子収納用パッケージであって、前記蓋
体は、銅もしくは銅を主成分とする金属で形成され、前
記絶縁基体は、酸化リチウム（Ｌｉ2Ｏ）を５〜３０重
量％含有するリチウム珪酸ガラスを２０〜８０体積％
と、４０〜４００℃における線熱膨張係数が８ｐｐｍ／
℃以上であるフィラーを８０〜２０体積％との割合で含
む成形体を、焼成して得られる焼結体から成る、４０〜
４００℃における線熱膨張係数が１０〜２０ｐｐｍ／℃
のセラミック材で形成されることを特徴とする半導体素
子収納用パッケージである。 【０００９】また絶縁基体のセラミック材は、線熱膨張
係数が８ｐｐｍ／℃以上であるフィラーとリチウム珪酸
ガラスとを含むので、線熱膨張係数が４０〜４００℃に
おいて１０〜２０ｐｐｍ／℃となって、蓋体として使用
する銅もしくは銅を主成分とする金属との線熱膨張係数
の差が小さくなり、蓋体で絶縁基体を気密に封止したと
きの熱応力が小さくなって、封止部分の信頼性を高くす
ることができる。 【００１０】 【発明の実施の形態】本発明の実施の一形態の概略的な
構成を、図１を用いて示す。基本的な形状は、従来から
のパッケージと同等である。絶縁基体１は、４０〜４０
０℃の温度範囲における線熱膨張係数が１０〜２０ｐｐ
ｍ／℃のセラミック材、たとえばリチウム珪酸ガラス
と、線熱膨張係数が４０〜４００℃で８ｐｐｍ／℃以上
であるフィラーとを焼成して得られる焼結体である。蓋
体２は、銅または銅を主成分とする金属である。このよ
うな蓋体２の線熱膨張係数は、銅の線熱膨張係数である
１７ｐｐｍ／℃である。絶縁基体１が一般的なアルミナ
セラミックス等の場合は、線熱膨張係数が約７ｐｐｍ／
℃となるので、蓋体２が銅である場合に線熱膨張係数の
差が大きく、熱応力が発生しやすい。本実施形態では絶
縁基体１と蓋体２との間の線熱膨張係数の差が小さくな
り、温度変化に対して発生する熱応力が小さくなる。 【００１１】ＬＳＩなどの半導体素子３は、絶縁基体１
と蓋体２とから成るパッケージ４内に気密封止され、周
囲の環境の影響から保護される。半導体素子３は、絶縁
基体１に形成されているメタライズ配線層５に対し、ボ
ンディングワイヤ６を介して電気的に接続される。メタ
ライズ配線層５に対し、パッケージ４の外部で外部リー
ド端子７がロウ材８によって接合される。蓋体２は、絶
縁基体１の表面のメタライズ層９にロウ材１０によって
接合される。蓋体２による絶縁基体１の気密封止は、絶
縁基体１の凹所１１に半導体素子３を接合層１２を介し
て固定し、ボンディングワイヤ６を用いてメタライズ配
線層５との間で電気的接続を終了した後、行われる。 【００１２】図１に示すように、半導体素子３を内部に
収納したフラット型のパッケージ４は、プリント配線基
板などに実装されて使用される。プリント配線基板に、
他の電子部品とともにハンダなどで接合される際に、４
００℃程度まで加熱される可能性がある。このため、絶
縁基体１と蓋体２とは、４０〜４００℃の温度範囲で、
線熱膨張係数の差が小さいことが望ましい。パッケージ
４を構成する絶縁基体１と蓋体２とのうち、蓋体２とし
て銅あるいは銅を主成分とする金属を使用する場合は、
前述のようにその線熱膨張係数は１７ｐｐｍ／℃である
ので、絶縁基体１としては、その温度範囲で線熱膨張係
数が１０〜２０ｐｐｍ／℃程度のセラミック材料を用い
ることが好ましい。このようなセラミック材料として、
リチウム珪酸ガラス２０〜８０体積％と、４０〜４００
℃における線熱膨張係数が８ｐｐｍ／℃以上のフィラー
８０〜２０体積％とを含む成形体を焼成して成る焼結体
によって形成するいわゆるガラスセラミック焼結体が好
適に用いられる。 【００１３】前記リチウム珪酸ガラスとしては、たとえ
ば ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3 ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−ＭｇＯ−ＴｉＯ2 ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−ＭｇＯ−Ｎａ2Ｏ−Ｆ ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−Ｋ2Ｏ−Ｎａ2Ｏ−ＺｎＯ ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−Ｋ2Ｏ−Ｐ2Ｏ5 ＳｉＯ2−Ｌｉ2Ｏ−Ａｌ2Ｏ3−Ｋ2Ｏ−Ｐ2Ｏ5−ＺｎＯ
−Ｎａ2Ｏ ＳｉＯ2−Ｌｉ2Ｏ−ＭｇＯ ＳｉＯ2−Ｌｉ2Ｏ−ＺｎＯ 等の組成物が挙げられ、このうち、酸化珪素（ＳｉＯ
2 ）は、リチウム珪酸を形成するために必須の成分であ
り、ガラス全量中６０〜８５重量％の割合で存在する。
ＳｉＯ2とＬｉ2Ｏとの合量がガラス全量中６５〜９５重
量％であることが、リチウム珪酸結晶を析出させる上で
望ましい。 【００１４】また、４０〜４００℃における線熱膨張係
数が８ｐｐｍ／℃以上であるフィラーとしては、表１に
挙げたものが好適に使用される。 【００１５】 【表１】 【００１６】さらにリチウム珪酸ガラスの成分量を２０
〜８０体積％、フィラーの成分量を２０〜８０体積％の
範囲とするのは、セラミック材料の４０〜４００℃にお
ける線熱膨張係数を１０〜２０ｐｐｍ／℃の範囲に制御
するとともに、焼成温度を下げるためであり、リチウム
珪酸ガラスの成分量が２０体積％より少ない、言い換え
ればフィラーが８０体積％より多いと液相焼結すること
ができずに高温で焼成する必要があり、またリチウム珪
酸ガラスが８０体積％より多い、言い換えるとフィラー
が２０体積％より少ないと、セラミック材料の特性がリ
チウム珪酸ガラスの特性に大きく依存していまい、線熱
膨張係数を所定値に制御するのが困難となるとともに、
原料のコストも高くなってしまうからである。 【００１７】またリチウム珪酸ガラスでは、酸化リチウ
ム（Ｌｉ2Ｏ）を５〜３０重量％、特に５〜２０重量％
の割合で含有することが重要である。このようなリチウ
ム珪酸ガラスを用いることによって、高い線熱膨張係数
を有するリチウム珪酸を析出させることができる。な
お、酸化リチウムの含有量が５重量％より小さいと、焼
成時にリチウム珪酸の結晶の生成量が少なくなってしま
い、高い線熱膨張係数を得ることができない。酸化リチ
ウムの含有量が３０重量％より大きいと、電気絶縁体と
しての誘電正接が１００×１０-4を超えるため、基板と
しての特性が劣化してしまう。またこのガラス中には鉛
（Ｐｂ）を実質的に含まないことが望ましい。鉛は毒性
を有するため製造工程中での被毒を防止するための格別
な装置および管理を必要とするために、焼結体を安価に
製造することができなくなるためである。鉛が不純物と
して不可避的に混入する場合を考慮すると、鉛の含有量
は０．０５重量％以下であることが望ましい。 【００１８】さらに、リチウム珪酸ガラスの屈伏点を、
４００〜８００℃、特に４００〜６５０℃としておくこ
とが望ましい。これはリチウム珪酸ガラスおよびフィラ
ーから成る成形体を形成する場合、有機樹脂バインダー
を混合しているが、焼成時に前記有機樹脂バインダーを
効率良く除去するためである。屈伏点が４００℃より低
いと、成形体の緻密化が低温で開始するために、有機樹
脂バインダーが分解揮散できなくなり、有機樹脂バイン
ダー成分が残留して特性に影響を及ぼす結果となる。一
方、屈伏点が８００℃より高いと、リチウム珪酸ガラス
の量を多くしないと結晶しにくくなるため高価なリチウ
ム珪酸ガラスを大量に必要とすることになり、焼結体の
コストが高くなってしまう。 【００１９】フィラーは、リチウム珪酸ガラスの屈伏点
に応じ、その量を適宜調整することが望ましい。すわな
ち、リチウム珪酸ガラスの屈伏点が４００〜６５０℃と
低い場合は、低温での焼結性が高まるためフィラーの含
有量は５０〜８０体積％と比較的多く配合することがで
きる。これに対して、リチウム珪酸ガラスの屈伏点が６
５０〜８００℃と高い場合は、焼結性が低下するためフ
ィラーの含有量は２０〜５０体積％と比較的少なく配合
することが望ましい。 【００２０】リチウム珪酸ガラスは、フィラー無添加で
は収縮開始温度が７００℃以下となり、８５０℃以上で
は溶融してしまう。フィラーを２０〜８０体積％の割合
で混合することによって、焼成温度を上昇させ結晶の析
出とフィラーを液相焼結させるための液相の形成とを行
うことができる。また原料コストを下げるためには、高
価な結晶性ガラスの含有量を減少させることが好まし
い。 【００２１】リチウム珪酸ガラスとフィラーとの混合物
は、成形のための有機樹脂バインダーを添加した後、所
望の成形手段、たとえばドクターブレード、圧延法、金
型プレス等によってシート状など任意の形状に成形さ
れ、焼成に供される。 【００２２】焼成に当たっては、まず成形のために配合
した有機樹脂バインダー成分を除去する。有機樹脂バイ
ンダーの除去は、７００℃前後の大気雰囲気中で行われ
る。成形体の収縮開始温度は７００〜８５０℃程度であ
ることが望ましい。収縮開始温度がこれより低いと有機
樹脂バインダーの除去が困難となるので、成形体中のリ
チウム珪酸ガラスの特性、特に屈伏点を制御することが
重要である。焼成は、８５０〜１３００℃の酸化性雰囲
気中で行われ、相対密度９０％以上まで気密化される。
このときの焼成温度が８５０℃より低いと、緻密化する
ことができない。 【００２３】このようにして製造される焼結体中には、
リチウム珪酸ガラスから生成される結晶相、リチウム珪
酸ガラスとフィラーとの反応によって生成する結晶相、
あるいはフィラーが分解して生成する結晶相等が存在
し、これらの結晶相の粒界にガラス相が存在して焼結体
の線熱膨張係数が４０〜４００℃において１０〜２０ｐ
ｐｍ／℃となる。 【００２４】なお、前記酸化リチウム（Ｌｉ2Ｏ ）を５
〜３０重量％含有するリチウム珪酸ガラス２０〜８０体
積％と、４０〜４００℃における線熱膨張係数が８ｐｐ
ｍ／℃以上であるフィラーを８０〜２０体積％の割合で
含む成形体を焼成して得られる焼結体から成る４０〜４
００℃における線熱膨張係数が１０〜２０ｐｐｍ／℃の
セラミック材は、その焼成温度が従来のアルミナセラミ
ックスに比べて低いことから、メタライズ配線層５を従
来のタングステン（Ｗ）やモリブデン（Ｍｏ）等の電気
抵抗率が５．４μΩ・ｃｍ（２０℃）以上の高融点金属
粉末にかえて、電気抵抗率が２．５μΩ・ｃｍ（２０
℃）以下の低融点の銅（Ｃｕ）や銀（Ａｇ）、金（Ａ
ｕ）を使用することができる。かかる銅（Ｃｕ）や銀
（Ａｇ）、金（Ａｕ）でメタライズ配線層５を形成する
と、銅（Ｃｕ）や銀（Ａｇ）等の電気抵抗率が低いこと
からメタライズ配線層５を信号が伝播した際、メタライ
ズ配線層５で信号が大きく減衰することはなく、良好に
伝播させることができる。 【００２５】また前記セラミック材は、その比誘電率が
７．５（室温１ＭＨｚ）であり、従来のアルミナセラミ
ックスの比誘電率（１０〜１１：室温１ＭＨｚ）より低
いことから、メタライズ配線層５を伝播する信号の伝播
速度を従来に比し極めて速いものとなすこともでき、こ
れによってメタライズ配線層５を介して半導体素子３に
信号を高速で出し入れし、半導体素子３を高速駆動させ
ることもできる。 【００２６】以上説明したようなセラミック材を絶縁基
板として製造するためには、リチウム珪酸ガラスとフィ
ラーから成る原料粉末に適切な有機樹脂バインダーや可
塑剤、溶剤を添加混合して泥漿物を作るとともに、その
泥漿物に対し、ドクターブレード法やカレンダロール法
を用いてグリーンシートを形成する。さらにメタライズ
配線層やワイヤボンディング用の接続パッドとして、
銅、銀あるいは金などの金属粉末に有機樹脂バインダ
ー、可塑剤および溶剤を添加混合して形成する金属ペー
ストを、グリーンシート上にスクリーン印刷法などによ
って所定パターンを形成するように印刷して塗布する。
場合によっては、グリーンシートに適当な打抜き加工を
施して、スルーホールを形成し、このスルーホール内に
も金属ペーストを充填する。これらのグリーンシートを
複数枚積層し、グリーンシートと金属ペーストとを同時
焼成することによって、図１に示すような多層構造のパ
ッケージ４を得ることができる。 【００２７】図２は、本発明の実施の他の形態の概略的
な構成を示す。本実施形態では、前述のようなセラミッ
ク材による絶縁基体２１と銅もしくは銅を主成分とする
金属による蓋体２２とを組合わせ、半導体集積回路素子
２３を収納するボールグリッドアレイ（ＢＧＡ）型のパ
ッケージ２４を構成する。半導体素子２３は、絶縁基体
２１に形成されているメタライズ配線層２５に、バンプ
２６によってフェースボンディング方式で電気的に接続
される。メタライズ配線層２５は、パッケージ２４の外
部でグリッド状に配列されるボール２７に接続される。
蓋体２２と半導体集積回路素子２３との間には、樹脂層
２８が充填され、蓋体２２と絶縁基体２３との間を気密
に封止する。このようなパッケージ２４においても、絶
縁基体２１と銅もしくは銅を主成分とする金属による蓋
体２２との間の線熱膨張係数の差が小さいので、熱応力
を小さくすることができる。 【００２８】なお、図１および図２の実施形態では、フ
ラット型およびＢＧＡ型のパッケージについて本発明を
それぞれ実施しているけれども、他の型のパッケージに
ついても同様に実施することができる。 【００２９】 【実施例】以下本発明の絶縁基体１，２１のセラミック
材を、さらに具体的な例で説明する。リチウム珪酸ガラ
スとしては、次の２種のガラスを準備する。 重量比率で７４％ＳｉＯ2−１４％Ｌｉ2Ｏ−４％Ａｌ
2Ｏ3−２％Ｐ2Ｏ5−２％Ｋ2Ｏ−２％ＺｎＯ−２％Ｎａ2
Ｏ（Ｐｂ含有量５０ｐｐｍ以下、屈伏点４８０℃） 重量比率で７８％ＳｉＯ2−１０％Ｌｉ2Ｏ−４％Ａｌ
2Ｏ3−２％Ｐ2Ｏ5−５％Ｋ2Ｏ−１％Ｎａ2Ｏ（Ｐｂ含有
量５０ｐｐｍ以下、屈伏点７８０℃） これらの２種のガラスに対して、前述の表１に示したフ
ィラー成分を組合わせ、得られる焼結体に対し、４０〜
４００℃の線熱膨張係数や他の物性値を測定した結果を
次の表２に示す。 【００３０】 【表２】 【００３１】誘電損失は、焼結体を直径６０ｍｍ、厚さ
２ｍｍに加工し、ＪＩＳＣ２１４１の手法で、ＬＣＲメ
ータ（Ｙ．Ｈ．Ｐ．社製４２８４Ａ型）を用いて求め、
また比誘電率はＬＣＲメータを用いて１ＭＨｚ、１．０
Ｖｒｍｓの条件で２５℃における静電容量を測定し、こ
の静電容量から２５℃における比誘電率を算出した。ま
たメタライズ配線層として銅（Ｃｕ）を同時焼成により
被着形成し、メタライズ配線層の剥離、溶融、焼結不良
などについての評価も行った。 【００３２】なお、評価のためのサンプルは、表２に示
す各原料組成物を用いて、溶媒としてのトルエンとイソ
プロピルアルコール、バインダとしてのアクリル樹脂、
可塑剤としてのＤＢＰ（ジブチルフタレート）を用い
て、ドクターブレード法により厚み５００μｍのグリー
ンシート成形体を作成し、その表面にＣｕメタライズ配
線用金属ペーストをスクリーン印刷法に基づいて塗布し
た。そして次にこれを７００℃でＮ2＋Ｓ2Ｏ雰囲気中で
脱バインダ処理し、各焼成温度で窒素雰囲気中でメタラ
イズ配線層と絶縁基板とを同時に焼成し、パッケージ用
の配線基板を作成した。 【００３３】本実施例によるセラミック材は、線熱膨張
係数が１０〜２０ｐｐｍ／℃の範囲であるので、蓋体と
して使用する銅もしくは銅を主成分とする金属との線熱
膨張係数の差が小さくなり、蓋体で絶縁基体を気密に封
止したときの熱応力が小さく、封止部分の信頼性を高く
することができる。 【００３４】また、本実施例によるセラミック材は、焼
結温度がアルミナセラミックなどと比較して低くなるの
で、メタライズ配線層にＣｕなどの導電率の高い金属を
用いることができる。アルミナセラミックなどでは、焼
結温度が高いので、メタライズ配線層にはモリブデン
（Ｍｏ）やタングステン（Ｗ）などの高融点金属材料を
用いる必要があり、導電性はあまり大きくないので、電
気抵抗値が高くなり、半導体集積回路素子に対する信号
の伝達の際の損失が大きくなる。本実施例では、銅をメ
タライズ配線層に使用することができるので、メタライ
ズ配線層の電気抵抗値が小さくなり、信号の減衰量も減
少する。 【００３５】 【発明の効果】以上のように本発明によれば、蓋体を磁
性のほとんどない銅もしくは銅を主成分とする金属で形
成し、絶縁基体を蓋体との間で線熱膨張係数の差が小さ
いセラミック材で形成するので、外部の磁界の影響によ
るノイズの影響が少なくなり、気密封止の信頼性を高く
することができる。 【００３６】また絶縁基体に使用されるセラミック材の
線熱膨張係数を蓋体としての銅もしくは銅を主成分とす
る金属に近付けることができ、半導体収納用パッケージ
の非磁性化と気密封止の信頼性向上とを図ることができ
る。 【００３７】またリチウム珪酸ガラスとフィラーとを組
合わせて、線熱膨張係数が蓋体としての銅もしくは銅を
主成分とする金属に近い絶縁基体を形成することができ
るので、非磁性の蓋体によるノイズ低減と、蓋体と絶縁
基体との間の熱応力の低減による気密封止の信頼性向上
とを図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の構成を示す概略的な断
面図である。 【図２】本発明の実施の他の形態の概略的な断面図であ
る。 【符号の説明】 １，２１ 絶縁基体 ２，２２ 蓋体 ３，２３ 半導体素子 ４，２４ パッケージ ５，２５ メタライズ配線層 ６ ボンディングワイヤ ７ 外部リード端子 ８，１０ ロウ材 ２６ バンプ ２７ ボール ２８ 樹脂層
面図である。 【図２】本発明の実施の他の形態の概略的な断面図であ
る。 【符号の説明】 １，２１ 絶縁基体 ２，２２ 蓋体 ３，２３ 半導体素子 ４，２４ パッケージ ５，２５ メタライズ配線層 ６ ボンディングワイヤ ７ 外部リード端子 ８，１０ ロウ材 ２６ バンプ ２７ ボール ２８ 樹脂層
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/00 - 23/12
H01L 21/56
H01L 23/28 - 23/30
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 絶縁基体と蓋体とから成り、内部に半導
体素子を収納するための空所を有する半導体素子収納用
パッケージであって、 前記蓋体は、銅もしくは銅を主成分とする金属で形成さ
れ、 前記絶縁基体は、酸化リチウム（Ｌｉ2Ｏ）を５〜３０
重量％含有するリチウム珪酸ガラスを２０〜８０体積％
と、４０〜４００℃における線熱膨張係数が８ｐｐｍ／
℃以上であるフィラーを８０〜２０体積％との割合で含
む成形体を、焼成して得られる焼結体から成る、４０〜
４００℃における線熱膨張係数が１０〜２０ｐｐｍ／℃
のセラミック材で形成されることを特徴とする半導体素
子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32040696A JP3420450B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32040696A JP3420450B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163354A JPH10163354A (ja) | 1998-06-19 |
| JP3420450B2 true JP3420450B2 (ja) | 2003-06-23 |
Family
ID=18121114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32040696A Expired - Fee Related JP3420450B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420450B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061102B2 (en) * | 2001-06-11 | 2006-06-13 | Xilinx, Inc. | High performance flipchip package that incorporates heat removal with minimal thermal mismatch |
-
1996
- 1996-11-29 JP JP32040696A patent/JP3420450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163354A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3420450B2 (ja) | 半導体素子収納用パッケージ | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3390617B2 (ja) | 半導体素子収納用パッケージ | |
| JP3439962B2 (ja) | 半導体素子収納用パッケージ | |
| JP3352344B2 (ja) | 半導体素子収納用パッケージ | |
| JP3450167B2 (ja) | 半導体素子収納用パッケージ | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP3699571B2 (ja) | 配線基板およびその実装構造 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JP3439963B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3314131B2 (ja) | 配線基板 | |
| JP3466454B2 (ja) | 配線基板 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JPH10212136A (ja) | 低温焼成セラミックス | |
| JP3470035B2 (ja) | 半導体素子収納用パッケージ | |
| JP3677468B2 (ja) | パッケージおよびその実装構造 | |
| JP2004231453A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |