JP3466454B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3466454B2
JP3466454B2 JP01277498A JP1277498A JP3466454B2 JP 3466454 B2 JP3466454 B2 JP 3466454B2 JP 01277498 A JP01277498 A JP 01277498A JP 1277498 A JP1277498 A JP 1277498A JP 3466454 B2 JP3466454 B2 JP 3466454B2
Authority
JP
Japan
Prior art keywords
line
ground line
signal
ground
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01277498A
Other languages
English (en)
Other versions
JPH11214567A (ja
Inventor
邦英 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP01277498A priority Critical patent/JP3466454B2/ja
Publication of JPH11214567A publication Critical patent/JPH11214567A/ja
Application granted granted Critical
Publication of JP3466454B2 publication Critical patent/JP3466454B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Glass Compositions (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
する半導体素子収納用パッケージや混成集積回路装置等
に使用される配線基板に関するものである。
【0002】
【従来の技術】従来、配線基板、例えば、半導体素子を
収容する半導体素子収納用パッケージに使用される配線
基板は、一般に酸化アルミニウム質焼結体等の電気絶縁
材料から成り、その表面に半導体素子が搭載される搭載
部を有する絶縁基体と、搭載される半導体素子の信号電
極、電源電極及びグランド電極が電気的に接続されるタ
ングステン、モリブデン、マンガン等の金属材料よりな
る信号線、電源線、グランド線とで構成されており、配
線基板の絶縁基体表面に設けた搭載部に半導体素子を搭
載し、ガラス、樹脂、ロウ材等の接着材で固定するとと
もに半導体素子の信号電極、電源電極、グランド電極を
ボンディングワイヤ等の電気的接続手段を介して信号
線、電源線、グランド線に電気的に接続させ、しかる
後、絶縁基体表面に椀状の蓋体を内部に半導体素子を収
容するようにして接合し、半導体素子を配線基板と蓋体
とから成る容器の内部に気密に収容することによって製
品としての半導体装置となる。
【0003】かかる従来の配線基板を使用した半導体装
置は絶縁基体に設けた信号線、電源線、グランド線を所
定の外部電気回路基板の配線導体に接続し、半導体素子
の信号電極、電源電極及びグランド電極を外部電気回路
に電気的に接続させることによって半導体素子に対し、
外部電気回路より所定の電気信号が出し入れされること
となる。
【0004】
【発明が解決しようとする課題】しかしながら、近年、
情報処理装置は高性能化が急激に進展し、これに伴って
半導体素子等の電子部品も高速駆動が行われるようにな
りノイズの影響を極めて受け易いものになってきたこ
と、配線基板の絶縁基体を形成する酸化アルミニウム質
焼結体等はノイズに対するシールド効果が低いこと、タ
ングステンやモリブデン等から成る信号線は高調波のノ
イズを伝搬させ易いこと等から外部近接位置にノイズの
発生源があるとそのノイズが信号線に直接作用して入り
込み、これが信号線を伝搬して半導体素子に入力され、
半導体素子を誤動作させてしまうという欠点を有してい
た。
【0005】そこで上記欠点を解消するために配線基板
の信号線をグランド線と該グランド線より分岐した補助
グランド線で挟み込み、信号線をグランド線でシールド
することによって信号線に外部よりノイズが入り込むの
を有効に防止することが考えられる。
【0006】しかしながら、信号線をグランド線で挟み
込んだ配線基板は信号線に外部からノイズが直接作用し
て入り込むことは有効に防止されるものの、搭載する電
子部品の作動に伴う電源電圧の変動によって電源線とグ
ランド線間に発生するノイズ、外部電気回路基板の配線
導体を伝搬する電気信号に入り込んでいるノイズ、信号
線が屈曲部を有しており、電気信号が信号線を伝搬した
際、屈曲郡において反射すること等により発生するノイ
ズの信号線への入り込みは防止できず、これらノイズは
依然として信号線を介して半導体素子等の電子部品に入
り込み、電子部品を誤動作させてしまうという解決すべ
き課題を有していた。
【0007】本発明は、上記諸欠点に鑑み案出されたも
ので、その目的は、半導体素子等の電子部品にノイズが
入り込むのを有効に防止して電子部品を長期間にわたり
正常、かつ安定に作動させることができる配線基板を提
供することにある。
【0008】
【課題を解決するための手段】本発明は、表面に電子部
品が搭載される搭載部を有する絶縁基体と、該絶縁基体
の表面及び内部に形成され、前記電子部品の信号電極、
電源電極、グランド電極が電気的に接続される信号線、
電源線、グランド線とからなる配線基板であって、前記
絶縁基体をLiOを5〜30重量%含有する屈伏点が
400〜800℃のリチウム珪酸ガラスを20〜80体
積%と、クオーツ、クリストバライト、トリジマイト、
エンスタタイト、フォルステライトの少なくとも1種か
ら成るフィラー成分を20〜80体積%の割合で含む成
形体を焼成して得られたクオーツ、クリストバライト、
トリジマイト、エンスタタイトの少なくとも1種の結晶
相を含有する焼結体で形成するとともに、前記グランド
線より少なくとも一つの補助グランド線を分岐させ、前
記グランド線と補助グランド線とで前記信号線を挟み込
むとともに前記グランド線、補助グランド線の少なくと
も一部に磁性粉末を含有させて磁性領域を形成してお
り、前記磁性領域における磁性粉末の含有量が10乃至
70重量%であることを特徴とするものである。
【0009】
【0010】更に本発明は、前記信号線、電源線、グラ
ンド線を金、銀、銅もしくはこれらの合金を主成分と
し、かつグランド線及び/又は補助グランド線の磁性領
域に含有される磁性粉末をフェライトを主成分とする磁
性材料で形成したことを特徴とするものである。
【0011】本発明の配線基板によれば、電子部品の信
号電極に接続される信号線をグランド電極に接続される
グランド線と該グランド線より分岐する補助グランド線
とで挟み込むとともにグランド線及び補助グランド線の
少なくとも一部に磁性粉末を10乃至70重量%含有さ
せ、磁性領域を形成したことから信号線に外部からノイ
ズが直接作用して入り込むことはなく、また搭載する電
子部品の作動に伴う電源電圧の変動によって電源線とグ
ランド線間に発生するノイズ、外部電気回路基板の配線
導体を伝搬する電気信号に入り込んでいるノイズ、信号
線が屈曲部を有しており、電気信号が信号線を伝搬した
際、屈曲部において反射すること等により発生するノイ
ズも電子部品に入り込む前にグランド層及び/又は補助
グランド層に含有されている磁性粉末で熱エネルギーに
変換されて吸収され、その結果、電子部品にこれらノイ
ズが入り込むことはなく、電子部品を常に正常に作動さ
せることが可能となる。
【0012】また本発明の配線基板によれば、絶縁基体
をLi2 Oを5〜30重量%含有する屈伏点が400〜
800℃のリチウム珪酸ガラスを20〜80体積%と、
クオーツ、クリストバライト、トリジマイト、エンスタ
タイト、フォルステライトの少なくとも1種から成るフ
ィラー成分を20〜80体積%の割合で含む成形体を焼
成して得られたクオーツ、クリストバライト、トリジマ
イト、エンスタタイトの少なくとも1種の結晶相を含有
する焼結体で形成しており、該焼結体はその焼成温度が
850〜1050℃と低いことから信号線、電源線、グ
ランド線のいずれも金、銀、銅等の融点が低く、導通抵
抗の低いものを使用することが可能となり、これによっ
て信号線を電気信号が伝搬した際、電気信号に減衰等が
生じるのを有効に防止して電子部品を正確に作動させる
こともできる。
【0013】同時に前記クオーツ、クリストバライト、
トリジマイト、エンスタタイトの少なくとも1種の結晶
相を含有する焼結体はその焼成温度が850〜1050
℃と低いことから金、銀、銅等の金属粉末とフェライト
等の磁性粉末とからなるグランド線(補助グランド線)
を絶縁基体と同時焼成によって形成することができ配線
基板の製作が容易となる。
【0014】更に絶縁基体に信号線、電源線、グランド
線(補助グランド線)を同時焼成によって形成した際、
絶縁基体の焼成温度が低いことからグランド線(補助グ
ランド線)に含有させた磁性粉末が磁性を失うことはな
く、これによって信号線を伝わるノイズを良好に吸収す
ることも可能となる。
【0015】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は本発明の配線基板を半導体素子を
収容する半導体素子収納用パッケージに適用した場合の
一実施例を示し、1は配線基板、2は蓋体である。この
配線基体1と蓋体2とで半導体素子を収容するための容
器が構成される。
【0016】前記配線基板1は絶縁基体3と、信号線4
と、電源線5と、グランド線6とにより形成されてお
り、絶縁基体3は、その上面中央部に半導体素子7が搭
載される搭載部3aを有し、該搭載部3a上に半導体素
子7が接着材を介して接着固定される。
【0017】前記絶縁基体3はLi2 Oを5〜30重量
%含有する屈伏点が400〜800℃のリチウム珪酸ガ
ラスを20〜80体積%と、クオーツ、クリストバライ
ト、トリジマイト、エンスタタイト、フォルステライト
の少なくとも1種から成るフィラー成分を20〜80体
積%の割合で含む成形体を焼成して得られた焼結体で形
成されており、例えば、所定組成のリチウム珪酸ガラ
ス、クオーツ、クリストバライト、トリジマイト、エン
スタタイト、フォルステライト等の原料粉末に適当な有
機溶剤、溶媒、可塑剤等を添加混合して泥漿状となすと
ともに、該泥漿物をドクターブレード法やカレンダーロ
ール法等によりシー卜状に成形して複数枚のグリーンシ
ート(生シー卜)を得、しかる後、前記グリーンシート
に適当な打ち抜き加工を施すとともに所定の順に上下に
積層し、850〜1050℃の温度で焼成することによ
って製作される。
【0018】また前記絶縁基体3はその内部及び上下面
に信号線4、電源線5及びグランド線6が被着形成され
ており、該信号線4、電源線5及びグランド線6の各々
には半導体素子7の信号電極、電源電極及びグランド電
極がボンディングワイヤ等の電気的接続手段8を介して
電気的に接続され、また絶縁基体3の下面部に導出する
部位には外部電気回路基板の配線導体と接続される外部
リードピン9がロウ材を介して接合されている。
【0019】前記信号線4、電源線5及びグランド線6
は銅、銀、金等の金属粉末により形成されており、例え
ば、銅等の金属粉末に適当な有機溶剤、溶媒を添加混合
して得た金属ペーストを絶縁基体3となるグリーンシー
トの上面及びグリーンシートに孔開け加工により開けた
孔内に予め従来周知のスクリーン印刷法等により所定パ
ターンに印刷塗布しておくことによって絶縁基体3の内
部及び上下面に被着形成される。
【0020】なお、前記信号線4、電源線5及びグラン
ド線6はその露出表面に耐蝕性に優れる金等をメッキ法
により1.0〜20μmの厚みに被着させておくと信号
線4、電源線5及びグランド線6の酸化腐蝕を有効に防
止することができるとともに信号線4、電源線5及びグ
ランド線6とボンディングワイヤ等の電気的接続手段8
との接続及び信号線4、電源線5及びグランド線6への
外部リードピン9の接合を強固となすことができる。従
って、前記信号線4、電源線5及びグランド線6はその
露出表面に金等の耐蝕性に優れる金属をメッキ法により
1.0〜20μmの厚みに被着させておくことが好まし
い。
【0021】また前記絶縁基体3の下面において信号線
4、電源線5及びグランド線6に接合されている外部リ
ードピン9は鉄−ニッケル−コバルト合金や鉄−ニッケ
ル合金、銅等の金属材料から成り、半導体素子7の信号
電極、電源電極、グランド電極を外部電気回路に電気的
に接続する作用をなす。
【0022】前記外部リードピン9は鉄−ニッケル−コ
バルト合金等のインゴット(塊)を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用することによ
って所定形状に形成される。
【0023】前記外部リードピン9は例えば、融点が5
00℃以下の金属材料からなるロウ材、具体的には、1
0〜50重量%のインジウムまたは錫と、10〜70重
量%の銀と、10〜75重量%のアンチモンと、10重
量%以下の銅とから成る合金、15〜25重量%の錫
と、75〜85重量%の金とから成る合金、10〜15
重量%のゲルマニウムと、85〜90重量%の金とから
成る合金、鉛と、錫、インジウム、アンチモン、ビスマ
スの少なくとも1種との合金等を使用することによって
絶縁基体3の下面で信号線4、電源線5及びグランド線
6に接合される。
【0024】前記融点が500℃以下の金属材料からな
るロウ材を使用して外部リードピン9を絶縁基体3の下
面で信号線4、電源線5及びグランド線6に接合させた
場合、ロウ付けの際のロウ材を加熱溶融させる温度が低
く、ロウ材の加熱溶融の熱によって絶縁基体3が大きく
変形することはなく、これによって絶縁基体3に設けら
れている信号線4、電源線5及びグランド線6に断線等
を招来するのを有効に防止することができる。
【0025】かくして、上述の配線基板によれば、絶縁
基体3の搭載部3aに半導体素子7を接着材を介して搭
載固定するとともに半導体素子7の信号電極、電源電
極、グランド電極をボンディングワイヤ等の電気的接続
手段8を介して信号線4、電源線5及びグランド線6に
接続し、しかる後、絶縁基体3の上面に蓋体2をガラ
ス、樹脂、ロウ材等の封止部材を介して接合させ、配線
基板1の絶縁基体3と蓋体2とから成る容器内部に半導
体素子7を気密に封止することによって製品としての半
導体装置となる。
【0026】かかる半導体装置は外部リードピン9を外
部電気回路基板の配線導体(不図示)に半田等を介して
接続すれば、容器内部に収容する半導体素子7の信号電
極、電源電極、グランド電極は外部リードピン9、信号
線4、電源線5、グランド線6及び電気的接続手段8を
介して外部電気回路基板の配線導体に接続されることと
なり、半導体素子7と外部電気回路基板の配線導体との
間で電気信号の出し入れが可能となる。
【0027】本発明においては絶縁基体3をLi2 Oを
5〜30重量%含有する屈伏点が400〜800℃のリ
チウム珪酸ガラスを20〜80体積%と、クォーツ、ク
リストバライト、トリジマイト、エンスタタイト、フォ
ルステライトの少なくとも1種から成るフィラー成分を
20〜80体積%の割合で含む成形体を焼成し、フィラ
ー成分であるクオーツ、クリストバライト、トリジマイ
ト、エンスタタイトの結晶相をそのまま生成させる、或
いはリチウム珪酸ガラスのシリカとフォルステライトと
を反応させてエンスタタイトの結晶相を生成させた焼結
体で形成することが、またグランド線6より少なくとも
一つの補助グランド線6aを分岐させ、前記クランド線
6と補助グランド線6aとで信号線4を挟み込むととも
に該グランド線6、補助グランド線6aの少なくとも一
部に磁性粉末を含有させ、磁性領域を形成しておくこと
が重要である。
【0028】前記Li2 Oを5〜30重量%含有する屈
伏点が400〜800℃のリチウム珪酸ガラスを20〜
80体積%と、クォーツ、クリストバライト、トリジマ
イト、エンスタタイト、フォルステライトの少なくとも
1種から成るフィラー成分を20〜80体積%の割合で
含む成形体を焼成し、フィラー成分であるクオーツ、ク
リストバライト、トリジマイト、エンスタタイトの結晶
相をそのまま生成させる、或いはリチウム珪酸ガラスの
シリカとフォルステライトとを反応させてエンスタタイ
トの結晶相を生成させた焼結体はその焼成温度が850
〜1050℃と低く、そのため信号線4、電源線5、グ
ランド線6、補助グランド線6aとして銅、銀、金等の
融点が低く、導通抵抗の低いものを使用することが可能
となり、これによって信号線4を電気信号が伝搬した
際、電気信号に減衰等が生じるのを有効に防止して半導
体素子7を正確に作動させることができる。
【0029】また前記焼結体はその焼成温度が850〜
1050℃と低いことから金、銀、銅等の金属粉末やフ
ェライト等の磁性粉末とから成る信号線4、電源線5、
グランド線6及び補助グランド線6aを絶縁基体3と同
時焼成によって形成することができ配線基板1の製作が
容易となる。
【0030】同時にグランド線6及び補助グランド線6
aを同時焼成によって形成した際、絶縁基体1を形成す
る焼結体の焼成温度が850〜1050℃と低いことか
らグランド線6及び補助グランド線6aの少なくとも一
方の一部に含有させる磁性粉末が磁性を失うことはな
く、これによって信号線4を伝わるノイズを良好に吸収
することも可能となる。
【0031】前記絶縁基体3となる焼結体はリチウム珪
酸ガラスを20〜80体積%、フィラー成分を20〜8
0体積%とした成形体を焼成することによって形成さ
れ、リチウム珪酸ガラスを20〜80体積%、フィラー
成分を20〜80体積%の割合とするのは、リチウム珪
酸ガラスの量が20体積%より少ない、言い換えればフ
ィラー成分が80体積%より多いと液相焼結することが
できずに高温で焼成する必要があり、その場合、信号線
4、電源線5、グランド線6及び補助グランド線6aを
銅や銀、金等の融点が低い金属材料で形成しようとして
もかかる金属材料は融点が低いことから焼成時に溶融し
てしまって信号線4、電源線5、グランド線6及び補助
グランド線6aを絶縁基体3と同時焼成により形成する
ことができなくなり、またリチウム珪酸ガラスの量が8
0体積%を超える、言い換えればフィラー成分が20体
積%より少ないと焼結体の特性がリチウム珪酸ガラスの
特性に大きく依存し、材料特性の制御が困難となるとと
もに焼結開始温度が低くなるために信号線4、電源線
5、グランド線6及び補助グランド線6aとの同時焼成
が困難となってしまうためである。
【0032】また前記絶縁基体3を形成する焼結体は、
Li2 Oを5〜30重量%、好適には5〜20重量%の
割合で含有するリチウム珪酸ガラスを用いることが重要
であり、このようなリチウム珪酸ガラスを用いることに
よりリチウム珪酸を析出させることができる。なお、L
2 Oの含有量が5重量%より少ないと、焼結時にリチ
ウム珪酸の結晶の生成量が少なくなって高強度化が達成
できず、30重量%より多いと誘電正接が100×10
-4を超えるため配線導体の絶縁基体3としての特性が劣
化する。
【0033】また、この焼結体中にはPbを実質的に含
まないことが望ましい。これは、Pbが毒性を有するた
め、Pbを含有すると製造工程中での被毒を防止するた
めの格別な装置及び管理を必要とするために焼結体を安
価に製造することができないためである。なお、Pbが
不純物として不可避的に混入する場合を考慮すると、P
bの量は0.05重量%以下であることが望ましい。
【0034】更に前記焼結体の屈伏点が400〜800
℃、特に400〜650℃であることも、リチウム珪酸
ガラス及びフィラー成分から成る混合物を成形する場合
に添加する有機溶媒、溶剤の焼成時における効率的な除
去及び絶縁基体3と同時に焼成される信号線4、電源線
5、グランド線6及び補助グランド線6aとの焼成条件
のマッチングを図るために重要である。屈伏点が400
℃より低いとリチウム珪酸ガラスが低い温度で焼結を開
始するために、例えば、銀や銅等の焼結開始温度が60
0〜800℃の金属材料を用いた信号線4、電源線5、
グランド線6及び補助グランド線6aとの同時焼成がで
きず、また成形体の緻密化が低温で開始するために有機
溶剤、溶媒が分解揮散できなくなって、焼結体中に残留
し、焼結体の特性に悪影響を及ぼす結果になるためであ
る。一方、屈伏点が800℃より高いと、リチウム珪酸
ガラスを多くしないと焼結しにくくなるためであり、高
価なリチウム珪酸ガラスを大量に必要とするために焼結
体のコストを高めることにもなるためである。
【0035】上記特性を満足するリチウム珪酸ガラスと
しては、例えば、SiO−LiO−A1、S
iO−LiO−A1−MgO−TiO、S
iO−LiO−A1−MgO−NaO−
F、SiO−LiO−A1−KO−Na
O−ZnO、SiO−LiO−A1−K
−P、SiO−LiO−A1−K
−P−ZnO−NaO、SiO−LiO−
MgO、SiO−LiO−ZnO等の組成物が挙げ
られ、このうち、SiOは、リチウム珪酸を形成する
ために必須の成分であり、ガラス全量中60〜85重量
%の割合で存在し、SiOとLiOとの合量がガラ
ス全量中65〜95重量%であることがリチウム珪酸結
晶を析出させる上で望ましい。
【0036】一方、フィラー成分としては、クォーツ、
クリストバライト、トリジマイト、エンスタタイト、フ
ォルステライトの少なくとも1種を20〜80体積%、
特に30〜70体積%の割合で配合することが望まし
い。このようなフィラー成分の組合せにより焼結体の焼
結を促進することができ、中でもクォーツ/フォルステ
ライト比が0.427以上であれば、比誘電率が高いフ
ォルステライトを焼結中に比誘電率の低いエンスタタイ
トに変えることができる。
【0037】上記のリチウム珪酸ガラスおよびフィラー
成分は、リチウム珪酸ガラスの屈伏点に応じ、その量を
適宜調整することが望ましい。すなわち、リチウム珪酸
ガラスの屈伏点が400℃〜600℃と低い場合、低温
での焼結性が高まるためフィラー成分の含有量は50〜
80体積%と比較的多く配合できる。これに対して、リ
チウム珪酸ガラスの屈伏点が650℃〜800℃と高い
場合、焼結性が低下するためフィラー成分の含有量は2
0〜50体積%と比較的少なく配合することが望まし
い。このリチウム珪酸ガラスの屈伏点は信号線4、電源
線5、グランド線6及び補助グランド線6aの焼成条件
に合わせて制御することが望ましい。
【0038】さらにリチウム珪酸ガラスは、フィラー成
分無添加では収縮開始温度は700℃以下で、850℃
以上では溶融してしまい、信号線4、電源線5、グラン
ド線6及び補助グランド線6aを絶縁基体3に同時焼成
により被着形成することができない。しかし、フィラー
成分を20〜80体積%の割合で混合しておくと、焼成
温度を上昇させ、結晶の析出とフィラー成分を液相焼結
させるための液相を形成させることができる。このフィ
ラー成分の含有量の調整により絶縁基体3と信号線4、
電源線5、グランド線6及び補助グランド線6aとの同
時焼成条件をマッチングさせることができる。さらに、
原料コストを下げるために高価なリチウム珪酸ガラスの
含有量を減少させることができる。
【0039】例えば、信号線4、電源線5、グランド線
6及び補助グランド線6aの金属粉末として銅を主成分
とする金属材料により構成する場合、信号線4、電源線
5、グランド線6及び補助グランド線6aの焼成は60
0〜1100℃で行なわれるため、同時焼成を行なうに
は、リチウム珪酸ガラスの屈伏点は400℃〜650℃
で、フィラー成分の含有量は50〜80体積%であるの
が好ましい。また、このように高価なリチウム珪酸ガラ
スの配合量を低減することにより焼結体のコストも低減
できる。
【0040】このリチウム珪酸ガラスとフィラー成分と
の混合物は、適当な成形用の有機溶剤、溶媒を添加した
後、所望の成形手段、例えばドクターブレード法、圧延
法、金型プレス法等によりシー卜状等の任意の形状に成
形後、焼成する。
【0041】焼成に当たっては、まず、成形のために添
加した有機溶剤、溶媒成分を除去する。有機溶剤、溶媒
成分の除去は通常700℃前後の大気雰囲気中で行なわ
れるが、信号線4、電源線5、グランド線6及び補助グ
ランド線6aとして銅を用いる場合には、水蒸気を含有
する100〜700℃の窒素雰囲気中で行なわれる。
【0042】このとき、成形体の収縮開始温度は700
〜850℃程度であることが望ましく、かかる収縮開始
温度がこれより低いと有機溶剤、溶媒成分の除去が困難
となるため、成形体中のリチウム珪酸ガラスの特性、特
に屈伏点を前述したように制御することが必要となる。
【0043】焼成は、850℃〜1300℃の酸化性雰
囲気中で、あるいは信号線4、電源線5、グランド線6
及び補助グランド線6aと同時焼成する場合には非酸化
性雰囲気中で行なわれ、これにより相対密度90%以上
まで緻密化される。この時の焼成温度が850℃より低
いと緻密化することができず、一方、1300℃を超え
ると信号線4、電源線5、グランド線6及び補助グラン
ド線6aとの同時焼成で信号線4、電源線5、グランド
線6及び補助グランド線6aが溶融してしまう。なお、
信号線4、電源線5、グランド線6及び補助グランド線
6aの金属材料として銅を用いる場合には、850〜1
050℃の非酸化性雰囲気中で行なわれる。
【0044】また本発明においては、グランド線6より
少なくとも一つの補助グランド線6aを分岐させ、前記
グランド線6と補助グランド線6aとで信号線4を挟み
込んでおくことが重要である。信号線4をグランド線6
と補助グランド線6aとで挟み込むと、外部近接位置に
ノイズの発生源があったとしてもそのノイズはグランド
線6及び補助グランド線6aにより遮断されて信号線4
に直接作用し、入り込むことはなく、その結果、信号線
4に直接入り込んだ外部ノイズによって半導体素子7が
誤動作することはなく、半導体素子7を正常に作動させ
ることができる。
【0045】更に本発明においては、前記絶縁基体3に
形成した信号線4、電源線5、グランド線6及び補助グ
ランド線6aを金、銀、銅等の電気砥抗率が3μΩ・c
m以下の金属粉末で形成し、更にグランド線6及び補助
グランド線6aの少なくとも一方で、少なくとも一部に
磁性粉末を含有させ磁性領域を形成しておくことが重要
である。
【0046】前記信号線4、電源線5、グランド線6及
び補助グランド線6aを金、銀、銅等の電気抵抗率が3
μΩ・cm以下の金属粉末を使用するとこれら金属粉末
はその電気抵抗率が3μΩ・cm以下と低いことから、
例えば、信号線4を電気信号が伝搬しても電気信号に大
きな減衰等が生じることはなく、これによって半導体素
子7に対し電気信号を確実に出し入れすることができ
る。
【0047】また前記金、銀、銅等の金属粉末はその融
点が960〜1080℃程度と低いものの絶縁基体3を
形成する焼結体の焼成温度が低いことから絶縁基体3を
焼成する際の温度で気散することはなく、絶縁基体3と
同時焼成によって所定位置に形成することができる。
【0048】更に前記グランド線6及び補助グランド線
6aはその少なくとも一方で、少なくとも一部に磁性粉
末が含有されて磁性領域を形成しており、該磁性粉末に
よって搭載する半導体素子7の作動に伴う電源電圧の変
動によって電源線5とグランド線6間に発生するノイ
ズ、外部電気回路基板の配線導体を伝搬する電気信号に
入り込んでいるノイズ、信号線4が屈曲部を有してお
り、電気信号が信号線4を伝搬した際、屈曲部において
反射すること等により発生するノイズも半導体素子7に
入り込む前にグランド層6または補助グランド層6aに
含有されている磁性粉末で熱エネルギーに変換されて吸
収され、その結果、半導体素子7にこれらノイズが入り
込むことはなく、半導体素子7を常に正常に作動させる
ことが可能となる。
【0049】前記グランド線6及び補助グランド線6a
に含有される磁性粉末としてはZnFe2 4 、MnF
2 4 、FeFe2 4 、CoFe2 4 、NiFe
2 4 、CuFe2 4 の少なくとも1種が好適に使用
される。
【0050】また前記ZnFe2 4 、MnFe2 4
等から成る磁性粉末は中性または還元雰囲気にて120
0℃の温度で磁性を失うが、絶縁基体3を形成する焼結
体の焼成温度は850〜1050℃と低いことからグラ
ンド線6及び補助グランド線6aを絶縁基体3と同時焼
成によって形成しても磁性粉末が磁性を失うことはな
く、これによって信号線4に入り込み信号線4を伝搬す
るノイズを確実に熱エネルギーに変換して吸収すること
ができる。
【0051】更に前記グランド線6及び補助グランド線
6aの内部に含有される磁性粉末はその量が10重量%
未満であると信号線4に入り込み信号線4を伝搬するノ
イズを良好に吸収することができず、また70重量%を
越えるとグランド線6及び補助グランド線6aの導通抵
抗が高くなり、電流を遅延なく供給することが困難とな
る。従って、前記グランド線6及び補助グランド線6a
に含有させる磁性粉末はその量を10乃至70重量%の
範囲とする。
【0052】また更にグランド線6及び補助グランド線
6aに含有される磁性粉末はその粒径が0.5μm未満
となるとリチウム珪酸ガラスとの反応性が高くなって分
解し、磁性材料としての機能が失われる危険性があり、
また10μmを超えるとグランド線6及び補助グランド
線6aの焼結性が低下し、グランド線6及び補助グラン
ド線6aを絶縁基体1と同時焼成によって形成すること
が困難となる。従って、前記磁性粉末はその粒径を0.
5〜10μmの範囲としておくことが好ましい。
【0053】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例におい
ては本発明の配線基板を半導体素子を収容する半導体素
子収納用パッケージに適用した場合の例で説明したが、
これを混成集積回路装置等、他の電子部品が搭載される
配線基板にも適用可能である。
【0054】また上述の実施例において、蓋体2を金属
材で形成するか、或いは金属膜を被着させた絶縁体と
し、金属製蓋体あるいは絶縁体からなる蓋体の金属膜を
配線基板1のグランド線6に電気的に接続させておけ
ば、半導体素子7を金属製蓋体(或いは、絶縁体からな
る蓋体の金属膜)とグランド線6とで完全にシールド
し、半導体素子7に外部より直接ノイズが作用して半導
体素子7に誤動作を起こさせるのを有効に防止すること
ができる。従って、前記蓋体2は金属材で形成するか、
或いは金属膜を被着させた絶縁体とし、金属製蓋体ある
いは絶縁体からなる蓋体の金属膜を配線基板1のグラン
ド線6に電気的に接続させておくことが好ましい。
【0055】
【発明の効果】本発明の配線基板によれば、電子部品の
信号電極に接続される信号線をグランド電極に接続され
るグランド線と該グランド線より分岐する補助グランド
線とで挟み込むとともにグランド線及び補助グランド線
の少なくとも一部に磁性粉末を10乃至70重量%含有
させ、磁性領域を形成したことから信号線に外部からノ
イズが直接作用して入り込むことはなく、また搭載する
電子部品の作動に伴う電源電圧の変動によって電源線と
グランド線間に発生するノイズ、外部電気回路基板の配
線導体を伝搬する電気信号に入り込んでいるノイズ、信
号線が屈曲部を有しており、電気信号が信号線を伝搬し
た際、屈曲部において反射すること等により発生するノ
イズも電子部品に入り込む前にグランド層及び/又は補
助グランド層に含有されている磁性粉末で熱エネルギー
に変換されて吸収され、その結果、電子部品にこれらノ
イズが入り込むことはなく、電子部品を常に正常に作動
させることが可能となる。
【0056】また本発明の配線基板によれば、絶縁基体
をLi2 Oを5〜30重量%含有する屈伏点が400〜
800℃のリチウム珪酸ガラスを20〜80体積%と、
クオーツ、クリストバライト、トリジマイト、エンスタ
タイト、フォルステライトの少なくとも1種から成るフ
ィラー成分を20〜80体積%の割合で含む成形体を焼
成して得られたクオーツ、クリストバライト、トリジマ
イト、エンスタタイトの少なくとも1種の結晶相を含有
する焼結体で形成しており、該焼結体はその焼成温度が
850〜1050℃と低いことから信号線、電源線、グ
ランド線のいずれも金、銀、銅等の融点が低く、導通抵
抗の低いものを使用することが可能となり、これによっ
て信号線を電気信号が伝搬した際、電気信号に減衰等が
生じるのを有効に防止して電子部品を正確に作動させる
こともできる。
【0057】同時に前記クオーツ、クリストバライト、
トリジマイト、エンスタタイトの少なくとも1種の結晶
相を含有する焼結体はその焼成温度が850〜1050
℃と低いことから金、銀、銅等の金属粉末とフェライト
等の磁性粉末とからなるグランド線(補助グランド線)
を絶縁基体と同時焼成によって形成することができ配線
基板の製作が容易となる。
【0058】更に絶縁基体に信号線、電源線、グランド
線(補助グランド線)を同時焼成によって形成した際、
絶縁基体の焼成温度が低いことからグランド線(補助グ
ランド線)に含有させた磁性粉末が磁性を失うことはな
く、これによって信号線を伝わるノイズを良好に吸収す
ることも可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
【符号の説明】
1・・・・配線基板 2・・・・蓋体 3・・・・絶縁基体 3a・・・搭載部 4・・・・信号線 5・・・・電源線 6・・・・グランド線 6a・・・補助グランド線 7・・・・半導体素子(電子部品)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に電子部品が搭載される搭載部を有
    する絶縁基体と、該絶縁基体の表面及び内部に形成さ
    れ、前記電子部品の信号電極、電源電極、グランド電極
    が電気的に接続される信号線、電源線、グランド線とか
    らなる配線基板であって、前記絶縁基体をLiOを5
    〜30重量%含有する屈伏点が400〜800℃のリチ
    ウム珪酸ガラスを20〜80体積%と、クオーツ、クリ
    ストバライト、トリジマイト、エンスタタイト、フォル
    ステライトの少なくとも1種から成るフィラー成分を2
    0〜80体積%の割合で含む成形体を焼成して得られた
    クオーツ、クリストバライト、トリジマイト、エンスタ
    タイトの少なくとも1種の結晶相を含有する焼結体で形
    成するとともに前記グランド線より少なくとも一つの
    補助グランド線を分岐させ、前記グランド線と補助グラ
    ンド線とで前記信号線を挟み込むとともに前記グランド
    線、補助グランド線の少なくとも一部に磁性粉末を含有
    させ磁性領域を形成しており、前記磁性領域における
    磁性粉末の含有量が10乃至70重量%であることを特
    徴とする配線基板。
  2. 【請求項2】 前記信号線、電源線、グランド線を金、
    銀、銅もしくはこれらの合金を主成分とし、かつグラン
    ド線及び/又は補助グランド線の磁性領域に含有される
    磁性粉末をフェライトを主成分とする磁性材料で形成し
    たことを特徴とする請求項1に記載の配線基板。
JP01277498A 1998-01-26 1998-01-26 配線基板 Expired - Fee Related JP3466454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01277498A JP3466454B2 (ja) 1998-01-26 1998-01-26 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01277498A JP3466454B2 (ja) 1998-01-26 1998-01-26 配線基板

Publications (2)

Publication Number Publication Date
JPH11214567A JPH11214567A (ja) 1999-08-06
JP3466454B2 true JP3466454B2 (ja) 2003-11-10

Family

ID=11814762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01277498A Expired - Fee Related JP3466454B2 (ja) 1998-01-26 1998-01-26 配線基板

Country Status (1)

Country Link
JP (1) JP3466454B2 (ja)

Also Published As

Publication number Publication date
JPH11214567A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
JP3466454B2 (ja) 配線基板
JP3390617B2 (ja) 半導体素子収納用パッケージ
JP3470035B2 (ja) 半導体素子収納用パッケージ
JP3439963B2 (ja) 半導体素子収納用パッケージ
JP3439964B2 (ja) 半導体素子収納用パッケージ
JP2002053368A (ja) 高周波特性に優れた磁器及びその製造方法
JP3420450B2 (ja) 半導体素子収納用パッケージ
JP3085667B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JP3439962B2 (ja) 半導体素子収納用パッケージ
JP3582975B2 (ja) 配線基板
JP3450167B2 (ja) 半導体素子収納用パッケージ
JP3847236B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3352344B2 (ja) 半導体素子収納用パッケージ
JP3526526B2 (ja) 半導体素子収納用パッケージ
JP3784221B2 (ja) 配線基板およびその製造方法
JP3450998B2 (ja) 配線基板およびその実装構造
JPH10256730A (ja) 多層セラミック基板
JP2000264719A (ja) 磁器組成物および磁器並びにそれを用いた配線基板
JP3131191B2 (ja) 高周波用磁器組成物および高周波用磁器
JP4497627B2 (ja) ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2000252385A (ja) 半導体素子収納用パッケ−ジ
JPH05327154A (ja) 配線基板
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees